CN1167113C - 具有超浅结延伸区的mos装置的制造方法 - Google Patents

Abstract

本发明提供一种具有超浅结延伸区的MOS装置的制造方法。本方法首先先在一半导体基板上形成至少一栅极。然后进行一第一离子注入工艺，用以在栅极下方的半导体基底中形成一袋状(pocket)掺杂区。接着在第一离子注入工艺之后，进行一第一快速热退火工艺(RTA)，以抑制由于第一离子注入工艺所导致的瞬态增强扩散效应。随后再进行一第二离子注入工艺，用以在栅极两侧的半导体基底中各形成一源极延伸掺杂区以及一漏极延伸掺杂区。接着再于栅极两侧的半导体基板中各形成一源极掺杂区以及一漏极掺杂区，然后进行一第二RTA工艺，以用来同时活化源极延伸掺杂区、漏极延伸掺杂区、源极掺杂区以及漏极掺杂区。

Description

具有超浅结延伸区的MOS装置的制造方法

1.技术领域

本发明提供一种具有超浅结(ultra-shallow junction，USJ)延伸区的MOS装置的制造方法。

2.背景技术

在超大规模集成电路(very large scale integration，VLSI)的工艺中，为了有效且精确地控制掺杂剂在半导体晶片里的含量及分布，并降低热移动(thermal budge)，目前几乎都是以离子注入法(ion implantation)来进行掺杂工艺。而随着电子元件的设计尺寸不断缩小，离子注入技术的未来发展方向主要是集中在如何形成浅连接的工艺技术上，如何以毫微米的工艺技术来制造金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管的源极延伸(source extension)与漏极延伸(drain extension)。

参考图1至图5，图1至图5是现有的制造一具有浅连接延伸区的MOS装置的方法的示意图。如图1所示，现有方法首先提供一半导体基板10，且半导体基板10的表面覆盖有一介电层12，例如二氧化硅层，以用来作为栅极氧化层。接着，再在半导体基板10表面沉积一多晶硅层(未示出)，并且利用黄光刻蚀等方法去除部分多晶硅层，以形成一栅极14。随后进行一化学气相沉积工艺，以在半导体基板10的表面覆盖一厚度约为500～2000、由氮硅化合物所构成的介电层16。

如图2所示，接下来在介电层16表面形成一光致抗蚀剂层18，并利用一平坦化工艺，回刻蚀掉部分光致抗蚀剂层18直到覆盖在栅极14表面的介电层16表面，并使残留在栅极14两侧的光致抗蚀剂层18的表面大致与栅极14顶部平齐。之后，如图3所示，利用光致抗蚀剂层18作为掩模层，进行一干法刻蚀工艺而除去环绕在栅极14周围的介电层16，以使栅极14的顶部以及栅极14的两侧的部分介电层12的表面显露出来。随后，进行一第一离子注入工艺，利用N型杂质例如砷离子作为杂质，注入能量约为70KeV，注入剂量约为1×10¹³/cm²，以同时对未被光致抗蚀剂层18覆盖的栅极14以及半导体基板10进行掺杂，进而在栅极14两侧的半导体基板10中形成一袋状掺杂区(pocket implant region)。

如图4所示，除去光致抗蚀剂层18以及介电层16后，接着再进行一第二离子注入工艺，利用P型杂质如硼离子作为杂质，注入能量约为2-3KeV，注入剂量约为1×10¹⁵/cm²，以在栅极14两侧的半导体基底10中各形成一源极/漏极延伸掺杂区(source/drain extension doping region)22。随后进行一第一快速热退火(rapid thermal annealing，RTA)工艺，以活化袋状掺杂区20以及源极/漏极延伸掺杂区22。

如图5所示，在半导体基板10以及栅极14表面均匀沉积一介电层(未示出)，例如氧化层或氮化硅层，之后进行一各向异性回刻蚀工艺，除去该介电层并使残留在栅极14两侧的该介电层形成一隔离壁24。然后进行一第三离子注入工艺，仍利用P型杂质例如硼离子作为杂质，注入能量约为5KeV，注入剂量约为1×10¹⁵/cm²，用以在两隔离壁24外侧的半导体基板10中各形成一源极/漏极掺杂区(source/drain doping region)26。最后再进行一第二快速热退火工艺，活化先前注入源极/漏极掺杂区26内的杂质，即完成现有的具有浅连接延伸区的MOS装置的制造。

由于为了达到美国半导体工业协会发展方向(SIA-roadmap)对结深度的规定(0.1μm工艺的结深度应在200～400)，目前在进行离子注入工艺时，必须降低离子束的注入能量以符合浅连接的深度要求，并避免随着装置的集成度增加而导致短通道效应(short channel effects，SCE)。然而，降低离子束能量必须减小其束流(beam current)，而束流减小将使其注入速度变慢，进而导致生产时间延长以及生产成本的增加。另一方面，由于注入袋状掺杂区内的高能离子会在后续第一退火工艺中产生瞬态增强扩散(transientenhanced diffusion，TED)效应，再加上注入的离子在退火工艺中产生所预期的热扩散效应，将使得结深度无法有效降低。

3.发明内容

本发明的目的是提供一种具有超浅结延伸区的MOS装置的制造方法。

本发明的另一个目的是提供一种具有超浅结延伸区的MOS装置的制造方法，以降低瞬态增强扩散效应。

在本发明的优选实施例中，首先先在一半导体基板上形成至少一栅极。然后进行一第一离子注入工艺，以在栅极两侧的半导体基板中形成一袋状掺杂区。接着在第一离子注入工艺之后，进行一第一快速热退火工艺，以抑制由于第一离子注入工艺所导致的瞬态增强扩散效应。随后再进行一第二离子注入工艺，以在栅极两侧的半导体基板中各形成一源极延伸掺杂区以及一漏极延伸掺杂区。接着，在栅极两侧壁上各形成一隔离壁，并进行一第三离子注入工艺，以在隔离壁外侧的半导体基板中各形成一源极掺杂区以及一漏极掺杂区。最后进行一第二快速热退火工艺，以用来同时活化源极延伸掺杂区、漏极延伸掺杂区、源极掺杂区以及漏极掺杂区。

由于第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，因此本发明在第一离子注入工艺之后，先进行第一快速热退火工艺来活化半导体基板内的离子并愈合该注入工艺所造成的晶格结构的损害。因此袋状掺杂区的高能离子便不会再在后续的其它热工艺中产生瞬态增强扩散以及热扩散，而影响源极与漏极延伸的结深度。

4.附图说明

图1至图5为现有的制造一具有浅连接延伸区MOS装置的方法的示意图；

图6至图9为本发明制造一具有超浅结延伸区的MOS装置的方法的示意图；

图10为本发明工艺与现有工艺的比较图；以及

图11为应用本发明工艺与现有工艺所制造的结深度比较图。

图示符号说明：

10半导体基板          12、16介电层

14栅极                18光致抗蚀剂层

20袋状掺杂区

22源极/漏极延伸掺杂区

24隔离壁              26源极/漏极掺杂区

30半导体基板          32介电层

34栅极                40袋状掺杂区

42源极/漏极延伸掺杂区

44隔离壁

46源极/漏极掺杂区

5.具体实施方式

参照图6至图9，图6至图9为本发明制作一具有超浅结延伸区PMOS装置的方法的示意图。如图6所示，本发明首先提供一半导体基板30，且半导体基板30的表面覆盖有一介电层32，例如二氧化硅层，以用来作为栅极氧化层。接着，再在半导体基板30表面沉积一多晶硅层(未示出)，并且利用黄光与刻蚀等方法去除部分多晶硅层，以形成一栅极34。

如图7所示，接下来进行一第一离子注入工艺，利用N型杂质例如砷离子作为杂质，注入能量约为60～80KeV，优选为70KeV，注入剂量约为1×10¹³/cm²，以对未被栅极34覆盖的半导体基板30进行掺杂，在栅极34两侧的半导体基板30中形成一袋状掺杂区40。

如图8所示，接着即进行一第一快速热退火工艺，以活化注入袋状掺杂区40的杂质，并抑制瞬态增强扩散效应。随后再进行一第二离子注入工艺，利用P型杂质如硼或氟化硼离子(例如BF₂ ⁺)作为杂质，注入能量约为2-3KeV，注入剂量约为1×10¹⁵/cm²至1×10¹⁶/cm²，以在栅极34两侧的半导体基底30中各形成一源极延伸掺杂区以及一漏极延伸掺杂区42。

如图9所示，接着在在半导体基板30以及栅极34表面均匀沉积一介电层(未示出)，例如氧化层，之后进行一各向异性回刻蚀工艺除去介电层，并使残留在栅极34两侧的介电层形成一隔离壁44。在本发明的其它实施例中，隔离壁44也可由氧化层，例如四乙氧基硅烷(TEOS)层所构成，且TEOS隔离壁44必须先经由一道热处理，控制温度约680℃并加热约30分钟，以使隔离壁44致密化(densify)。

之后仍然如图9所示，进行一第三离子注入工艺，利用P型杂质例如硼离子作为杂质，注入能量约为5KeV，注入剂量约为1×10¹⁵/cm²，用以在两隔离壁44外侧的半导体基板30中各形成一源极掺杂区以及一漏极掺杂区46。最后再进行一第二快速热退火工艺，同时活化源极/漏极延伸掺杂区42以及源极/漏极掺杂区46，即完成本发明的具有超浅结延伸区的PMOS装置的制造。

如图10所示，本发明工艺与现有工艺的最大不同在于本发明在进行第一离子注入工艺形成袋状掺杂区40后，便随即进行第一快速热退火工艺，利用分段方式，包括以25℃/sec、50℃/sec以及75℃/sec的加热速率来逐渐升温，之后再维持一小于10秒钟的1000℃的快速退火，以活化袋状掺杂区40，同时并愈合这些注入袋状掺杂区40的高能离子所造成的晶格结构损害，因此可以抑制瞬态增强扩散效应，避免影响后续制造源极/漏极延伸掺杂区42的结深度。

而根据图10所示的本发明工艺与现有工艺来制造MOS装置时，控制相同的工艺参数，包括所有杂质注入工艺的注入能量与注入剂量以及快速热退火工艺的加热温度与时间，可以获得一结深度比较图，如图11所示。图11中的纵坐标表示形成源极/漏极延伸区的第二离子注入工艺所使用的注入剂量，而横坐标则是表示源极/漏极延伸区的结深度。以注入剂量为1×10¹⁸atoms/cc为例，利用本发明工艺可获得一约为350的源极/漏极延伸区的超浅结深度，而利用现有工艺则仅可达到一约为450的源极/漏极延伸区的结深度。此外，本发明也可应用于NMOS装置的超浅结区的制造，以获得一小于300的超浅结深度。

与现有的MOS源极与漏极延伸区的浅连接制造相比，本发明方法在高能袋状注入工艺之后，随即进行一快速热退火工艺来活化半导体基板内的离子并愈合该注入工艺所造成的晶格结构的损害，因此袋状掺杂区的高能离子不会再在后续的其它热工艺中产生瞬态增强扩散，而影响源极与漏极延伸区的结深度。另一发面，由于本发明不需降低离子注入能量，就可以有效降低延伸区域的结深度，因此可以完全避免现有因为降低注入能量所导致的生产时间延长以及生产成本增加等问题。

以上所述仅为本发明的优选实施例，凡根据本发明权利要求所做的等效变化和修饰，均应属于本发明专利的涵盖范围。

Claims (8)

1.一种制作一具有超浅结源极延伸区或漏极延伸区的MOS晶体管装置的方法，该方法包括下列步骤：

提供一半导体基板，其上设有至少一栅极；

进行一第一离子注入工艺，以在该栅极两侧的该半导体基板中形成一袋状掺杂区；

在该第一离子注入工艺之后，进行一第一快速热退火工艺，以抑制由于该第一离子注入工艺所导致的瞬态增强扩散效应；以及

进行一第二离子注入工艺，以在该栅极两侧的该半导体基板中各形成一源极延伸掺杂区以及一漏极延伸掺杂区；

其中该第一离子注入工艺的注入能量大于该第二离子注入工艺的注入能量。

2.根据权利要求1的方法，其中，该MOS晶体管装置是一PMOS晶体管装置，且该超浅结源极延伸或漏极延伸的结深度小于400。

3.根据权利要求1的方法，其中，该MOS晶体管装置是一NMOS晶体管装置，且该超浅结源极延伸或漏极延伸的结深度小于300。

4.根据权利要求1的方法，其中，该第一快速热退火工艺包含一时间小于10秒，温度为1000℃的快速热退火工艺。

5.根据权利要求1的方法，其中，在进行该第二离子注入工艺之后，该方法还包括下列步骤：

在该栅极两侧壁上形成一隔离壁；

进行一第三离子注入工艺，以在该栅极两侧的该半导体基板中各形成一源极掺杂区以及一漏极掺杂区；以及

进行一第二快速热退火工艺，以用来活化该源极延伸掺杂区域、该漏极延伸掺杂区域、该源极掺杂区域以及该漏极掺杂区域。

6.根据权利要求1的方法，其中，该MOS晶体管装置是一PMOS晶体管装置，且该第一离子注入工艺利用一注入能量介于60至80KeV的砷离子进行掺杂。

7.根据权利要求1的方法，其中，该MOS晶体管装置是一PMOS晶体管装置，且该第二离子注入工艺利用一注入能量介于2至3KeV的氟化硼离子进行掺杂。

8.根据权利要求5的方法，其中，该MOS晶体管装置是一PMOS晶体管装置，且该第三离子注入工艺利用一注入能量为5KeV的硼离子进行掺杂。

Images