CN102386097B - Mos晶体管及其制作方法 - Google Patents
Mos晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102386097B CN102386097B CN 201010275158 CN201010275158A CN102386097B CN 102386097 B CN102386097 B CN 102386097B CN 201010275158 CN201010275158 CN 201010275158 CN 201010275158 A CN201010275158 A CN 201010275158A CN 102386097 B CN102386097 B CN 102386097B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- grid structure
- ion
- source
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了MOS晶体管及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；对所述栅极结构两侧的半导体衬底进行氟离子注入，形成缺陷吸附区；进行氧化工艺，形成覆盖所述栅极结构的氧化层；在栅极结构两侧的半导体衬底中依次形成源/漏延伸区、包围所述源/漏延伸区的袋状注入区，所述袋状注入区沿沟道长度方向的尺寸小于等于所述缺陷吸附区的尺寸。本发明改善了袋状注入区和源/漏延伸区的掺杂离子随着缺陷扩散，消除了氧化增强扩散效应，抑制了瞬态增强扩散效应，减少了器件漏电流。
Description
技术领域
本发明涉及半导体领域，特别涉及MOS晶体管及其制作方法。
背景技术
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3，为现有技术的MOS晶体管的制作方法剖面结构示意图。
请参考图1，提供半导体衬底100，在所述半导体衬底100内形成隔离结构101，所述隔离结构101之间的半导体衬底100为有源区，在所述有源区内形成掺杂阱(未示出)，在掺杂阱内进行调整阈值电压注入。
然后，在所述隔离结构101之间的半导体衬底100上依次形成栅介质层102和栅极103，所述栅介质层102和栅极103构成栅极结构。
继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。
参考图2，在栅极结构两侧的半导体衬底内依次形成源/漏延伸区105、包围所述源/漏延伸区105的袋状注入区108，所述源/漏延伸区105和袋状注入区108通过离子注入形成。所述袋状注入区108通过袋状(pocket)离子注入形成。袋状离子注入的离子的掺杂离子可以为磷离子(对于NMOS晶体管)或硼离子(对于PMOS晶体管)。
参考图3，在栅极结构两侧的半导体衬底上形成栅极结构的侧墙111。进行源/漏极重掺杂注入(S/D)，在栅极结构两侧的半导体衬底100内形成源/漏极112，最后，进行退火工艺，激活源/漏延伸区105、袋状注入区108、源/漏极112的掺杂离子。
在公开号为CN 101789447A的中国专利申请中可以发现更多关于现有技术的信息。
在实际中发现，现有方法制作的MOS晶体管的瞬态增强扩散效应(Transistent Enhanced Diffusion，TED)较强，所述瞬态增强扩散效应不仅造成了晶体管的短沟道效应(Short Channel effect，SCE)和反短沟道效应(ReverseShort Channel Effect，RSCE)，而且影响晶体管沟道迁移率、结电容以及结漏电流。
因此，需要一种MOS晶体管的制作方法，能够抑制瞬态增强效应，抑制器件的短沟道效应和反短沟道效应。
发明内容
本发明解决的问题是提供了一种MOS晶体管的制作方法，减小了瞬态增强效应，改善了器件的短沟道效应和反短沟道效应。
为解决上述问题，本发明提供一种MOS晶体管的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
对所述栅极结构两侧的半导体衬底进行氟离子注入，形成缺陷吸附区；
进行氧化工艺，形成覆盖所述栅极结构的氧化层；
在栅极结构两侧的半导体衬底中依次形成源/漏延伸区、包围所述源/漏延伸区的袋状注入区，所述袋状注入区沿沟道长度方向的尺寸小于等于所述缺陷吸附区的尺寸。
可选地，所述氟离子注入的倾斜角度为0～15度。
可选地，所述氟离子注入的能量范围为2KeV～30KeV。
可选地，所述氟离子注入的剂量范围为1E14～5E15/cm-2。
可选地，所述氧化工艺的温度为700～1200摄氏度，时间为10～100分钟。
可选地，所述氧化工艺形成的氧化层的厚度1.5～4纳米。
相应地，本发明还提供一种MOS晶体管，包括：
半导体衬底，所述半导体衬底上具有栅极结构；
源/漏延伸区，位于所述栅极结构两侧的半导体衬底中；
袋状注入区，位于所述栅极结构两侧的半导体衬底中，所述袋状注入区包围所述源/漏延伸区；
氧化层，覆盖所述栅极结构；
缺陷吸附区，位于所述栅极结构两侧的半导体衬底中，所述缺陷吸附区沿沟道长度方向的尺寸大于所述袋状注入区的尺寸，所述缺陷吸附区通过离子注入形成，所述缺陷吸附区的掺杂离子为氟离子。
可选地，所述氧化层的厚度1.5～4纳米。
与现有技术相比，本发明具有以下优点：
通过在栅极结构两侧的半导体衬底中注入氟离子，形成缺陷吸附区，所述缺陷吸附区中的氟离子能够有效吸附氧化工艺在半导体衬底内造成的缺陷，在袋状注入区和源/漏延伸区形成之前将由于栅极氧化工艺形成的缺陷消除，从而有效预防后续袋状注入区和源/漏延伸区的掺杂离子随着缺陷扩散，消除了氧化增强扩散效应，抑制了瞬态增强扩散效应；
进一步优化地，所述氧化工艺的温度为700～1200摄氏度，时间为10～100分钟，利用氧化工艺对所述缺陷吸附区的掺杂离子进行退火，将氟离子激活并使之均匀分布于半导体衬底内，更有利于氟离子吸附半导体衬底内的缺陷，从而使得所述缺陷随着氟离子的位置固定而固定。由于氧化工艺在源/漏延伸区和袋状注入区的掺杂离子注入前进行，避免了所述缺陷以及氟离子在后续的源/漏延伸区和袋状注入区的退火步骤中扩散，对源/漏掺杂区和袋状注入区的掺杂离子分布产生影响。因此，本发明无需考虑氟离子的分布对源/漏延伸区和袋状注入区的掺杂离分布的影响，简化了制作工艺，有利于提高器件的稳定性。并且，所述氧化工艺有效修复氟离子注入对半导体衬底造成的损伤。并且由于位于栅极两侧的缺陷吸附区的氟离子的注入的倾斜角度为0～15度，减小了MOS晶体管的漏电流。
附图说明
图1至图3是现有技术的MOS晶体管的制作方法剖面结构示意图。
图4是本发明的MOS晶体管制作方法流程示意图。
图5～图8是本发明一个实施例的MOS晶体管制作方法剖面结构示意图。
图9是本发明的MOS晶体管的栅极长度与阈值电压关系曲线图。
图10是本发明MOS晶体管的漏极饱和电流与阈值电压关系曲线图。
具体实施方式
发明人发现，现有技术形成MOS晶体管的方法中，在形成源/漏延伸区和袋状注入区之前，进行氧化工艺，以在栅极结构外围形成氧化层对栅极进行保护，但是所述氧化工艺会在半导体衬底内形成缺陷，所述缺陷是由氧化增强扩散(Oxidation-Enhanced Diffusion，OED)效应引起。由于氧化增强扩散效应引起的缺陷在后续的退火工艺中会扩散，使得源/漏延伸区和袋状注入区的掺杂离子随之扩散，引起瞬态增强效应，增强了器件的短沟道效应和反短沟道效应。
经过研究发明人发现，如果在栅极结构外围形成氧化层后，在袋状注入区进行离子注入，将非杂质离子(例如碳离子)注入半导体衬底，可以吸附由于氧化工艺在半导体衬底内造成的缺陷。但是非杂质离子注入本身会在半导体衬底内进一步引入缺陷，该缺陷也会影响源/漏延伸区和袋状注入区的杂质离子的分布。如果杂质离子与袋状注入区和源/漏延伸区的掺杂离子在同一退火步骤中激活，还会使得非杂质离子的分布影响袋状注入区和源/漏延伸区的掺杂离子分布，使得器件的掺杂离子分布过于复杂，不利于工艺和器件特性稳定性的控制。
为了解决上述问题，发明人提出一种MOS晶体管的制作方法，请参考图4，为本发明的MOS晶体管制作方法流程示意图。所述方法包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有栅极结构；
步骤S2，对所述栅极结构两侧的半导体衬底进行氟离子注入，形成缺陷吸附区；
步骤S3，进行氧化工艺，形成覆盖所述栅极结构的氧化层；
步骤S4，在栅极结构两侧的半导体衬底中依次形成源/漏延伸区、包围所述源/漏延伸区的袋状注入区，所述袋状注入区沿沟道长度方向的尺寸小于等于所述缺陷吸附区的尺寸。
下面将结合具体的实施例对本发明的技术方案进行详细的描述。请参考图5～图8，为本发明一个实施例的MOS晶体管制作方法剖面结构示意图。
首先，请参考图5，提供半导体衬底200，所述半导体衬底200内形成有隔离结构201，所述隔离结构201之外的区域为有源区。所述半导体衬底200上依次形成有栅介质层202和栅极203，所述栅介质层202与栅极203构成栅极结构。
其中，所述半导体衬底200可以为硅(Si)或绝缘体上硅(SOI)。所述隔离结构201可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
所述隔离结构201之外的半导体衬底200为有源区。所述有源区内还形成有掺杂阱(未示出)。所述掺杂阱通过扩散或离子注入的方法形成。所述掺杂阱的掺杂离子的类型与该有源区待形成的MOS晶体管的种类有关，若待形成的MOS晶体管的导电沟道为N型，则所述掺杂阱的掺杂离子为P型，例如可以为硼离子。若待形成的MOS晶体管的导电类型为P型，则所述掺杂阱的掺杂离子为N型，例如为磷离子。
所述栅介质层202可以为氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极的特征尺寸很小，栅介质层202优选高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅介质层202的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，栅极介电层110的厚度为15到60埃。
所述栅极203可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极203的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。栅极203的厚度为800到3000埃。
然后，参考图6，对所述栅极结构两侧的半导体衬底200进行氟离子注入，形成缺陷吸附区213。
在后续进行氧化工艺在栅极上形成氧化层时，所述缺陷吸附区213的氟离子可以将半导体衬底内形成的缺陷吸附，与缺陷形成团簇，从而缺陷定扎在氟离子周围，这样减小了自由缺陷的数目，避免缺陷在后续的退火激活源/漏延伸区和袋状注入区的掺杂离子扩散，消除氧化增强扩散效应，减小了瞬态增强扩散效应。并且，由于缺陷与氟离子形成团簇，使得形成团簇的局部的半导体衬底形成不规则的晶格排列，缺陷无法破坏半导体衬底的原子排布，从而使得整体上半导体衬底的原子排布更加规则，晶格更加有序，源/漏延伸区和袋状注入区的掺杂离子受到的散射减小，从而所述掺杂离子的扩散率降低，进一步减小了瞬态增强扩散效应。
发明人还发现，由于氟离子注入会造成栅极结构两侧的半导体衬底损伤，可以利用退火工艺对所述半导体衬底进行修复，并激活所述氟离子。所述退火工艺为炉管退火(furnace anneal)或快速热退火(Rapid Thermal Anneal，RTA)。作为本发明的优选实施例，还可以利用后续在栅极结构形成氧化层的氧化工艺对氟离子进行退火，这样不仅节约了工艺步骤，而且可以修复半导体衬底的损伤，使得氟离子的排布均匀，并且更加有利于氟离子充分吸收氧化工艺产生的缺陷，避免氟离子的分布影响源/漏延伸区和袋状注入区的掺杂离子的分布。
为了保证有效消除氧化扩散效应引起瞬态增强扩散效应，所述缺陷吸附区213沿沟道长度方向的尺寸应大于等于后续形成的源/漏延伸区和袋状注入区的尺寸，这样可以有效消除源/漏延伸区和袋状注入区的缺陷，避免源/漏延伸区和袋状注入区的离子随着缺陷扩散。缺陷吸附区213内产生的缺陷和扩散至缺陷吸附区213内的缺陷被氟离子吸附，并且缺陷吸附区213的氟离子可以抑制源/漏延伸区和袋状注入区的掺杂离子扩散。
通常，在氟离子注入前，需要利用掩膜版(mask)，进行光刻工艺，在半导体衬底200上形成图案化的光刻胶，所述光刻胶露出部分半导体衬底；然后以所述光刻胶为掩膜，对露出的半导体衬底进行氟离子注入，形成缺陷吸附区213。
作为优选的实施例，所述氟离子注入利用现有的袋状注入区的掩膜版，进行光刻工艺，在半导体衬底200上形成光刻胶，所述光刻胶露出的半导体衬底区域与袋状注入区的位置相同。为了保证后续形成的缺陷吸附区213沿沟道方向的尺寸不小于袋状注入区的宽度，本发明在氟离子注入时，优选地选用小倾斜角度注入。本发明所述的离子注入的倾斜角度，具体是指，离子束线(ion beam)的方向与晶片法线方向的夹角。本发明所述的小倾斜角度，具体是指，氟离子注入的倾斜角度小于20度，例如0～15度。
作为一个实施例，所述氟离子注入的能量范围为2KeV～30KeV。所述氟离子注入的深度范围为5～70纳米。所述氟离子注入的剂量范围为1E14～5E15/cm-2。
然后，参考图7，进行氧化工艺，形成覆盖所述栅极结构的氧化层204。
所述氧化工艺的温度为700～1200摄氏度，时间为10～100分钟。本实施例中所述氧化工艺时间范围为15分钟～40分钟。利用上述工艺条件，形成的氧化层的厚度为1.5～4纳米。
所述氧化工艺会在整个半导衬底200表面形成氧化层，然后，需要进行刻蚀工艺，去除位于栅极结构两侧的半导体衬底200上的氧化层，保留覆盖所述栅极结构的氧化层204。
所述氧化工艺将缺陷注入区213的氟离子退火，修复氟离子注入对半导体衬底造成的缺陷，并且使得氟离子形成一定的排布，避免氟离子与后续步骤形成的源/漏延伸区和袋状注入区内的掺杂离子一同退火，影响源/漏延伸区和袋状注入区内的掺杂离子的分布。
然后，请参考图8，在栅极结构两侧的半导体衬底200中依次形成源/漏延伸区205、包围所述源/漏延伸区的袋状注入区208，所述袋状注入区208沿沟道长度方向的尺寸小于所述缺陷吸附区213的尺寸，且所述袋状注入区208沿沟道长度方向被缺陷吸附区213包围。
所述源/漏延伸区205的导电类型为N型或P型。所述源/漏延伸区205的掺杂离子可以为磷离子、砷离子、氟化硼离子、硼离子或者铟离子中的任意一种。具体根据待形成的MOS晶体管的类型而定。例如当晶体管为NMOS晶体管时，所述源/漏延伸区205的导电类型为N型(掺杂离子可以为磷离子、砷离子)；当晶体管为PMOS晶体管时，所述源/漏延伸区205的导电类型为P型(掺杂离子可以为氟化硼离子、硼离子或者铟离子)。
作为一个实施例，所述源/漏延伸区205离子为硼离子，离子注入的能量范围为2KeV至5KeV，离子注入剂量范围为5E14至2E15/cm-2。作为又一实施例，所述源/漏延伸区205离子为磷离子，离子注入的能量范围为1KeV至4KeV，离子注入剂量为5E14至2E15/cm-2。
所述袋状注入区208通过袋状注入(Pocket implant)，一般所述袋状注入的倾斜角度为15～35度注入。
接着，参考图8，在栅极结构两侧的半导体衬底200内进行源/漏离子注入，形成晶体管的源/漏极212。所述源/漏离子注入作为本领域技术人员公知技术，在此不作详细描述。
最后，进行退火，将所述源/漏延伸区205、袋状注入区208、源/漏极212的掺杂离子激活。所述退火可以为炉管(furnace)退火或快速热退火(RapidThermal Anneal，RTA)。作为一个实施例，所述退火为快速热退火。所述退火的温度范围为700～1200摄氏度，退火时间为10～120秒，退火气体为N2，其流量范围为50～500sccm。
经过上述方法，形成的MOS晶体管请参考图8，所述MOS晶体管包括：
半导体衬底200，所述半导体衬底200内形成有隔离结构201，隔离结构201之外的区域为有源区；
栅介质层202和栅极202，位于有源区上方，所述栅介质层202和栅极203构成栅极结构；
侧墙211，位于所述栅极结构两侧的半导体衬底200上；
源/漏极212，分别位于所述侧墙211两侧的半导体衬底200内；
源/漏延伸区205，位于所述栅极结构两侧的半导体衬底200内；
袋状注入区208，位于所述栅极结构两侧的半导体衬底200内，所述袋状注入区208包围所述源/漏延伸区205；
氧化层204，覆盖所述栅极结构；
缺陷吸附区213，位于所述栅极结构两侧的半导体衬底200中，所述缺陷吸附区213沿沟道长度方向的尺寸大于所述袋状注入区208的尺寸，所述缺陷吸附区213通过离子注入形成，所述缺陷吸附区213的掺杂离子为氟离子。
参考图9，为利用美国斯诺普斯(synopsys)公司的TCAD模拟软件，以NMOS器件为例，模拟现有技术的MOS晶体管与本发明所述的MOS晶体管的栅极长度与阈值电压的关系。横轴表示栅极长度Lgate，单位为微米；纵轴表示阈值电压Vt，单位伏特。曲线1为对现有技术的NMOS器件模拟获得，曲线2为对本发明的NMOS器件模拟获得。从图可以看出，曲线1陡峭，而曲线2比曲线1平坦得多。这表明，现有技术的NMOS晶体管的栅极电压随着栅极长度的变化较为明显，与现有技术相比，本发明的NMOS晶体管的栅极电压随着栅极长度的变化不明显。本发明的NMOS晶体管随着栅极长度的变化，阈值电压的变化很小，本发明的NMOS晶体管的控制阈值电压的能力较强，说明本发明的NMOS晶体管的有效抑制了氧化增强扩散效应和瞬态扩散增强效应，显著减小器件的短沟道效应和反短沟道效应。
图10模拟现有技术的MOS晶体管与本发明所述的MOS晶体管漏极饱和电流与关断电流关系，以NMOS晶体管为例。横坐标表示饱和漏极漏电流，单位为微安/微米，纵坐标表示关断电流，单位为皮安/微米。曲线1为对现有技术的NMOS器件模拟获得，曲线2为对本发明的NMOS器件模拟获得。曲线1陡峭，而曲线2比曲线1平坦。这表明，随着饱和漏极电流增加，现有技术的NMOS晶体管关断电流变化显著，本发明的NMOS晶体管的关断电流变化不显著，说明本发明NMOS晶体管的饱和漏极电流驱动能力强，氧化增强效应和瞬态氧化增强效应得到抑制，显著减小器件的短沟道效应和反短沟道效应。
综上，本发明提供的MOS晶体管及其制作方法，在栅极结构的氧化工艺之前在栅极结构的两侧的半导体衬底中注入氟离子，形成缺陷吸附区，所述缺陷吸附区消除氧化工艺在半导体衬底内形成的缺陷，将缺陷定扎，防止缺陷在退火时扩散，加剧源/漏延伸区和袋状注入区的掺杂离子扩散，抑制瞬态增强扩散效应；并且所述氟离子在氧化工艺时退火，减小对半导体衬底造成的损伤，使得氟离子形成固定的分布，避免氟离子的分布影响源/漏延伸区和袋状注入区的掺杂离子分布，简化工艺，提高工艺的稳定性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种MOS晶体管的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
对所述栅极结构两侧的半导体衬底进行氟离子注入，形成缺陷吸附区；
利用退火工艺激活缺陷吸附区的氟离子；
进行氧化工艺，形成覆盖所述栅极结构的氧化层；
待激活陷吸附区的氟离子和形成氧化层后，在栅极结构两侧的半导体衬底中依次形成源/漏延伸区、包围所述源/漏延伸区的袋状注入区，所述袋状注入区沿沟道长度方向的尺寸小于等于所述缺陷吸附区的尺寸。
2.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述氟离子注入的倾斜角度为0～15度。
3.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述氟离子注入的能量范围为2KeV～30KeV。
4.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述氟离子注入的剂量范围为1E14～5E15/cm-2。
5.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述氧化工艺的温度为700～1200摄氏度，时间为10～100分钟。
6.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述氧化工艺形成的氧化层的厚度1.5～4纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010275158 CN102386097B (zh) | 2010-09-01 | 2010-09-01 | Mos晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010275158 CN102386097B (zh) | 2010-09-01 | 2010-09-01 | Mos晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386097A CN102386097A (zh) | 2012-03-21 |
| CN102386097B true CN102386097B (zh) | 2013-08-14 |
Family
ID=45825388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010275158 Active CN102386097B (zh) | 2010-09-01 | 2010-09-01 | Mos晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386097B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9231079B1 (en) * | 2014-06-13 | 2016-01-05 | Globalfoundries Inc. | Stress memorization techniques for transistor devices |
| CN109309004A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115732316A (zh) * | 2021-08-31 | 2023-03-03 | 长鑫存储技术有限公司 | 场效应晶体管形成方法、电性能参数调节方法及结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1167113C (zh) * | 2001-07-17 | 2004-09-15 | 旺宏电子股份有限公司 | 具有超浅结延伸区的mos装置的制造方法 |
| CN1295764C (zh) * | 2002-11-15 | 2007-01-17 | 上海宏力半导体制造有限公司 | 形成晶体管器件的方法 |
| CN1291485C (zh) * | 2003-01-06 | 2006-12-20 | 应用智慧有限公司 | 多位存储单元及其制造方法及其操作方法 |
| US7482255B2 (en) * | 2004-12-17 | 2009-01-27 | Houda Graoui | Method of ion implantation to reduce transient enhanced diffusion |
| US20070029608A1 (en) * | 2005-08-08 | 2007-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Offset spacers for CMOS transistors |
| DE102005057074B4 (de) * | 2005-11-30 | 2009-07-23 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung |
| CN101261958B (zh) * | 2007-03-06 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 互补性金属氧化物半导体场效应晶体管的制造方法 |
| CN101459082B (zh) * | 2007-12-13 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN101621071B (zh) * | 2008-07-04 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件及其制造方法 |
-
2010
- 2010-09-01 CN CN 201010275158 patent/CN102386097B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386097A (zh) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN101572251B (zh) | 半导体器件、n型MOS晶体管及其制作方法 | |
| CN103187276B (zh) | n型MOS场效应管及形成方法，半导体器件及形成方法 | |
| CN102623341A (zh) | 一种mos晶体管的制造方法 | |
| US20080153240A1 (en) | Method for Fabricating Semiconductor Device | |
| CN102386097B (zh) | Mos晶体管及其制作方法 | |
| CN101740513B (zh) | Mos晶体管及其制作方法 | |
| CN101459082A (zh) | Mos晶体管及其形成方法 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| US9425290B2 (en) | Formation of high quality fin in 3D structure by way of two-step implantation | |
| CN102468178B (zh) | 晶体管的制作方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| JP2013502053A (ja) | 最適化された低温ハロー注入又はポケット注入 | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| CN100590817C (zh) | Pmos晶体管及其形成方法 | |
| CN106158657B (zh) | Mos晶体管的形成方法 | |
| CN102737965A (zh) | 一种Halo结构的形成方法 | |
| CN102376581A (zh) | Mos晶体管及其制作方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN102446764B (zh) | Mos晶体管及其制作方法 | |
| US7759210B2 (en) | Method for forming a MOS device with reduced transient enhanced diffusion | |
| CN101459081A (zh) | Mos晶体管的形成方法 | |
| JP2014132623A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN102446762B (zh) | Mos晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |