CN104269379A - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104269379A CN104269379A CN201410555169.3A CN201410555169A CN104269379A CN 104269379 A CN104269379 A CN 104269379A CN 201410555169 A CN201410555169 A CN 201410555169A CN 104269379 A CN104269379 A CN 104269379A
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- active layer
- array base
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 45
- 238000002360 preparation method Methods 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 9
- 206010037211 Psychomotor hyperactivity Diseases 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000003595 mist Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000002148 esters Chemical class 0.000 claims description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 4
- 238000005040 ion trap Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及液晶显示技术领域，公开一种阵列基板及其制备方法、显示装置，该阵列基板的制备方法包括：在衬底基板上形成有源层的图形；在有源层上依次形成第一绝缘层、掺杂离子捕获层、栅极金属层；通过第一次刻蚀工艺对掺杂离子捕获层和栅极金属层进行构图，以将掺杂离子捕获层和栅极金属层中与有源层中用于形成重掺杂区域的部位相对的部分去除；通过第二次刻蚀工艺对经过第一次刻蚀工艺之后的栅极金属层进行构图，以将所述栅极金属层中与有源层中用于形成轻掺杂区域的部位相对的部分去除，获得栅极的图形；利用掺杂气体进行离子掺杂，以在有源层上形成重掺杂区域和轻掺杂区域。该阵列基板的制作方法能够精确的控制有源层的轻掺杂区域的长度。
Description
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
在液晶显示技术领域中，低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)作为液晶材料有薄、小和功耗低等诸多优点，特别的在LCD显示器中有着广泛的应用。
在低温多晶硅(LTPS)结构中，为了降低源电极和漏电极与有源层的接触电阻，需要对接触位置进行重度掺杂；另外，为了降低漏电流的损失，还需要在重度掺杂区与不掺杂的p-Si有源层之间进行轻度掺杂形成轻度掺杂区，即如同在重度掺杂区与p-Si有源层之间串联一个大电阻，进行分流，从而降低漏电流的产生。轻度掺杂区的长度代表着串联电阻大小，长度的不同会直接导致漏电流的不同，因此轻度掺杂区的长度的精确至关重要。
现有技术中，通过栅极层电极及灰化工艺对重度掺杂区和轻度掺杂区控制，但是现有技术中由于灰化工艺的速率、光刻胶厚度以及其他设备的均一性限制，不能精确的控制轻度掺杂区的长度，从而不能精确分流，导致仪表板的漏电流存在差异，从而导致显示不良。
因此，现有技术中的阵列基板制备方法不能精确控制轻质掺杂区的长度。
发明内容
本发明提供了一种阵列基板及其制备方法、显示装置，其中，该阵列基板的制作方法能够精确的控制有源层的轻掺杂区的长度。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板的制备方法，包括：
在衬底基板上形成有源层的图形；
在有源层上依次形成第一绝缘层、掺杂离子捕获层、栅极金属层；
通过第一次刻蚀工艺对掺杂离子捕获层和栅极金属层进行构图，以将掺杂离子捕获层和栅极金属层中与有源层中用于形成重掺杂区域的部位相对的部分去除；
通过第二次刻蚀工艺对经过第一次刻蚀工艺之后的栅极金属层进行构图，以将所述栅极金属层中与有源层中用于形成轻掺杂区域的部位相对的部分去除，获得栅极的图形；
利用掺杂气体进行离子掺杂，以在有源层上形成重掺杂区域和轻掺杂区域。
在上述阵列基板的制备方法中，通过第一次刻蚀工艺后，掺杂离子捕获层对应覆盖在有源层中用于形成轻掺杂区域和未掺杂区域的部位上，通过第一次刻蚀和第二次刻蚀工艺后，栅极金属层对应覆盖在有源层中用于形成未掺杂区域的部分上，因此，当利用掺杂气体进行离子掺杂时，有源层中，被掺杂离子捕获层以及栅极金属层同时覆盖的区域未掺杂进离子，形成了有源层的未掺杂区域；被掺杂离子捕获层覆盖且未被栅极金属层覆盖的区域由于部分气体离子被掺杂离子捕获层捕获，从而形成了有源层的轻掺杂区域；既没被掺杂离子捕获层覆盖也没有被栅极金属层覆盖的区域形成了有源层的重掺杂区域。从而，上述阵列基板的制备方法通过一步离子掺杂工艺就可以形成有源层的重掺杂区域和轻掺杂区域，同时，轻掺杂区域的长度等于掺杂离子捕获层的长度减去栅极金属层的长度，因此，在阵列基板的制作过程中，通过控制掺杂离子捕获层和栅极金属层的长度，即可以控制有源层的轻掺杂区域的长度。
因此，该阵列基板的制作方法能够精确的控制有源层的轻掺杂区域的长度。
优选地，所述形成掺杂离子捕获层，具体包括：
在所述第一绝缘层上形成SiNx材料层；采用NF3或者SF6气体轰击SiNx材料层，使SiNx材料层的表面形成悬键或者高活化能的凹陷，以形成掺杂离子捕获层；或者，
在所述第一绝缘层上形成SiOxNx材料层；采用NF3或者SF6气体轰击SiOxNx材料层，使SiOxNx材料层的表面形成悬键或者高活化能的凹陷，以形成掺杂离子捕获层。
优选地，所述形成掺杂离子捕获层，具体包括：
在第一绝缘层上形成具有低密度多孔结构的SiOx材料层、以形成所述掺杂离子捕获层。
优选地，所述低密度多孔结构的SiOx材料层通过设定比例的SiN4与N2O反应制备，所述设定比例的范围为4:1～6:1。
优选地，所述SiN4与N2O的设定比例为5:1。
优选地，所述低密度多孔结构的SiOx材料层通过设定比例的四乙基邻矽酸酯与O2反应制备，所述设定比例的范围为1:2.5～1:4.3。
优选地，所述掺杂气体为PH3和H2的混合气体，其中，PH3的浓度范围为2.5％～3.5％。
优选地，所述PH3的浓度为3％。
优选地，所述第一次刻蚀工艺包括干法刻蚀，所述第二次刻蚀工艺包括湿法刻蚀。
优选地，在所述利用掺杂气体进行离子掺杂，以在有源层上形成重掺杂区域和轻掺杂区域之后，还包括：
在所述栅极金属层上形成第二绝缘层；
通过第三次刻蚀工艺形成与重掺杂区域对应且贯穿所述第一绝缘层以及所述第二绝缘层的第一过孔与第二过孔；
在所述第一过孔上形成源电极，所述源电极通过所述第一过孔与有源层的重掺杂区域电连接；
在所述第二过孔上形成漏电极，所述漏电极通过所述第二过孔与有源层的重掺杂区域电连接；
在所述源电极以及漏电极上形成树脂层，通过第四次刻蚀工艺在所述树脂层与所述漏电极对应位置上形成第三过孔；
在所述第三过孔上形成像素电极，所述像素电极通过所述第三过孔与所述漏电极电连接。
优选地，所述栅极金属层的材料为铝，或者锰，或者铝锰合金。
优选地，
所述第一绝缘层的材料为SiO2；
所述第二绝缘层的材料为SiO2。
一种基于上述任一种技术方案中所述的阵列基板的制备方法制得的阵列基板，包括依次形成的衬底基板，有源层，第一绝缘层，掺杂离子捕获层，栅极金属层，第二绝缘层，源电极以及漏电极，其中，
所述有源层包括未掺杂区域、重掺杂区域和位于未掺杂区域与重掺杂区域之间的轻掺杂区域；
所述栅极金属层对应覆盖于有源层的未掺杂区域、且边缘与未掺杂区域和轻掺杂区域的边界对齐；
所述掺杂离子捕获层对应覆盖于有源层的未掺杂区域和轻掺杂区域、且边缘与轻掺杂区域和重掺杂区域的边界对齐；
源电极，所述源电极贯穿所述第一绝缘层以及第二绝缘层且与有源层的重掺杂区域电连接；
漏电极，所述漏电极贯穿所述第一绝缘层以及第二绝缘层且与有源层的重掺杂区域电连接。
本发明还提供一种显示装置，包括上述技术方案中所述的阵列基板。
附图说明
图1a为本发明实施例提供的阵列基板的制备方法中第一次刻蚀前的基板结构示意图；
图1b为本发明实施例提供的阵列基板的制备方法中第一次刻蚀后的基板结构示意图；
图1c为本发明实施例提供的阵列基板的制备方法中第二次刻蚀后的基板结构示意图；
图1d为本发明实施例提供的阵列基板的制备方法中离子掺杂后的基板结构示意图；
图1e为本发明实施例提供的阵列基板的制备方法中形成源电极和漏电极后的基板结构示意图；
图1f为本发明实施例提供的阵列基板的制备方法得到的阵列基板结构示意图；
图2为本发明实施例提供的阵列基板的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1a、图1b、图1c、图1d和图2，图1a为本发明实施例提供的阵列基板的制备方法中第一次刻蚀前的基板结构示意图；图1b为本发明实施例提供的阵列基板的制备方法中第一次刻蚀后的基板结构示意图；图1c为本发明实施例提供的阵列基板的制备方法中第二次刻蚀后的基板结构示意图；图1d为本发明实施例提供的阵列基板的制备方法中离子掺杂后的基板结构示意图；图2为本发明实施例提供的阵列基板的制备方法的流程图。
如图1a、图1b、图1c、图1d和图2所示，本发明实施例提供了一种阵列基板的制备方法，包括：
如图1a所示，
步骤S101，在衬底基板1上形成有源层2的图形；
步骤S102，在有源层2上依次形成第一绝缘层3、掺杂离子捕获层4、栅极金属层5；
如图1b所示，
步骤S103，通过第一次刻蚀工艺对掺杂离子捕获层4和栅极金属层5进行构图，以将掺杂离子捕获层4和栅极金属层5中与有源层2中用于形成重掺杂区域C的部位相对的部分去除；
如图1c所示，
步骤S104，通过第二次刻蚀工艺对经过第一次刻蚀工艺之后的栅极金属层5进行构图，以将栅极金属层5中与有源层2中用于形成轻掺杂区域B的部位相对的部分去除，获得栅极的图形；
如图1d所示，
步骤S105，利用掺杂气体进行离子掺杂，以在有源层2上形成重掺杂区域C和轻掺杂区域B。
在上述阵列基板的制备方法中，通过步骤S103中的第一次刻蚀工艺后，掺杂离子捕获层4对应覆盖在有源层2中用于形成轻掺杂区域B和未掺杂区域A的部位上，通过步骤S103中的第一次刻蚀和步骤S104中的第二次刻蚀工艺后，栅极金属层5对应覆盖在有源层2中用于形成未掺杂区域A的部分上，因此，当在步骤S105中利用掺杂气体进行离子掺杂时，有源层2中，被掺杂离子捕获层4以及栅极金属层5同时覆盖的区域未掺杂进离子，形成了有源层2的未掺杂区域A；被掺杂离子捕获层4覆盖且未被栅极金属层5覆盖的区域由于部分气体离子被掺杂离子捕获层4捕获，从而形成了有源层2的轻掺杂区域B；既没被掺杂离子捕获层4覆盖也没有被栅极金属层5覆盖的区域形成了有源层2的重掺杂区域C。从而，上述阵列基板的制备方法通过一步离子掺杂工艺就可以形成有源层2的重掺杂区域C和轻掺杂区域B，同时，轻掺杂区域B的长度等于掺杂离子捕获层4的长度减去栅极金属层5的长度，因此，在阵列基板的制作过程中，通过控制掺杂离子捕获层4和栅极金属层5的长度，即可以控制有源层2的轻掺杂区域B的长度。
因此，该阵列基板的制作方法能够精确的控制有源层2的轻掺杂区域B的长度。
如图2所示，一种具体的实施例中，在步骤S102中，形成掺杂离子捕获层4，可以有以下实施方式：
方式一，在第一绝缘层3上形成SiNx材料层；采用NF3或者SF6气体轰击SiNx材料层，使SiNx材料层的表面形成悬键或者高活化能的凹陷，从而形成具有离子捕获功能的掺杂离子捕获层4。
方式二，在第一绝缘层3上形成SiOxNx材料层；采用NF3或者SF6气体轰击SiOxNx材料层，使SiOxNx材料层的表面形成悬键或者高活化能的凹陷，从而形成具有离子捕获功能的掺杂离子捕获层4。
方式三，在第一绝缘层3上形成具有低密度多孔结构的SiOx材料层、以形成掺杂离子捕获层4。由于低密度多孔结构的SiOx材料层本身构造疏松且有许多空间可供掺杂原子停留，从而起到了离子捕获的功能。
在上述实施例中方式三的基础上，一种优选的实施方式中，低密度多孔结构的SiOx材料层通过设定比例的SiN4与N2O反应制备，其中，设定比例的范围为4:1～6:1，优选地，SiN4与N2O的设定比例为5:1；另一种优选的实施方式中，低密度多孔结构的SiOx材料层通过设定比例的四乙基邻矽酸酯与O2反应制备，其中，设定比例的范围为1:2.5～1:4.3。
在上述各实施例的基础上，一种具体的实施例中，步骤S103中的掺杂气体为PH3和H2的混合气体，其中，PH3的浓度范围为2.5％～3.5％，优选地，PH3的浓度为3％，H2的浓度为97％。上述掺杂离子捕获层4可以吸收部分含P离子，所以对于PH3和H2的混合气体具有捕获功能。
如图1a、图1b、图1c和图2所示，在上述各实施例的基础上，一种具体的实施例中，
如图1a和图1b所示，步骤S103中，第一次刻蚀工艺通过采用干法刻蚀和湿法刻蚀去除无光刻胶11覆盖区域的栅极金属层5和掺杂离子捕获层4；然后对光刻胶11进行灰化；如图1c所示，步骤S104中，第二次刻蚀工艺通过采用湿法刻蚀形成栅极金属层5的图形。
以下请参考图1d、图1e、图1f和图2。
在上述各实施例的基础上，一种具体的实施例中，如图1d所示，在步骤S105中利用掺杂气体进行离子掺杂，以在有源层2上形成重掺杂区域C和轻掺杂区域B之后，还包括：
如图1e所示，
步骤S106，在栅极金属层5上形成第二绝缘层6；
步骤S107，通过第三次刻蚀工艺形成与重掺杂区域C对应且贯穿第一绝缘层3以及第二绝缘层6的第一过孔与第二过孔；
步骤S108，在第一过孔上形成源电极7，源电极7通过第一过孔与有源层2的重掺杂区域C电连接；
步骤S109，在第二过孔上形成漏电极8，漏电极8通过第二过孔与有源层2的重掺杂区域C电连接；
如图1f所示，
步骤S110，在源电极7以及漏电极8上形成树脂层9，通过第四次刻蚀工艺在树脂层9与漏电极8对应位置上形成第三过孔；
步骤S111，在第三过孔上形成像素电极10，像素电极10通过第三过孔与漏电极8电连接。
在上述各实施例的基础上，一种优选的实施例中，
栅极金属层5的材料可以为铝，或者锰，或者铝锰合金；
第一绝缘层3的材料可以为SiO2；
第二绝缘层6的材料可以为SiO2。
如图1e和图1f所示，本发明还提供一种基于上述任一实施例提供的阵列基板的制备方法制得的阵列基板，包括依次形成的衬底基板1，有源层2，第一绝缘层3，掺杂离子捕获层4，栅极金属层5，第二绝缘层6，源电极7以及漏电极8，其中，
有源层2包括未掺杂区域A、重掺杂区域C和位于未掺杂区域A与重掺杂区域C之间的轻掺杂区域B；
栅极金属层5对应覆盖于有源层2的未掺杂区域A、且边缘与未掺杂区域A和轻掺杂区域B的边界对齐；
掺杂离子捕获层4对应覆盖于有源层2的未掺杂区域A和轻掺杂区域B、且边缘与轻掺杂区域B和重掺杂区域C的边界对齐；
源电极7，源电极7贯穿第一绝缘层3以及第二绝缘层6且与有源层2的重掺杂区域C电连接；
漏电极8，漏电极8贯穿第一绝缘层3以及第二绝缘层6且与有源层2的重掺杂区域C电连接。
上述阵列基板中，有源层2的轻掺杂区域B的长度等于掺杂离子捕获层4的长度减去栅极金属层5的长度，因此，在该阵列基板的制作过程中，通过控制掺杂离子捕获层4和栅极金属层5的长度可以对该阵列基板的有源层2的轻掺杂区域B的长度进行精确控制。
本发明还提供一种显示装置，包括上述实施例提供的阵列基板。该显示装置可以为电子纸、手机、电视、数码相框等显示设备。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成有源层的图形；
在有源层上依次形成第一绝缘层、掺杂离子捕获层、栅极金属层；
通过第一次刻蚀工艺对掺杂离子捕获层和栅极金属层进行构图，以将掺杂离子捕获层和栅极金属层中与有源层中用于形成重掺杂区域的部位相对的部分去除；
通过第二次刻蚀工艺对经过第一次刻蚀工艺之后的栅极金属层进行构图，以将所述栅极金属层中与有源层中用于形成轻掺杂区域的部位相对的部分去除，获得栅极的图形；
利用掺杂气体进行离子掺杂，以在有源层上形成重掺杂区域和轻掺杂区域。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述形成掺杂离子捕获层，具体包括：
在所述第一绝缘层上形成SiNx材料层；采用NF3或者SF6气体轰击SiNx材料层，使SiNx材料层的表面形成悬键或者高活化能的凹陷，以形成掺杂离子捕获层；或者，
在所述第一绝缘层上形成SiOxNx材料层；采用NF3或者SF6气体轰击SiOxNx材料层，使SiOxNx材料层的表面形成悬键或者高活化能的凹陷，以形成掺杂离子捕获层。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述形成掺杂离子捕获层，具体包括：
在第一绝缘层上形成具有低密度多孔结构的SiOx材料层、以形成所述掺杂离子捕获层。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述低密度多孔结构的SiOx材料层通过设定比例的SiN4与N2O反应制备，所述设定比例的范围为4:1～6:1。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述SiN4与N2O的设定比例为5:1。
6.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述低密度多孔结构的SiOx材料层通过设定比例的四乙基邻矽酸酯与O2反应制备，所述设定比例的范围为1:2.5～1:4.3。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述掺杂气体为PH3和H2的混合气体，其中，PH3的浓度范围为2.5％～3.5％。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述PH3的浓度为3％。
9.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一次刻蚀工艺包括干法刻蚀，所述第二次刻蚀工艺包括湿法刻蚀。
10.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述利用掺杂气体进行离子掺杂，以在有源层上形成重掺杂区域和轻掺杂区域之后，还包括：
在所述栅极金属层上形成第二绝缘层；
通过第三次刻蚀工艺形成与重掺杂区域对应且贯穿所述第一绝缘层以及所述第二绝缘层的第一过孔与第二过孔；
在所述第一过孔上形成源电极，所述源电极通过所述第一过孔与有源层的重掺杂区域电连接；
在所述第二过孔上形成漏电极，所述漏电极通过所述第二过孔与有源层的重掺杂区域电连接；
在所述源电极以及漏电极上形成树脂层，通过第四次刻蚀工艺在所述树脂层与所述漏电极对应位置上形成第三过孔；
在所述第三过孔上形成像素电极，所述像素电极通过所述第三过孔与所述漏电极电连接。
11.根据权利要求1～10任一项所述的阵列基板的制备方法，其特征在于，所述栅极金属层的材料为铝，或者锰，或者铝锰合金。
12.根据权利要求1～10任一项所述的阵列基板的制备方法，其特征在于，
所述第一绝缘层的材料为SiO2；
所述第二绝缘层的材料为SiO2。
13.一种基于权利要求1～12任一项所述的阵列基板的制备方法制得的阵列基板，其特征在于，包括依次形成的衬底基板，有源层，第一绝缘层，掺杂离子捕获层，栅极金属层，第二绝缘层，源电极以及漏电极，其中，
所述有源层包括未掺杂区域、重掺杂区域和位于未掺杂区域与重掺杂区域之间的轻掺杂区域；
所述栅极金属层对应覆盖于有源层的未掺杂区域、且边缘与未掺杂区域和轻掺杂区域的边界对齐；
所述掺杂离子捕获层对应覆盖于有源层的未掺杂区域和轻掺杂区域、且边缘与轻掺杂区域和重掺杂区域的边界对齐；
源电极，所述源电极贯穿所述第一绝缘层以及第二绝缘层且与有源层的重掺杂区域电连接；
漏电极，所述漏电极贯穿所述第一绝缘层以及第二绝缘层且与有源层的重掺杂区域电连接。
14.一种显示装置，其特征在于，包括如权利要求13所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410555169.3A CN104269379B (zh) | 2014-10-17 | 2014-10-17 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410555169.3A CN104269379B (zh) | 2014-10-17 | 2014-10-17 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269379A true CN104269379A (zh) | 2015-01-07 |
| CN104269379B CN104269379B (zh) | 2017-10-10 |
Family
ID=52160889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410555169.3A Expired - Fee Related CN104269379B (zh) | 2014-10-17 | 2014-10-17 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269379B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016145769A1 (zh) * | 2015-03-18 | 2016-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770263B1 (ko) * | 2006-05-03 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| CN101840865B (zh) * | 2010-05-12 | 2012-02-15 | 深圳丹邦投资集团有限公司 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
-
2014
- 2014-10-17 CN CN201410555169.3A patent/CN104269379B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016145769A1 (zh) * | 2015-03-18 | 2016-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| US9882063B2 (en) | 2015-03-18 | 2018-01-30 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269379B (zh) | 2017-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| CN105118807B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN104600080A (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
| CN105336684A (zh) | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 | |
| CN108598086B (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| CN104538354B (zh) | 一种ltps tft像素单元及其制造方法 | |
| CN104241139A (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| CN107910301B (zh) | 显示基板的制作方法、显示基板及显示装置 | |
| JP2006332603A5 (zh) | ||
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| CN104269379A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103996656A (zh) | 显示基板的制造方法和显示基板 | |
| CN103943509B (zh) | 薄膜晶体管的制程方法 | |
| CN105977206B (zh) | 一种阵列基板的制造方法及阵列基板 | |
| CN106252277B (zh) | 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置 | |
| US20160020228A1 (en) | Cmos transistor and method for fabricating the same, display panel and display device | |
| CN105702684A (zh) | 阵列基板及阵列基板的制备方法 | |
| CN105336683A (zh) | 一种ltps阵列基板及其制作方法、显示装置 | |
| CN105097827A (zh) | Ltps阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171010 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |