CN105702684A - 阵列基板及阵列基板的制备方法 - Google Patents

阵列基板及阵列基板的制备方法 Download PDF

Info

Publication number
CN105702684A
CN105702684A CN201610072229.5A CN201610072229A CN105702684A CN 105702684 A CN105702684 A CN 105702684A CN 201610072229 A CN201610072229 A CN 201610072229A CN 105702684 A CN105702684 A CN 105702684A
Authority
CN
China
Prior art keywords
polycrystalline silicon
perforation
low
doped region
temperature polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610072229.5A
Other languages
English (en)
Inventor
马伟欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610072229.5A priority Critical patent/CN105702684A/zh
Publication of CN105702684A publication Critical patent/CN105702684A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及阵列基板的制备方法。阵列基板包括呈阵列状分布的多个低温多晶硅薄膜晶体管，低温多晶硅薄膜晶体管包括：基板及设置在基板同侧的依次设置的低温多晶硅层、第一绝缘层、栅极及第二绝缘层，及设置在第二绝缘层上的源极及漏极，第一绝缘层开设有第一贯孔及第二贯孔，第二绝缘层开设有第三贯孔及第四贯孔，第三贯孔对应第一贯孔设置，第四贯孔对应第二贯孔设置，源极的一端与第二绝缘层远离栅极的表面接触，且源极通过第一贯孔及第三贯孔连接低温多晶硅层的一端，漏极的一端与第二绝缘层远离栅极的表面接触，且漏极通过第二贯孔及第四贯孔连接低温多晶硅层的另一端，其中，第二绝缘层为氧化硅层。

Description

阵列基板及阵列基板的制备方法
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及阵列基板的制备方法。
背景技术
显示设备，比如液晶显示器(LiquidCrystalDisplay,LCD)是一种常用的电子设备，由于其具有功耗低、体积小、重量轻等特点，因此备受用户的青睐。随着平面显示技术的发展，具有高分辨率、低能耗的液晶显示器的需求被提出。非晶硅的电子迁移率较低，而低温多晶硅(LowTemperaturePloy-silicon)可以在低温下制作，且拥有比非晶硅更高的电子迁移率。其次，低温多晶硅制作的CMOS器件可应用于使液晶显示器具有更高的分辨率和低能耗。因此，低温多晶硅得到了广泛地应用和研究。低温多晶硅薄膜晶体管包括低温多晶硅层，低温多晶硅层电性能力的好坏直接关系到低温多晶硅薄膜晶体管的质量。低温多晶硅薄膜晶体管还包括栅极及覆盖栅极的栅极绝缘层，现有技术中的栅极绝缘层包括层叠设置的第一子绝缘层及第二子绝缘层，且所述第一子绝缘层层相较于所述第二子绝缘层层邻近所述栅极设置，所述第一子绝缘层为氧化硅(SiOx)层，所述第二子绝缘层为氮化硅(SiNx)层。所述氧化硅层的作用是改善薄膜的应力，防止所述栅极绝缘层剥，同时利用生产氮化硅层时产生的氢(H)元素来修补低温多晶硅层，以提高低温多晶硅层的电性能。目前，氧化硅层和氮化硅层采用两次成膜的方式，过程较为复杂。且两次成膜之间需要设备的转换，从而导致时间的浪费，生产效率的降低。进一步地，两次成膜之间存在引入杂质的风险，当两次成膜之间引入杂质时，低温多晶硅薄膜晶体管的性能会降低。
发明内容
本发明提供一种阵列基板，所述阵列基板包括呈阵列状分布的多个低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括：基板及设置在所述基板同侧的低温多晶硅层、第一绝缘层、栅极、第二绝缘层、源极及漏极，所述低温多晶硅层相较于所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极邻近所述基板的表面设置，所述第一绝缘层覆盖所述低温多晶硅层，所述第一绝缘层开设有第一贯孔及第二贯孔，所述栅极设置在所述第一绝缘层远离所述低温多晶硅层的表面上，且所述栅极对应所述低温多晶硅层设置，所述第二绝缘层覆盖所述栅极，所述第二绝缘层开设有第三贯孔及第四贯孔，所述第三贯孔对应所述第一贯孔设置，所述第四贯孔对应所述第二贯孔设置，所述源极的一端与所述第二绝缘层远离所述栅极的表面接触，且所述源极通过所述第一贯孔及所述第三贯孔连接所述低温多晶硅层的一端，所述漏极的一端与所述第二绝缘层远离所述栅极的表面接触，且所述漏极通过所述第二贯孔及所述第四贯孔连接所述低温多晶硅层的另一端，其中，所述第二绝缘层为氧化硅层。
其中，所述低温多晶硅薄膜晶体管包括遮光层，所述遮光层设置于所述基板的表面，且所述低温多晶硅层、所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极通过所述遮光层设置在所述基板的同侧，且所述遮光层对应所述低温多晶硅层设置。
其中，所述低温多晶硅薄膜晶体管还包括缓冲层，所述缓冲层覆盖所述遮光层，所述低温多晶硅层、所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极通过所述缓冲层及所述遮光层设置在所述基板的表面。
其中，所述低温多晶硅薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层连接所述源极与所述低温多晶硅层，所述第一欧姆接触层用于降低所述源极与所述低温多晶硅层之间的接触电阻，所述第一欧姆接触层包括第一轻掺杂区及第一重掺杂区，所述第一轻掺杂区与所述低温多晶硅层接触，所述第一重掺杂区设置在所述源极与所述第一轻掺杂区之间，且所述第一重掺杂区连接所述源极与所述第一轻掺杂区，其中，所述第一轻掺杂区的掺杂浓度小于所述第一重掺杂区的掺杂浓度。
其中，所述低温多晶硅薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层连接所述漏极与所述低温多晶硅层，所述第二欧姆接触层用于降低所述漏极与所述低温多晶硅层之间的接触电阻，所述第二欧姆接触层包括第二轻掺杂区及第二重掺杂区，所述第二轻掺杂区与所述低温多晶硅层接触，所述第二重掺杂区设置在所述漏极与所述第二轻掺杂区之间，且所述第二重掺杂区连接所述漏极与所述第二轻掺杂区，其中，所述第二轻掺杂区的掺杂浓度小于所述第二重掺杂区的掺杂浓度。
本发明还提供了一种阵列基板的制备方法，所述阵列基板的制备方法包括：
提供基板；
邻近所述基板的表面形成低温多晶硅层；
形成覆盖所述低温多晶硅层的第一绝缘层；
在所述第一绝缘层远离所述低温多晶硅层的表面形成对应所述低温多晶硅层的栅极；
形成覆盖所述栅极的氧化硅层；
在所述第一绝缘层上开设对应所述低温多晶硅层相对的两端的第一贯孔及第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的第三贯孔及对应所述第二贯孔设置的第四贯孔；
形成覆盖所述氧化硅层的金属层，图案化所述金属层以保留对应所述第三贯孔及所述第四贯孔的金属层，以分别形成源极和漏极。
其中，所述步骤“形成覆盖所述栅极的氧化硅层”包括：
提供气态的SiH4、气态的PH3以及气态的O2，利用化学气相沉积成膜方法，形成所述氧化硅层。
其中，在所述步骤“提供基板”及所述步骤“邻近所述基板的表面形成低温多晶硅层”之间还包括：
形成设置在所述基板表面的遮光层；
形成覆盖所述遮光层的缓冲层；
所述步骤“邻近所述基板的表面形成低温多晶硅层”包括：
在所述缓冲层远离所述遮光层的表面形成对应所述遮光层设置的低温多晶硅层。
其中，在所述步骤“邻近所述基板的表面形成低温多晶硅层”及所述步骤“形成覆盖所述低温多晶硅层的第一绝缘层”之间，所述阵列基板的制备方法还包括：
形成与所述低温多晶硅层一端接触的第一轻掺杂区及设置在所述第一轻掺杂区远离所述低温多晶硅层一端的第一重参杂区，其中，所述第一轻掺杂区的掺杂浓度小于所述第一重掺杂区的参杂浓度；
形成与所述低温多晶硅层另一端接触的第二轻掺杂区及设置在所述第二轻掺杂区远离所述低温多晶硅层一端的第二重掺杂区，其中，所述第二轻掺杂区的掺杂浓度小于所述第二重掺杂区的掺杂浓度。
其中，所述步骤“在所述第一绝缘层上开设对应所述低温多晶硅层相对的两端的第一贯孔及第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的第三贯孔及对应所述第二贯孔设置的第四贯孔”包括：
在所述第一绝缘层分别对应所述第一重掺杂区及所述第二重掺杂区分别形成所述第一贯孔及所述第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的所述第三贯孔及对应所述第二贯孔设置的所述第四贯孔。
相较于现有技术，本发明的阵列基板中的低温多晶硅薄膜晶体中覆盖所述栅极的第二绝缘层为氧化硅层，且所述源极的一端与所述第二绝缘层远离所述栅极的表面接触，且所述源极的一端通过所述第一贯孔及第三贯孔连接所述低温多晶硅层的一端。所述漏极一端与所述第二绝缘层远离所述栅极的表面接触，且所述漏极通过所述第二贯孔及所述第四贯孔连接所述低温多晶硅层的另一端。相较于现有技术中而言，少了一层氮化硅层，不需要进行两次成膜，因此，提高了所述阵列基板的生产效率，避免了两次成膜之间引入杂质的风险，提升了所述阵列基板的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的阵列基板的剖面结构示意图。
图2为本发明一较佳实施方式的阵列基板的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的阵列基板的剖面结构示意图。所述阵列基板10包括呈阵列分布的多个低温多晶硅薄膜晶体管100。所述低温多晶硅薄膜晶体管100包括基板110及设置在所述基板110同侧的低温多晶硅层140、第一绝缘层150、栅极160、第二绝缘层170、源极180及漏极190。所述低温多晶硅层140相较于所述第一绝缘层150、所述栅极160、所述第二绝缘层170、所述源极180及所述漏极190邻近所述基板110的表面设置。所述第一绝缘层150覆盖所述低温多晶硅层140，所述第一绝缘层150开设有第一贯孔151及第二贯孔152。所述栅极160设置在所述第一绝缘层150远离所述低温多晶硅层140的表面上，且所述栅极160对应所述低温多晶硅层140设置。所述第二绝缘层170覆盖所述栅极160，所述第二绝缘层170开设有第三贯孔171及第四贯孔172，所述第三贯孔171对应所述第一贯孔151设置，所述第四贯孔172对应所述第二贯孔152设置。所述源极180的一端与所述第二绝缘层170远离所述栅极160的表面接触，且所述源极180通过所述第一贯孔151及第三贯孔171连接所述低温多晶硅层140的一端。所述漏极190的一端与所述第二绝缘层170远离所述栅极160的表面接触，且所述漏极190通过所述第二贯孔152及所述第四贯孔172连接所述低温多晶硅层140的另一端。其中，所述第二绝缘层170为氧化硅层(SiOx)。
所述基板110可以为但不仅限于为玻璃基板或者为塑料基板等绝缘基板。
在本实施方式中，所述低温多晶硅薄膜晶体管100还包括遮光层120。所述遮光层120设置于所述基板110的表面，且所述低温多晶硅层140、所述第一绝缘层150、所述栅极160、所述第二绝缘层170、所述源极180及所述漏极190通过所述遮光层120设置在所述基板110的同侧，且所述遮光层120对应所述低温多晶硅层140设置。所述遮光层120用于防止所述低温多晶硅薄膜晶体管100对应的像素朝向所述基板110远离所述遮光层120的方向漏光。
在本实施方式中，所述低温多晶硅薄膜晶体管100还包括缓冲层130。所述缓冲层130覆盖所述遮光层120，所述低温多晶硅层140、所述第一绝缘层150、所述栅极160、所述第二绝缘层170、所述源极180及所述漏极190通过所述缓冲层130及所述遮光层120设置在所述基板110的表面。所述缓冲层130用于缓冲所述阵列基板10在制备的过程中对所述基板110的损伤。
在本实施方式中，所述缓冲层130包括第一子缓冲层131及第二子缓冲层132。所述第一子缓冲层131相较于所述第二子缓冲层132邻近所述基板110，所述第一子缓冲层131为氮化硅(SiNx)材料，所述第二子缓冲层132为氧化硅(SiOx)材料。所述第一子缓冲层131及所述第二子缓冲层132的设置能够更好地缓冲所述阵列基板10在制备过程中对所述基板110的损伤。且，所述第一子缓冲层131采用氮化硅材料，在制备氮化硅材料的时候能够产生氢(H)元素用于修补的低温多晶硅层140，提高所述低温多晶硅层140的电性能。所述第二子缓冲层132采用氧化硅材料，用于改善所述第二子缓冲层132的应力，防止所述第二子缓冲层132脱落。
所述低温多晶硅薄膜晶体管100还包括第一欧姆接触层210。所述第一欧姆接触层210连接所述源极180与所述低温多晶硅层140，所述第一欧姆接触层210用于降低所述源极180与所述低温多晶硅层140之间的接触电阻。所述第一欧姆接触层210可以通过向一低温多晶硅材料层进行离子注入而形成。具体地，所述第一欧姆接触层210包括第一轻掺杂区211及第一重掺杂区212。所述第一轻掺杂区211与所述低温多晶硅层140接触，所述第一重掺杂区212设置在所述源极180与所述第一轻掺杂区211之间，且所述第一重掺杂区212连接所述源极180与所述第一轻掺杂区211。其中，所述第一掺杂区211的掺杂浓度小于所述第一重掺杂区212的掺杂浓度。在本实施方式中，所述第一轻掺杂区211、所述第二轻掺杂区212及所述低温多晶硅层140位于同一层。所述第一轻掺杂区211及所述第一重掺杂区212掺杂的离子类型相同，比如，可以同掺杂N型离子。在本实施方式中，所述第一轻掺杂区211及所述第一重掺杂区212的设置能够降低所述源极180与所述低温多晶硅层140之间的接触电阻，又能够降低所述低温多晶硅薄膜晶体管100的泄露电流，提升所述低温多晶硅薄膜晶体管100的电性能。
所述低温多晶硅薄膜晶体管100还包括第二欧姆接触层220。所述第二欧姆接触层220连接所述漏极190与所述低温多晶硅层140，所述第二欧姆接触层220用于降低所述漏极190与所述低温多晶硅层140之间的接触电阻。所述第二欧姆接触层220可以通过向一低温多晶硅材料层进行离子注入形成。具体地，所述第二欧姆接触层220包括第二轻掺杂区221及第二重掺杂区222。所述第二轻掺杂区221与所述低温多晶硅层140接触，所述第二重掺杂区222设置在所述漏极190与所述第二轻掺杂区221之间，且所述第二重掺杂区222连接所述漏极190与所述第二轻掺杂区221，其中，所述第二轻掺杂区221的掺杂浓度小于所述第二重掺杂区222的掺杂浓度。在本实施方式中，所述第二轻掺杂区221、所述第二重掺杂区222及所述低温多晶硅层140位于同一层。所述第二轻掺杂区221及所述第二重掺杂区222掺杂的粒子类型相同，比如，可以同掺杂N型离子。在本实施方式中，所述第二轻掺杂区221及所述第二重掺杂区222的设置能够降低所述漏极180与所述低温多晶硅层140之间的接触电阻，又能够降低所述低温多晶硅薄膜晶体管100的泄露电流，提升所述低温多晶硅薄膜晶体管100的电性能。
相较于现有技术，本发明的阵列基板10中的低温多晶硅薄膜晶体100中覆盖所述栅极160的第二绝缘层170为氧化硅层，且所述源极180的一端与所述第二绝缘层170远离所述栅极160的表面接触，且所述源极180的一端通过所述第一贯孔151及第三贯孔171连接所述低温多晶硅层140的一端。所述漏极190一端与所述第二绝缘层170远离所述栅极160的表面接触，且所述漏极190通过所述第二贯孔152及所述第四贯孔172连接所述低温多晶硅层140的另一端。相较于现有技术而言，少了一层氮化硅层，不需要进行两次成膜，因此，提高了所述阵列基板10的生产效率，避免了两次成膜之间引入杂质的风险，提升了所述阵列基板10的性能。
本发明还提供了一种阵列基板的制备方法，下面结合图1及前述对阵列基板的描述对本发明的阵列基板的制备方法介绍如下。请一并参阅2，图2为本发明一较佳实施方式的阵列基板的制备方法的流程图。所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S110，提供基板110。
步骤S120，邻近所述基板110的表面形成低温多晶硅层140。
步骤S130，形成覆盖所述低温多晶硅层140的第一绝缘层150。
步骤S140，在所述第一绝缘层150远离所述低温多晶硅层140的表面形成对应所述低温多晶硅层140的栅极160。
步骤S150，形成覆盖所述栅极160的氧化硅层。在本实施方式中，所述氧化硅层为所述第二绝缘层170。具体地，所述步骤S150包括：步骤S151，提供气态的SiH4、气态的PH3以及气态的O2，利用化学气相沉积成膜方法，形成所述氧化硅层。气态的SiH4、气态的PH3以及气态的O2的化学反应式为：SiH4(g)+2PH3(g)+O2(g)→SiOx+2P(s)+5H2(g)。由此可见，在所述步骤S151中，气态的SiH4、气态的PH3以及气态的O2，在化学气相沉积成膜方法中能够形成氮化硅(SiOx)，所述氮化硅形成所述第二绝缘层170，且同时生成了氢气，所述氢气中的氢元素能够修补所述低温多晶硅层140，从而提高低温多晶硅层140的电性能，近一步提升了所述阵列基板10的性能。
步骤S160，在所述第一绝缘层150上开设对应所述低温多晶硅层140相对的两端的第一贯孔151及第二贯孔152，在所述氧化硅层上开设对应所述第一贯孔151设置的第三贯孔171及对应所述第二贯孔152设置的第四贯孔172。
步骤S170，形成覆盖所述氧化硅层的金属层，图案化所述金属层以保留对应所述第三贯孔171及所述第四贯孔172的金属层，以分别形成源极180和漏极190。在所述金属层图案化之后，所述金属层穿过所述第三贯孔171及所述第一贯孔151连接所述低温多晶硅层140的一端，以形成所述源极180。所述金属层穿过所述第四贯孔172及所述第二贯孔152连接所述低温多晶硅层140的另一端，以形成所述漏极190。
在所述步骤S110及所述步骤S120之间，所述阵列基板的制备方法还包括如下步骤。
步骤I，形成设置在所述基板110表面的遮光层120。
步骤II，形成覆盖所述遮光层120的缓冲层130。
所述步骤“S120，邻近所述基板的表面形成低温多晶硅层”包括：在所述缓冲层130远离所述遮光层120的表面形成对应所述遮光层120设置的低温多晶硅层140。
在所述步骤S120及所述步骤S130之间，所述阵列基板的制备方法还包括如下步骤。
步骤III，形成与所述低温多晶硅层140一端接触的第一轻掺杂区及211设置在所述第一轻掺杂区211远离所述低温多晶硅层140一端的第一重参杂区212，其中，所述第一轻掺杂区211的掺杂浓度小于所述第一重掺杂区212的参杂浓度。
步骤IV，形成与所述低温多晶硅层140另一端接触的第二轻掺杂区221及设置在所述第二轻掺杂区221远离所述低温多晶硅层140一端的第二重掺杂区222，其中，所述第二轻掺杂区221的掺杂浓度小于所述第二重掺杂区222的掺杂浓度。
相应地，所述步骤S160包括：在所述第一绝缘层150应所述第一重掺杂区212及所述第二重掺杂区222分别形成所述第一贯孔151第二贯孔152述氧化硅层上开设对应所述第一贯孔151所述第三贯孔171所述第二贯孔152第四贯孔172。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括呈阵列状分布的多个低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括：基板及设置在所述基板同侧的低温多晶硅层、第一绝缘层、栅极、第二绝缘层、源极及漏极，所述低温多晶硅层相较于所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极邻近所述基板的表面设置，所述第一绝缘层覆盖所述低温多晶硅层，所述第一绝缘层开设有第一贯孔及第二贯孔，所述栅极设置在所述第一绝缘层远离所述低温多晶硅层的表面上，且所述栅极对应所述低温多晶硅层设置，所述第二绝缘层覆盖所述栅极，所述第二绝缘层开设有第三贯孔及第四贯孔，所述第三贯孔对应所述第一贯孔设置，所述第四贯孔对应所述第二贯孔设置，所述源极的一端与所述第二绝缘层远离所述栅极的表面接触，且所述源极通过所述第一贯孔及所述第三贯孔连接所述低温多晶硅层的一端，所述漏极的一端与所述第二绝缘层远离所述栅极的表面接触，且所述漏极通过所述第二贯孔及所述第四贯孔连接所述低温多晶硅层的另一端，其中，所述第二绝缘层为氧化硅层。
2.如权利要求1所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管包括遮光层，所述遮光层设置于所述基板的表面，且所述低温多晶硅层、所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极通过所述遮光层设置在所述基板的同侧，且所述遮光层对应所述低温多晶硅层设置。
3.如权利要求2所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管还包括缓冲层，所述缓冲层覆盖所述遮光层，所述低温多晶硅层、所述第一绝缘层、所述栅极、所述第二绝缘层、所述源极及所述漏极通过所述缓冲层及所述遮光层设置在所述基板的表面。
4.如权利要求1所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层连接所述源极与所述低温多晶硅层，所述第一欧姆接触层用于降低所述源极与所述低温多晶硅层之间的接触电阻，所述第一欧姆接触层包括第一轻掺杂区及第一重掺杂区，所述第一轻掺杂区与所述低温多晶硅层接触，所述第一重掺杂区设置在所述源极与所述第一轻掺杂区之间，且所述第一重掺杂区连接所述源极与所述第一轻掺杂区，其中，所述第一轻掺杂区的掺杂浓度小于所述第一重掺杂区的掺杂浓度。
5.如权利要求1所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层连接所述漏极与所述低温多晶硅层，所述第二欧姆接触层用于降低所述漏极与所述低温多晶硅层之间的接触电阻，所述第二欧姆接触层包括第二轻掺杂区及第二重掺杂区，所述第二轻掺杂区与所述低温多晶硅层接触，所述第二重掺杂区设置在所述漏极与所述第二轻掺杂区之间，且所述第二重掺杂区连接所述漏极与所述第二轻掺杂区，其中，所述第二轻掺杂区的掺杂浓度小于所述第二重掺杂区的掺杂浓度。
6.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括：
提供基板；
邻近所述基板的表面形成低温多晶硅层；
形成覆盖所述低温多晶硅层的第一绝缘层；
在所述第一绝缘层远离所述低温多晶硅层的表面形成对应所述低温多晶硅层的栅极；
形成覆盖所述栅极的氧化硅层；
在所述第一绝缘层上开设对应所述低温多晶硅层相对的两端的第一贯孔及第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的第三贯孔及对应所述第二贯孔设置的第四贯孔；
形成覆盖所述氧化硅层的金属层，图案化所述金属层以保留对应所述第三贯孔及所述第四贯孔的金属层，以分别形成源极和漏极。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，所述步骤“形成覆盖所述栅极的氧化硅层”包括：
提供气态的SiH4、气态的PH3以及气态的O2，利用化学气相沉积成膜方法，形成所述氧化硅层。
8.如权利要求6所述的阵列基板的制备方法，其特征在于，在所述步骤“提供基板”及所述步骤“邻近所述基板的表面形成低温多晶硅层”之间还包括：
形成设置在所述基板表面的遮光层；
形成覆盖所述遮光层的缓冲层；
所述步骤“邻近所述基板的表面形成低温多晶硅层”包括：
在所述缓冲层远离所述遮光层的表面形成对应所述遮光层设置的低温多晶硅层。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，在所述步骤“邻近所述基板的表面形成低温多晶硅层”及所述步骤“形成覆盖所述低温多晶硅层的第一绝缘层”之间，所述阵列基板的制备方法还包括：
形成与所述低温多晶硅层一端接触的第一轻掺杂区及设置在所述第一轻掺杂区远离所述低温多晶硅层一端的第一重参杂区，其中，所述第一轻掺杂区的掺杂浓度小于所述第一重掺杂区的参杂浓度；
形成与所述低温多晶硅层另一端接触的第二轻掺杂区及设置在所述第二轻掺杂区远离所述低温多晶硅层一端的第二重掺杂区，其中，所述第二轻掺杂区的掺杂浓度小于所述第二重掺杂区的掺杂浓度。
10.如权利要求9所述的阵列基板的制备方法，其特征在于，所述步骤“在所述第一绝缘层上开设对应所述低温多晶硅层相对的两端的第一贯孔及第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的第三贯孔及对应所述第二贯孔设置的第四贯孔”包括：
在所述第一绝缘层分别对应所述第一重掺杂区及所述第二重掺杂区分别形成所述第一贯孔及所述第二贯孔，在所述氧化硅层上开设对应所述第一贯孔设置的所述第三贯孔及对应所述第二贯孔设置的所述第四贯孔。
CN201610072229.5A 2016-02-02 2016-02-02 阵列基板及阵列基板的制备方法 Pending CN105702684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610072229.5A CN105702684A (zh) 2016-02-02 2016-02-02 阵列基板及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610072229.5A CN105702684A (zh) 2016-02-02 2016-02-02 阵列基板及阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN105702684A true CN105702684A (zh) 2016-06-22

Family

ID=56230112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610072229.5A Pending CN105702684A (zh) 2016-02-02 2016-02-02 阵列基板及阵列基板的制备方法

Country Status (1)

Country Link
CN (1) CN105702684A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293552A (zh) * 2017-06-05 2017-10-24 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN108231804A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种光电探测单元及其制造方法、光电探测设备
CN112420750A (zh) * 2019-12-12 2021-02-26 友达光电股份有限公司 芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
US20150028341A1 (en) * 2013-07-12 2015-01-29 Boe Technology Group Co., Ltd. Array Substrate, Display Device, and Method for Manufacturing the Array Substrate
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150028341A1 (en) * 2013-07-12 2015-01-29 Boe Technology Group Co., Ltd. Array Substrate, Display Device, and Method for Manufacturing the Array Substrate
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293552A (zh) * 2017-06-05 2017-10-24 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN108231804A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种光电探测单元及其制造方法、光电探测设备
CN112420750A (zh) * 2019-12-12 2021-02-26 友达光电股份有限公司 芯片
CN112420750B (zh) * 2019-12-12 2023-07-21 友达光电股份有限公司 芯片

Similar Documents

Publication Publication Date Title
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN101345261A (zh) 薄膜晶体管及其制造方法
CN104576399B (zh) 一种薄膜晶体管及其制造方法
CN104600080A (zh) 阵列基板、显示面板及阵列基板的制备方法
CN105572993A (zh) 阵列基板及液晶显示装置
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN105702684A (zh) 阵列基板及阵列基板的制备方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN105789317A (zh) 薄膜晶体管器件及其制备方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN105185788A (zh) 阵列基板及其制造方法
CN104538354B (zh) 一种ltps tft像素单元及其制造方法
CN105527771A (zh) 阵列基板及液晶显示装置
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
CN108538861A (zh) 阵列基板及其制造方法、显示面板
CN101236973B (zh) 半导体装置以及其制造方法
CN105789325B (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN104659109A (zh) 一种薄膜晶体管及其制作方法、阵列基板
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN103943509B (zh) 薄膜晶体管的制程方法
CN107910378A (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622

RJ01 Rejection of invention patent application after publication