CN101764094A - 一种调节互补金属氧化物半导体的阈值电压的方法 - Google Patents
一种调节互补金属氧化物半导体的阈值电压的方法 Download PDFInfo
- Publication number
- CN101764094A CN101764094A CN200810240827A CN200810240827A CN101764094A CN 101764094 A CN101764094 A CN 101764094A CN 200810240827 A CN200810240827 A CN 200810240827A CN 200810240827 A CN200810240827 A CN 200810240827A CN 101764094 A CN101764094 A CN 101764094A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- type ion
- type
- ion
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种调节互补金属氧化物半导体的阈值电压的方法,主要包括:根据P型金属氧化物半导体的阈值电压VTP,确定P型离子的注入剂量以及能量,并根据确定结果对生成栅氧层后的硅片进行P型离子普注;根据N型金属氧化物半导体的阈值电压VTN以及所述P型离子的注入剂量以及能量,确定N型离子的注入剂量以及能量,并根据确定结果以及对所述硅片进行P阱光刻时使用的P阱光刻版对经过P型离子普注的硅片进行光刻以及N型离子注入。根据该技术方案能够准确地调节VTP以及VTN,并且节约了工艺成本。
Description
技术领域
本发明属于半导体芯片制造工艺技术领域,尤其涉及一种调节互补金属氧化物半导体的阈值电压的方法。
背景技术
VT(Threshold Voltage,阈值电压或开启电压)是使源极S和漏极D之间开始形成导电沟道所需的栅极电压,其对CMOS(Complementary Metal-OxideSemiconductor,互补金属氧化物半导体)来说是一个很重要的电性参数,尤其对目前广泛使用的Metal Gate CMOS(金属栅CMOS)来说,阈值电压的大小影响着工艺水平,一般工艺越先进,要求达到的阈值电压越小。
在传统的半导体芯片制造工艺中,调节VT的方法主要有如下两种:
第一种方法是通过硼离子的一次注入掺杂,同时调节NMOS(N-typeMetal-Oxide semiconductor,N型金属氧化物半导体)的阈值电压(简称VTN)及PMOS(P-type Metal-Oxide semiconductor,P型金属氧化物半导体)的阈值电压(简称VTP),这种方法只能适用于产品设计对VT无特别要求的制造工艺。由于随着硼离子注入剂量的增加VTN及|VTP|的变化是反向的,即随着注入的硼离子剂量的增加,|VTP|逐渐减小,而VTN逐渐增大,因此根据该方法只能取一个VTN与|VTP|之间的平衡点,这样很难做到对VTN及VTP的准确调节。并且,该方法在出现误操作例如注入的硼离子剂量过多时,VT值将发生漂移,传统处理方法中当有此情况发生时是对产品做报废处理,这样无形中增加了整个工艺的成本。
第二种方法是先将硼离子注入到NMOS及POMOS沟道区,按照VTN的要求控制硼离子的注入剂量及能量,通过本次硼离子的注入达到VTN的要求;然后根据VTP的要求,通过一层VTP MASK(光罩)单独对PMOS沟道进行硼离子的注入调节VTP,以达到VTP的要求。这种方法适用于产品设计对VT有要求的制造工艺,但是根据该方法需要单独增加一层VTP MASK,由于VTPMASK的制作费用较高,单独制作VTP MASK不利于整个工艺成本的降低。并且,这种方法不能满足对VTN有低阈值要求的制作工艺,例如某产品设计要求VTN为0.8V、VTP为-0.7V、Gate oxide(栅氧)厚度为1000埃,根据该要求第一次注入硼离子的剂量应为0.4E11,由于注入剂量太小已超出注入机台的极限,因此无法稳定生产。
发明内容
本发明提供一种调节互补金属氧化物半导体的阈值电压的方法,能够准确调节VTN以及VTP,同时节约了工艺成本,并且能够满足对VT有低阈值要求的产品制作工艺。
本发明实施例通过如下技术方案实现:
本发明实施例提供了一种调节互补金属氧化物半导体的阈值电压的方法,包括如下步骤:
根据P型金属氧化物半导体的阈值电压VTP,确定P型离子的注入剂量以及能量,并根据确定结果对生成栅氧层后的硅片进行P型离子普注;
根据N型金属氧化物半导体的阈值电压VTN以及所述P型离子的注入剂量以及能量,确定N型离子的注入剂量以及能量,并根据确定结果以及对所述硅片进行P阱光刻时使用的P阱光刻版对经过P型离子普注的硅片进行光刻以及N型离子注入。
通过上述技术方案,本发明实施例中,首先通过P型离子的普注调节VTP达到产品设计对VTP的要求,然后利用对硅片进行P阱光刻时使用的P阱光刻版进行光刻以及N型离子注入,调节VTN以达到产品设计对VTN的要求。根据该技术方案能够准确地调节VTP以及VTN,并且与传统工艺相比,无需制作单独的VTP光刻板,节约了工艺成本。并且,本发明利用N型离子与P型离子对阈值电压的反向调节作用,能够满足对VT有低阈值要求的产品的制作工艺。
附图说明
图1为本发明实施例中定义了NMOS和PMOS区域的硅片示意图;
图2为本发明实施例中在图1基础上生成栅氧层后的硅片示意图;
图3为本发明实施例中调节VT的方法流程图;
图4为本发明实施例中注入磷离子以调节VTN的示意图。
具体实施方式
为了能够准确调节CMOS的阈值电压(即VTN和VTP),以及达到节约工艺成本的目的,本发明实施例提出了一种调节互补金属氧化物半导体的阈值电压的方法,下面结合说明书附图对本发明实施例的主要实现原理、具体实施过程及其对应能够达到的有益效果进行详细的阐述。
本发明实施例中,采用的硅片(初始材料片)为N型硅衬底,具体工艺流程中,首先通过Pwell MASK(P阱光刻板)对N型硅衬底进行P阱光刻,做出P阱注入区,完成阱区注入并推进,形成阱区;然后对高浓度N型杂质注入区通过光刻、注入掺杂以及光刻胶去除等过程定义NMOS的源区和漏区,以及对高浓度P型杂质注入区通过光刻、注入掺杂以及光刻胶去除等过程定义PMOS的源区和漏区。经过该处理过程的硅片如图1所示,其中,101和102分别为NMOS区域的源区和漏区;103和104分别为PMOS区域的源区和漏区。上述NMOS区域中的源区和漏区为对称区域,可以互换,PMOS区域中的源区和漏区也一样。
在图1所示的硅片表面生成Gate Oxide(栅氧层),具体做法为:将硅片置于900℃的卧式炉管里,通入氧气和二氯乙烯(O2+DCE),在硅片上生长氧化层,氧化层的具体厚度视产品设计要求而定,生成栅氧层后的硅片如图2所示。
进一步地,在对硅片表面生成Gate Oxide之前,还可以预先在硅片表面生成介质层(例如LPTEOS介质层),并对生长的介质层进行退火、反向光刻、湿法腐蚀以及光刻胶去除等过程,以便进行后续的接触孔的开通以及互连金属填充的步骤。
根据上述过程对硅片进行处理后,本发明实施例所涉及的调节VT的方法,如图3所示,包括如下步骤:
该实施例中,以产品设计要求VTN为0.8V、VTP为-0.7V、Gate oxide厚度为1000埃的产品制作工艺流程为例进行以下描述:
步骤301、VTP阈值电压普注。
该步骤的具体过程包括:使用中束流离子注入机台对图2所示的硅片中的NMOS沟道区域以及PMOS沟道区域进行P型离子例如硼离子的注入,根据VTP的要求,确定需要注入硼离子的剂量为2.2E11iom/cm^2(该值为通过实验得到的经验值),根据栅氧层厚度的要求以及注入的离子类别,确定需要的能量为50Kev。
通过该步骤可以达到产品设计对VTP的要求。
步骤302、高温退火。
该步骤的具体过程包括:将经过步骤301处理的硅片置于900℃的卧式炉管中通入氮气进行退火,大约30分钟左右取出硅片。具体工艺流程中,退火的时间长度可以根据具体的温度环境进行调节,在源漏退火的温度范围内,温度越高,退火时间越短。
通过该步骤可以达到对栅氧层的高温致密作用,以修复步骤301注入P型离子时对栅氧层造成的损伤。
步骤303、VTN光刻。
该步骤的具体过程包括:利用涂胶机在经过步骤302处理的硅片表面涂上光刻胶,使用P阱光刻过程中使用过的P阱光刻版作为VTN光刻版对涂光刻胶后的硅片进行曝光,显影,定义NMOS区域。
步骤304、VTN注入。
该步骤的具体过程包括:使用中束流离子注入机台对步骤303定义的NMOS区域进行N型离子例如磷离子的注入,根据VTN的要求以及步骤301注入的硼离子的剂量以及能量,确定需要注入磷离子的剂量为1.4E11iom/cm^2(该值为通过实验得到的经验值),根据栅氧层厚度的要求以及注入的离子类别,确定需要的能量为100Kev。
该步骤中对NMOS区域进行VTN注入时的示意图如图4所示。
步骤305、光刻胶去除。
该步骤即去除VTN光刻时涂在硅片上的光刻胶,具体过程包括:用硫酸H2SO4与双氧水H2O2去除涂在硅片表面的光刻胶。
通过上述流程可以达到对VTN以及VTP的准确调节。其中,步骤302可在步骤305之后执行。
上述流程中,通过硼离子的一次注入掺杂(步骤301)调节VTP以达到产品设计对VTP的要求,在高温退火(步骤302)后,采用P阱光刻使用过的P阱光刻版对NMOS沟道进行N型离子如磷离子掺杂,调节VTN以达到产品设计对VTN的要求。并且,根据该方法在调节VTN时只需重复利用P阱光刻过程中使用过的P阱光刻版进行磷离子注入掺杂,无需增加VTP MASK,从而节省了工艺成本。
进一步地,本发明实施例提供的方法相对于传统制作工艺,能够更好地满足部分产品对VTN的低阈值要求。例如,产品设计要求VTN为0.8V、VTP为-0.7V、Gate oxide厚度为1000埃,若采用传统工艺流程制备该产品,则首先通过硼离子的普注调节VTN,根据VTN的要求,需要注入硼离子的剂量为0.4E11、能量50Kev,然后再单独对VTP进行调节,即通过VTP MASK对PMOS沟道区域注入硼离子,根据VTP的要求,需要注入硼离子的剂量为1.8E11、能量50Kev。然而在实际的工艺流程中,由于第一次注入硼离子的剂量太小,已超过目前注入机台可达到的极限,因此,无法稳定生产。根据传统方法,只能对产品设计进行更改或对整体工艺流程更改,例如降低栅氧厚度至800埃,则调节VTN时需要注入硼离子的剂量可以提高为0.8E11、能量50Kev,但这样产品的整体性能有改变,实际生产出的产品PMOS管耐压下降。因此,传统工艺流程不能满足对VTN设计较低的产品的生成。
而根据本发明实施例提供的上述方法制备设计要求相同的产品时,根据VTP的设计要求,步骤301需要注入的硼离子的剂量为2.2E11、能量50Kev;进一步根据VTN的设计要求,步骤304需要注入磷离子的剂量为1.4E11、能量100Kev,这些过程中需要注入的离子的剂量都大于注入机台的极限,因此,无需更改产品设计就可以达到稳定生产的目的。
另外,根据本发明实施例提供的方法,对于工艺过程中出现的误操作还可以进行补偿,例如,在调节VTP时,若注入的硼离子的剂量由于误操作而过量,则可以通过第二次磷离子的注入掺杂以达到补充的作用,修正VT值,如某产品在调节VTP时,正常注入的硼离子剂量为1.4E11ion/cm^2,能量为40Kev,实际由于误操作注入硼离子的剂量2.2E11ion/cm^2,为了弥补此次误操作,通过注入磷离子的剂量为0.6E11,能量为60Kev,从而达到补偿目的。而传统工艺中,若出现此问题,则产品作报废处理。因此,根据本发明实施例提供的方案,在工艺成本的节省方面有很大提高。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种调节互补金属氧化物半导体的阈值电压的方法,其特征在于,包括:
根据P型金属氧化物半导体的阈值电压VTP,确定P型离子的注入剂量以及能量,并根据确定结果对生成栅氧层后的硅片进行P型离子普注;
根据N型金属氧化物半导体的阈值电压VTN以及所述P型离子的注入剂量以及能量,确定N型离子的注入剂量以及能量,并根据确定结果以及对所述硅片进行P阱光刻时使用的P阱光刻版对经过P型离子普注的硅片进行光刻以及N型离子注入。
2.如权利要求1所述的方法,其特征在于,根据确定结果以及对所述硅片进行P阱光刻时使用的P阱光刻版对经过P型离子普注的硅片进行光刻以及N型离子注入,包括:
对所述经过P型离子普注的硅片表面涂光刻胶,并利用所述P阱光刻版对涂光刻胶后的硅片进行曝光以及显影,确定所述硅片的N型金属氧化物半导体区域;
根据确定出的N型离子的注入剂量以及能量,向所述N型金属氧化物半导体区域注入N型离子。
3.如权利要求2所述的方法,其特征在于,确定所述硅片的N型金属氧化物半导体区域后,还包括:
用硫酸与双氧水的混合溶液去除涂在所述硅片表面的光刻胶。
4.如权利要求1所述的方法,其特征在于,对生成栅氧层后的硅片进行P型离子普注之后,还包括:
对所述P型离子普注后的硅片进行高温退火。
5.如权利要求1所述的方法,其特征在于,所述P型离子为硼离子。
6.如权利要求1所述的方法,其特征在于,所述N型离子为磷离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102408274A CN101764094B (zh) | 2008-12-24 | 2008-12-24 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102408274A CN101764094B (zh) | 2008-12-24 | 2008-12-24 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101764094A true CN101764094A (zh) | 2010-06-30 |
CN101764094B CN101764094B (zh) | 2012-07-11 |
Family
ID=42495172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102408274A Active CN101764094B (zh) | 2008-12-24 | 2008-12-24 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101764094B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103000623A (zh) * | 2011-09-16 | 2013-03-27 | 北大方正集团有限公司 | 一种铝栅半导体器件及其制造方法 |
CN104934376A (zh) * | 2014-03-18 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN109166804A (zh) * | 2018-08-29 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | 零阈值电压nmos的制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481989B1 (ko) * | 2003-01-27 | 2005-04-14 | 매그나칩 반도체 유한회사 | 복합 로직 소자의 제조 방법 |
-
2008
- 2008-12-24 CN CN2008102408274A patent/CN101764094B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103000623A (zh) * | 2011-09-16 | 2013-03-27 | 北大方正集团有限公司 | 一种铝栅半导体器件及其制造方法 |
CN104934376A (zh) * | 2014-03-18 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN109166804A (zh) * | 2018-08-29 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | 零阈值电压nmos的制备方法 |
CN109166804B (zh) * | 2018-08-29 | 2021-08-20 | 上海华虹宏力半导体制造有限公司 | 零阈值电压nmos的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101764094B (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102479718A (zh) | 一种金属氧化物半导体场效应晶体管的制作方法 | |
CN101764094B (zh) | 一种调节互补金属氧化物半导体的阈值电压的方法 | |
CN101192539A (zh) | 器件制作方法及器件电性能的调整方法 | |
US20110233669A1 (en) | Semiconductor device having depletion type MOS transistor | |
CN106328504A (zh) | 半导体结构及其形成方法 | |
JP2006270044A (ja) | フラッシュメモリ素子の製造方法 | |
CN107799405B (zh) | 一种提高离子注入层抗前层反射的opc修正方法 | |
US8318559B2 (en) | Method of fabricating CMOS transistor | |
CN209071275U (zh) | 场效应晶体管 | |
CN101770986B (zh) | 降低栅极漏电流并控制启始电压偏移量的方法及装置 | |
CN100468701C (zh) | 互补金属氧化物半导体器件的制造方法 | |
CN102054678A (zh) | 氧化方法 | |
CN101621032B (zh) | 一种低压铝栅工艺实现方法 | |
CN101770955B (zh) | 一种制作p型金属氧化物半导体的方法 | |
CN107275400A (zh) | 半导体结构及其形成方法 | |
CN109712872A (zh) | 增强半导体器件离子注入光刻工艺窗口的方法 | |
CN101894748B (zh) | 离子注入的方法 | |
CN103972108A (zh) | Pmos源漏区离子注入方法、pmos的制备方法 | |
CN105355596A (zh) | 一种cmos器件制造方法 | |
US7569449B1 (en) | Processes providing high and low threshold p-type and n-type transistors | |
CN105140113A (zh) | 一种改善离子注入准直性的方法 | |
CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
US20020102827A1 (en) | Method for controlling multiple gate oxide growing by argon plasma doping | |
CN105223787A (zh) | 光刻胶图形的灰化方法 | |
KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |