JP2006270044A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006270044A JP2006270044A JP2005357154A JP2005357154A JP2006270044A JP 2006270044 A JP2006270044 A JP 2006270044A JP 2005357154 A JP2005357154 A JP 2005357154A JP 2005357154 A JP2005357154 A JP 2005357154A JP 2006270044 A JP2006270044 A JP 2006270044A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- region
- low
- ion implantation
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 53
- 150000002500 ions Chemical class 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 19
- 229910052796 boron Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 239000007943 implant Substances 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
- A61C19/00—Dental auxiliary appliances
- A61C19/02—Protective casings, e.g. boxes for instruments; Bags
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
- A61C5/00—Filling or capping teeth
- A61C5/40—Implements for surgical treatment of the roots or nerves of the teeth; Nerve needles; Methods or instruments for medication of the roots
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Abstract
【課題】ジャンクジョンブレークダウン電圧（ＪＢＶ）の低下なしで電流誘導能力を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域に低濃度のｎ型不純物イオンを注入する段階とを含む。
【選択図】図２
【解決手段】高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域に低濃度のｎ型不純物イオンを注入する段階とを含む。
【選択図】図２
Description
本発明は、フラッシュメモリ素子に係り、特に、高電圧ＰＭＯＳトランジスタのジャンクションブレークダウン電圧(Junction Breakdown Voltage)およびオン電流(on current)のマージンを確保するためのフラッシュメモリ素子の製造方法に関する。
ＮＡＮＤフラッシュ素子において、プログラム／消去(program/erase)の際に高電圧バイアスを使用する。この高電圧バイアスをセルに供給するためには、ワードラインとビットラインの端部に高電圧トランジスタを位置させて円滑に高電圧を供給しなければならない。
１セル当たり１ビットを格納するシングルレベルセル（Single Level Cell、以下「ＳＬＣ」という）では、プログラミングの際に１６Ｖから１９．５Ｖまで５００ｍＶのステップでプログラミングしているが、１セル当たり２ビット以上を格納するマルチレベルセル（MultiLevel Cell：ＭＬＣ）では、セル分布(Cell distribution)をシングルレベルセルに比べて小さく持って行かなければならないので、工程マージンがタイト(tight)であるという問題点がある。
かかる問題点を解決するために、マルチレベルセル（ＭＬＣ）ではセルしきい値電圧分布の改善目的で高電圧ＰＭＯＳトランジスタを使用している。
図１ａ〜図１ｄは、従来の技術に係るフラッシュメモリ素子の製造工程を示す断面図である。図面において、同一の機能をする同一部分には同一の図面符号を付した。
従来の技術に係るフラッシュメモリ素子の製造は、まず、高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を含むｐ型導電型半導体基板の高電圧ＰＭＯＳトランジスタ領域にｎウェル１０ａを形成し、素子分離工程によって半導体基板１０を活性領域とフィールド領域に区分する。
その後、図１ａに示すように、半導体基板１０上にトンネル酸化膜１１ａ、フローティングゲート用ポリシリコン膜１１ｂ、層間誘電膜１１ｃおよびコントロールゲート用ポリシリコン膜１１ｄを積層し、フォトおよびエッチング工程によって前記コントロールゲート用ポリシリコン膜１１ｄと層間誘電膜１１ｃとフローティングゲート用ポリシリコン膜１１ｂを選択エッチングして前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域上にゲート１１を形成する。
次いで、前記エッチング工程の際に前記ゲート１１に発生するダメージを緩和するために、再酸化(reoxidation)工程で前記ゲート１１の側面および上面に再酸化膜１２を形成する。
その後、図１ｂに示すように、全面に第１フォトレジストＰＲ１を塗布し、前記高電圧ＰＭＯＳトランジスタ領域が露出されるように露光および現像工程で前記第１フォトレジストＰＲ１をパターニングする。
次に、前記パターニングされた第１フォトレジストＰＲ１をマスクとしてｐ−イオンを注入して高電圧ＰＭＯＳトランジスタ領域のゲート１１の両側のｎウェル１０ａ内に低濃度ｐ型イオン注入領域１３を形成する。
前記低濃度ｐ型イオン注入領域１３は、ｎウェル１０ａと後で形成される高濃度ｐ型イオン注入領域間の濃度差によるジャンクションブレークダウン電圧（Junction Breakdown Voltage、以下「ＪＢＶ」という）減少現象を緩和させる役割をするもので、低濃度のドーピングレベルで形成する。
その後、図１ｃに示すように、前記第１フォトレジストＰＲ１をマスクとしてｐ＋イオンを注入して前記低濃度ｐ型イオン注入領域１３内に高濃度ｐ型イオン注入領域１４を形成する。
これにより、前記低濃度ｐ型イオン注入領域１３に取り囲まれた高濃度ｐ型イオン注入領域１４から構成されるＤＤＤ(Double Doped Drain)構造のソースおよびドレイン接合が完成される。
次いで、前記第１フォトレジストＰＲ１を除去した後、全面に第２フォトレジストＰＲ２でディップ(dip)ＵＶフォトレジストを塗布する。その後、図１ｄに示すように、前記低電圧素子領域が露出されるように前記第２フォトレジストＰＲ２をパターニングする。
その後、図面には示していないが、前記第２フォトレジストＰＲ２を除去し、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域のゲート１１の両側面にスペーサを形成し、低電圧素子領域のゲート１１およびスペーサ両側半導体基板１０内にｎ＋イオンを注入して高濃度ｎ型イオン注入領域を形成する。
前記高濃度ＰＭＯＳトランジスタが高いジャンクションブレークダウン電圧（ＪＢＶ）を誘起するためには、前記低濃度ｐ型イオン注入領域１３の濃度を低めなければならない。ところが、前記低濃度ｐ型イオン注入領域１３の濃度が低くなると、高電圧ＰＭＯＳトランジスタのオン電流(on current)が低くなって電流誘導能力(current derivability)が低下するという問題点がある。
そこで、本発明は、かかる従来の技術の問題点を解決するためのもので、その目的とするところは、ジャンクジョンブレークダウン電圧（ＪＢＶ）の低下なしで電流誘導能力を向上させることが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために、本発明のある観点によれば、高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域に低濃度のｎ型不純物イオンを注入する段階とを含む、フラッシュメモリ素子の製造方法を提供する。
また、本発明の他の観点によれば、高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域に低濃度ｎ型不純物イオンを注入する段階と、前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階とを含む、フラッシュメモリ素子の製造方法を提供する。
上述したように、本発明は、次の効果がある。
１）低濃度素子領域にｎ−イオン注入の際にディップＵＶマスクを使用しなくてもよい。よって、高価のディップＵＶマスクの使用による生産比を節減させることができる。
２）ディップＵＶマスク工程を省略することができるので、ＴＡＴ(Turn Around Time)を短縮させることができる。
３）高電圧ＰＭＯＳトランジスタ領域にｎ−イオンを注入して高電圧ＰＭＯＳトランジスタの電流パス区間により多くのボロンイオン注入を可能とすることにより、オン電流のマージンを向上させることができ、高電圧ＰＭＯＳトランジスタに注入するｐ＋イオンとしてＢＦ２を用いて、ボロンイオンが下部に拡散する現象を抑制させて高濃度ｐ型イオン注入領域とｎウェル間の濃度差を最小化させることにおり、ジャンクションブレークダウン電圧（ＪＢＶ）を確保することができる。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。なお、本発明の範囲は、特許請求の範囲によって理解されるべきである。
図２ａ〜図２ｄは、本発明の実施例に係るフラッシュメモリ素子の製造工程を示す断面図である。図面において、同一機能をする同一部分には同一の図面符号を付した。
図２ａに示すように、高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有するｐ型導電型半導体基板２０の高電圧ＰＭＯＳトランジスタ領域にｎウェル２０ａを形成し、素子分離工程によって半導体基板２０を活性領域とフィールド領域に区分する。
その後、半導体基板２０上にトンネル酸化膜２１ａ、フローティングゲート用ポリシリコン膜２１ｂ、層間誘電膜２１ｃおよびコントロールゲート用ポリシリコン膜２１ｄを積層形成し、フォトおよびエッチング工程によって前記コントロールゲート用ポリシリコン膜２１ｄと層間誘電膜２１ｃとフローティングゲート用ポリシリコン膜２１ｂを選択エッチングして前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域上にゲート２１を形成する。
次いで、前記エッチング工程の際に前記ゲート２１に発生するダメージを緩和するために、再酸化工程で前記ゲート２１の上面および側面に再酸化膜２２を形成する。
その次、全面に第１フォトレジストＰＲ１を塗布し、図２ｂに示すように、前記高電圧ＰＭＯＳトランジスタ領域が露出されるように露光および現像工程で前記第１フォトレジストＰＲ１をパターニングする。
その後、前記パターニングされた第１フォトレジストＰＲ１をマスクとしてｐ−イオン、例えば２．０Ｅ１２〜８．０Ｅ１２ｉｏｎｓ／ｃｍ２濃度のＢ１１イオンを注入して高電圧ＰＭＯＳトランジスタ領域のゲート２１の両側のｎウェル２０ａ内に低濃度ｐ型イオン注入領域２３を形成した後、前記第１フォトレジストＰＲ１を除去する。
前記Ｂ１１イオン注入の際にイオン注入エネルギーを２５〜５０ＫｅＶとし、イオン注入の際にチルト(tilt)角を０°としてもよいが、前記ゲート２１とソースおよびドレイン接合間のオーバーラップを強化させるためにはチルト角を３〜７°とする。
図３は、ゲートとオーム接触間の距離ＣｔＣｓｐが１．０μｍ、０．６μｍの場合の低濃度ｐ型イオン注入領域の濃度によるジャンクションブレークダウン電圧（ＪＢＶ）の変化を示したグラフである。図３より、ジャンクションブレークダウン電圧（ＪＢＶ）を２２Ｖ以上に維持するためには低濃度ｐ型イオン注入領域２３の濃度を４．０Ｅ１２〜６．０Ｅ１２ｉｏｎｓ／ｃｍ２に維持しなければならず、それ以上の濃度範囲ではジャンクションブレークダウン電圧（ＪＢＶ）が急激に低下することが分かる。
一般に、ＭＯＳＦＥＴ動作において設計マージンを増やすためにはオン電流の増進が要求されるが、オン電流を増進させるためにはソースおよびドレイン接合の濃度を上げなければならない。ところが、ソースおよびドレイン接合の濃度が増加すると、オン電流は増加するが、ジャンクションブレークダウン電圧（ＪＢＶ）は減少するという問題が発生する。
かかる問題を解決するためには、図２ｃに示すように、低電圧素子領域の低濃度ｎ型イオン注入領域２４を形成するためのｎ−イオン注入工程を高電圧ＰＭＯＳトランジスタ領域にも行う。
すなわち、前記低電圧素子領域と高電圧ＰＭＯＳトランジスタ領域にｎ−イオン、例えば低濃度のリン（Ｐ）とヒ素（Ａｓ）イオンなどを注入して不純物とし、低電圧素子領域のゲート２１の両側の半導体基板２０内に低濃度ｎ型イオン注入領域２４を形成する。
一方、前記高電圧ＰＭＯＳトランジスタ領域では、前記注入されたｎ型イオンによって電流パス区間に相対的にさらに多くのボロンイオンを注入することができるという効果が発生してオン電流の増進効果をもたらすことができる。
次いで、全面に第２フォトレジストＰＲ２を塗布し、図２ｄに示すように、前記高電圧ＰＭＯＳトランジスタ領域が露出されるように露光および現像工程で前記第２フォトレジストＰＲ２をパターニングする。
その後、前記パターニングされた第２フォトレジストＰＲ２をマスクとして前記高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域２３内に高濃度ｐ型イオン注入領域２５を形成する。
この際、前記イオン注入の際にＢ１１を使用すると、後続の熱処理工程によって半導体基板２０の下部にボロン（Ｂ）イオンが過度に拡散し、満足すべきジャンクションブレークダウン電圧（ＪＢＶ）の確保が難しくなるので、接合深さがより薄いながらも高濃度接合形成が可能であるよう高濃度のＢＦ２イオンを注入し、フッ素（Ｆ）イオンが表面に外方拡散(out diffusion)する現象を用いてボロン（Ｂ）の半導体基板２０の下部への拡散を抑制させる。その結果、前記高濃度ｐ型イオン領域２５は、半導体基板２０の表面から下部に行くほど低濃度のプロファイルを有し、高濃度ｐ型イオン注入領域２５とｎウェル２０ａ間の濃度差を最小化させることができるので、ジャンクションブレークダウン電圧（ＪＢＶ）を確保することができる。
その後、図面には示していないが、前記第２フォトレジストＰＲ２を除去し、前記高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域のゲート２１の両側面にスペーサを形成し、低電圧素子領域のゲート２１およびスペーサ両側半導体基板２０内に高濃度ｎ型イオン注入領域を形成してＬＤＤ(Light Doped Drain)構造のソースおよびドレイン接合を形成する。
前記実施例では、ｎ−イオンを注入する工程（図２ｃ）以後に高濃度のＢＦ２イオンを注入する工程（図２ｄ）を行っているが、これら工程の順序を変えて、高濃度のＢＦ２イオンを注入する工程（図２ｄ）の後、ｎ−イオンを注入する工程（図２ｃ）を行っても構わない。
この場合、ｐ−イオン注入の際に使用した第１フォトレジストＰＲ１を高濃度ＢＦ２イオン注入工程の際にも使用することができるため、第２フォトレジストＰＲ２を形成する必要がなくて、工程を単純化させることができる。
２０ 半導体基板
２１ ゲート
２２ 再酸化膜
２３ 低濃度ｐ型イオン注入領域
２４ 低濃度ｎ型イオン注入領域
２５ 高濃度ｐ型イオン注入領域
２１ ゲート
２２ 再酸化膜
２３ 低濃度ｐ型イオン注入領域
２４ 低濃度ｎ型イオン注入領域
２５ 高濃度ｐ型イオン注入領域
Claims (8)
- （ａ）高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、
（ｂ）前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、
（ｃ）前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、
（ｄ）前記高電圧ＰＭＯＳトランジスタ領域および前記低電圧素子領域に低濃度のｎ型不純物イオンを注入する段階とを含むことを特徴とするフラッシュメモリ素子の製造方法。 - 前記（ｂ）段階および前記（ｃ）段階は、前記高電圧ＰＭＯＳトランジスタ領域をオープンするマスクを形成する段階と、
前記マスクを用いて低濃度ｐ型イオンを注入して前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、
前記マスクを用いて高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、
前記マスクを除去する段階とを含んでなることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。 - 前記低濃度ｐ型イオンとして、２．０Ｅ１２〜８．０Ｅ１２ｉｏｎｓ／ｃｍ２の濃度を持つＢ１１イオンを使用することを特徴とする請求項２に記載のフラッシュメモリ素子の製造方法。
- 前記低濃度ｐ型イオン注入の際に、イオン注入エネルギーは２５〜５０ＫｅＶであることを特徴とする請求項２に記載のフラッシュメモリ素子の製造方法。
- 前記（ｃ）段階で注入された高濃度ＢＦ２イオンのフッ素（Ｆ）成分の外方拡散現象によってボロン（Ｂ）成分の半導体基板の下部への拡散が抑制されるため、前記高濃度Ｐ型イオン注入領域は半導体基板の表面から下部に行くほど低い濃度を持つことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
- （ａ）高電圧ＰＭＯＳトランジスタ領域および低電圧素子領域を有する半導体基板上に多数のゲートを形成する段階と、
（ｂ）前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、
（ｃ）前記高電圧ＰＭＯＳトランジスタ領域および前記低電圧素子領域に低濃度ｎ型不純物イオンを注入する段階と、
（ｄ）前記高電圧ＰＭＯＳトランジスタ領域に高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階とを含むことを特徴とするフラッシュメモリ素子の製造方法。 - 前記（ｂ）段階は、前記高電圧ＰＭＯＳトランジスタ領域をオープンするマスクを形成する段階と、
前記マスクを用いて低濃度ｐ型イオンを注入して前記高電圧ＰＭＯＳトランジスタ領域のゲート両側半導体基板内に低濃度ｐ型イオン注入領域を形成する段階と、
前記マスクを除去する段階とを含んでなることを特徴とする請求項６に記載のフラッシュメモリ素子の製造方法。 - 前記（ｄ）段階は、前記高電圧ＰＭＯＳトランジスタ領域をオープンするマスクを形成する段階と、
前記マスクを用いて高濃度ＢＦ２イオンを注入して前記低濃度ｐ型イオン注入領域内に高濃度ｐ型イオン注入領域を形成する段階と、
前記マスクを除去する段階とを含んでなることを特徴とする請求項６に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050023471A KR100624912B1 (ko) | 2005-03-22 | 2005-03-22 | 플래쉬 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006270044A true JP2006270044A (ja) | 2006-10-05 |
Family
ID=37030641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005357154A Pending JP2006270044A (ja) | 2005-03-22 | 2005-12-12 | フラッシュメモリ素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7384844B2 (ja) |
| JP (1) | JP2006270044A (ja) |
| KR (1) | KR100624912B1 (ja) |
| CN (1) | CN100431138C (ja) |
| TW (1) | TWI286369B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1930663A (zh) * | 2004-03-15 | 2007-03-14 | 皇家飞利浦电子股份有限公司 | 制造半导体器件的方法和用这种方法获得的半导体器件 |
| KR100816755B1 (ko) | 2006-10-19 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조방법 |
| US8026544B2 (en) | 2009-03-30 | 2011-09-27 | Sandisk Technologies Inc. | Fabricating and operating a memory array having a multi-level cell region and a single-level cell region |
| CN104347501B (zh) * | 2013-08-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US11018259B2 (en) * | 2015-12-17 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device comprising gate structure and doped gate spacer |
| CN108109908B (zh) * | 2016-11-25 | 2021-02-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN110797342B (zh) * | 2019-10-17 | 2022-05-27 | 上海华力集成电路制造有限公司 | 存储器件的制造方法及该存储器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334134A (ja) * | 1992-06-01 | 1994-12-02 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
| JPH0774355A (ja) * | 1993-08-31 | 1995-03-17 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08107156A (ja) * | 1994-10-05 | 1996-04-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH10189973A (ja) * | 1996-12-19 | 1998-07-21 | Lsi Logic Corp | カウンタ及び非カウンタ・ドーパント要素を用いて形成されたｌｄｄ領域を有する電界効果トランジスタ |
| JP2000299390A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001085533A (ja) * | 1999-09-14 | 2001-03-30 | Denso Corp | 半導体装置及びその製造方法 |
| JP2002043436A (ja) * | 2000-07-28 | 2002-02-08 | Denso Corp | 半導体装置の製造方法 |
| JP2002118177A (ja) * | 2000-10-11 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003051552A (ja) * | 2001-08-03 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2005012227A (ja) * | 2003-06-20 | 2005-01-13 | Samsung Electronics Co Ltd | 不揮発性メモリが内蔵された単一チップデータ処理装置及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3431647B2 (ja) | 1992-10-30 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 |
| US5880502A (en) * | 1996-09-06 | 1999-03-09 | Micron Display Technology, Inc. | Low and high voltage CMOS devices and process for fabricating same |
| TW432719B (en) | 1997-12-24 | 2001-05-01 | United Microelectronics Corp | Flash memory structure with split gate and source-side injection and its manufacturing |
| KR100624922B1 (ko) * | 1999-12-28 | 2006-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| JP2001196476A (ja) | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6297108B1 (en) * | 2000-03-10 | 2001-10-02 | United Microelectronics Corp. | Method of forming a high voltage MOS transistor on a semiconductor wafer |
| JP2002033397A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| SE519382C2 (sv) * | 2000-11-03 | 2003-02-25 | Ericsson Telefon Ab L M | Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana |
| US6605506B2 (en) | 2001-01-29 | 2003-08-12 | Silicon-Based Technology Corp. | Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays |
| KR100390921B1 (ko) * | 2001-11-08 | 2003-07-12 | 주식회사 하이닉스반도체 | 고전압 반도체 소자의 제조방법 |
| KR100466194B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| KR100493025B1 (ko) * | 2002-08-07 | 2005-06-07 | 삼성전자주식회사 | 반도체 메모리 장치의 제조 방법 |
| KR20040062276A (ko) * | 2003-01-02 | 2004-07-07 | 삼성전자주식회사 | 플래시 메모리 소자의 주변 트랜지스터 형성방법 |
| KR100542394B1 (ko) | 2003-09-08 | 2006-01-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 게이트전극 형성방법 |
-
2005
- 2005-03-22 KR KR1020050023471A patent/KR100624912B1/ko not_active IP Right Cessation
- 2005-12-07 US US11/297,147 patent/US7384844B2/en not_active Expired - Fee Related
- 2005-12-12 JP JP2005357154A patent/JP2006270044A/ja active Pending
- 2005-12-23 TW TW094146419A patent/TWI286369B/zh not_active IP Right Cessation
-
2006
- 2006-02-27 CN CNB2006100549546A patent/CN100431138C/zh not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334134A (ja) * | 1992-06-01 | 1994-12-02 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
| JPH0774355A (ja) * | 1993-08-31 | 1995-03-17 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08107156A (ja) * | 1994-10-05 | 1996-04-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH10189973A (ja) * | 1996-12-19 | 1998-07-21 | Lsi Logic Corp | カウンタ及び非カウンタ・ドーパント要素を用いて形成されたｌｄｄ領域を有する電界効果トランジスタ |
| JP2000299390A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001085533A (ja) * | 1999-09-14 | 2001-03-30 | Denso Corp | 半導体装置及びその製造方法 |
| JP2002043436A (ja) * | 2000-07-28 | 2002-02-08 | Denso Corp | 半導体装置の製造方法 |
| JP2002118177A (ja) * | 2000-10-11 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003051552A (ja) * | 2001-08-03 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2005012227A (ja) * | 2003-06-20 | 2005-01-13 | Samsung Electronics Co Ltd | 不揮発性メモリが内蔵された単一チップデータ処理装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100624912B1 (ko) | 2006-09-19 |
| US7384844B2 (en) | 2008-06-10 |
| TW200634996A (en) | 2006-10-01 |
| US20060223264A1 (en) | 2006-10-05 |
| CN100431138C (zh) | 2008-11-05 |
| CN1841708A (zh) | 2006-10-04 |
| TWI286369B (en) | 2007-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324052B2 (en) | Methods of fabricating non-volatile memory devices including double diffused junction regions | |
| JP2005197750A (ja) | ２トランジスタｐｍｏｓメモリセル及びその製造方法 | |
| JP2006270044A (ja) | フラッシュメモリ素子の製造方法 | |
| US9391178B2 (en) | Method of manufacturing semiconductor device | |
| CN106206748B (zh) | Sonos器件及其制造方法 | |
| US7429512B2 (en) | Method for fabricating flash memory device | |
| KR100854892B1 (ko) | 고전압 소자의 제조 방법 | |
| US20070275531A1 (en) | Method of manufacturing flash memory device | |
| US6455376B1 (en) | Method of fabricating flash memory with shallow and deep junctions | |
| US6664164B2 (en) | UV-programmed P-type Mask ROM and fabrication thereof | |
| KR20060102193A (ko) | 플래쉬 메모리 소자의 ｐｍｏｓ 트랜지스터 제조방법 | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100525911B1 (ko) | 반도체 소자의 고전압 트랜지스터 제조 방법 | |
| KR100520216B1 (ko) | 반도체소자제조방법 | |
| KR100680488B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20040062276A (ko) | 플래시 메모리 소자의 주변 트랜지스터 형성방법 | |
| KR20080074573A (ko) | 온 셀 영역에서 단채널을 갖는 마스크롬의 제조 방법 및이에 의해 제조된 마스크롬 | |
| KR100739960B1 (ko) | 반도체 소자의 제조방법 | |
| KR100546939B1 (ko) | 플래쉬 메모리 소자의 고전압 트랜지스터 제조 방법 | |
| KR100891412B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20100013964A (ko) | 반도체 소자의 접합 영역 형성방법 | |
| KR101182815B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20060082947A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20070013023A (ko) | 고전압 피모스 트랜지스터의 제조방법 | |
| KR19980054508A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |