KR100739960B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100739960B1 KR100739960B1 KR1020040087790A KR20040087790A KR100739960B1 KR 100739960 B1 KR100739960 B1 KR 100739960B1 KR 1020040087790 A KR1020040087790 A KR 1020040087790A KR 20040087790 A KR20040087790 A KR 20040087790A KR 100739960 B1 KR100739960 B1 KR 100739960B1
- Authority
- KR
- South Korea
- Prior art keywords
- ions
- semiconductor substrate
- ion implantation
- well region
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 230000005465 channeling Effects 0.000 claims abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 기판에 1.2MeV~ 3MeV의 에너지로 채널링 방지를 위해 경사 이온주입공정을 실시하여 웰 영역을 형성하는 단계, 상기 웰 영역이 형성된 반도체 기판에 어닐링 공정을 실시하여 상기 주입된 이온들을 확산시키는 단계, 및 상기 반도체 기판 상부에 게이트 절연막, 제1 폴리실리콘막, 유전체막 및 제2 폴리실리콘막을 형성하고, 상기 웰 영역 상부의 상기 반도체 기판 내부에 소스/드레인 영역을 형성하는 단계를 포함한다.
브레이크다운 전압, HV PMOS Tr, 웰 영역, 경사 이온주입공정, 고에너지
Description
도 1은 웰 농도에 따른 브레이크다운전압을 도시한 그래프이고,
도 2 및 도 3은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이고,
도 4는 1.2MeV 이상의 에너지에서 수행된 경사 이온주입공정과 600KeV의 에너지에서 수행된 이온주입공정 각각에서 SIMS 프로파일을 비교한 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체기판 11: 웰 영역
16: 게이트 절연막 18: 제1 폴리실리콘막
20: 유전체막 22: 제2 폴리실리콘막
24: 금속실리사이드막 26: 소스/드레인 영역
본 발명은 브레이크다운 전압이 25V보다 크도록 하는 조건을 만족시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
낸드 플래쉬 메모리소자의 싱글 레벨 셀(Single level cell: 이하 SLC)에서는 프로그래밍시 바이어스 조건으로 16V에서 19.5 V까지 500mV 스텝으로 프로그래밍하고 있다. 그러나 플래쉬 소자의 고집적도를 위하여 원 셀당 2비트를 저장할 수 있는 멀티 레벌 셀(multi level cell: 이하 MLC)소자에서는 최소 150mV 이하의 스텝으로 프로그래밍하는 오페레이션이 필요한데 이를 위해서는 PMOS를 이용한 네가디브 문턱 전압이 필요하다. 그러나 프로그래밍과 동시에 20V정도의 웰 바이어스 조건으로 이레이저 오퍼레이션시 견뎌야 하는 고전압 PMOS가 필요하게 된다.
종래 기술에서의 NAND형 플래쉬 소자에서 사용되는 고전압 PMOS 트랜지스터는 13V에서 15V정도의 브레이크다운 전압 특성을 갖고 있는데, 이러한 특성을 갖기 위해서는 일반적인 300~ 600keV의 에너지를 갖고 1×e12~ 2×e13ions/㎠이하의 도즈량을 가진 이온주입공정을 통해 3중 웰 영역를 형성하고 있다.
상기 3중 웰 영역이 구비되는 종래기술에서는, 이후 수행되는 공정들 중 열공정으로 인해 주입된 이온들이 확산하여 실리콘 기판 표면(surface) 농도가 파일업(file up)되어 소스 영역에서 드레인 영역까지의 접합농도가 쉽게 5×e16ions/㎠이상이 되어 도 1의 웰 농도에 따른 브레이크다운 전압을 도시한 그래프에서 보는 바와 같이, 15V이하의 브레이크다운 전압특성이 나오게 된다. 그러므로 종래에는 고전압 PMOS의 정션의 농도를 낮추는 방향으로 3×e13ions/㎠ 도즈 이하의 고전압 PMOS DDD(Double Doped Drain) 정션을 적용하고 있는데 이러한 정션 구조로는 낸드 플래쉬 메모리소자의 MLC 설계에 있어 고전압 PMOS를 적용하기에는 브레이크다운 전압이 25V보다 크도록 하는 조건을 만족할 만한 고전압 특성을 유지할 수 없게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 낸드 플래쉬 메모리소자의 MLC 설계에 있어 고전압 PMOS 트랜지스터를 적용하기위해, 브레이크다운 전압이 25V보다 크도록 하는 조건이 만족되도록 하여 고전압 특성이 유지될 수 있는 반도체 소자의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판에 1.2MeV~ 3MeV의 에너지로 채널링 방지를 위해 경사 이온주입공정을 실시하여 웰 영역을 형성하는 단계, 상기 웰 영역이 형성된 반도체 기판에 어닐링 공정을 실시하여 상기 주입된 이온들을 확산시키는 단계, 및 상기 반도체 기판 상부에 게이트 절연막, 제1 폴리실리콘막, 유전체막 및 제2 폴리실리콘막을 형성하고, 상기 웰 영역 상부의 상기 반도체 기판 내부에 소스/드레인 영역을 형성하는 단계를 포함한다.
상기 경사 이온주입공정은 2×e12ions/㎠~ 1×e14ions/㎠의 P 이온 또는 As 이온을 주입하고, 상기 어닐링 공정은 적어도 1000℃에서 수행한다.
상기 소스/드레인 영역은 5~ 25KeV의 에너지에서 이불화붕소 또는 붕소의 도즈량을 1×e14ions/㎠~ 3×e15ions/㎠로 하고, 0°의 틸트를 갖는 이온주입공정으로 형성한다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 2 및 도 3은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, P타입의 반도체 기판(10) 상에 스크린 산화막(미도시)을 형성하고, 후속한 공정에서 고전압 피모스 트랜지스터(High Voltage PMOS Transistor; 이하 'HV PMOS Tr'로 칭함)가 형성될 영역을 제외하고 반도체 기판(10) 상에 포토레지스트 패턴(미도시)을 형성한다. 그런 다음, 포토레지스트 패턴을 이온주입용 마스크로 하여 1.2MeV~ 3MeV의 에너지로 채널링 방지를 위해 경사(tilt) 이온주입공정을 실시하여 웰 영역(11)을 형성한다. 상기 웰 영역(11)을 형성하는 경사 이온주입공정은 2×e12ions/㎠~ 1×e14ions/㎠의 P 이온 또는 As 이온을 주입한다. 이로써, 반도체 기판(10) 내부에 N웰 영역(11)이 형성된다. 이어서, 상기 웰 영역(11) 형성을 위한 경사 이온주입공정 후 1000℃ 이상의 어닐링 공정을 수행한다.
도 2를 참조하면, P타입의 반도체 기판(10) 상에 스크린 산화막(미도시)을 형성하고, 후속한 공정에서 고전압 피모스 트랜지스터(High Voltage PMOS Transistor; 이하 'HV PMOS Tr'로 칭함)가 형성될 영역을 제외하고 반도체 기판(10) 상에 포토레지스트 패턴(미도시)을 형성한다. 그런 다음, 포토레지스트 패턴을 이온주입용 마스크로 하여 1.2MeV~ 3MeV의 에너지로 채널링 방지를 위해 경사(tilt) 이온주입공정을 실시하여 웰 영역(11)을 형성한다. 상기 웰 영역(11)을 형성하는 경사 이온주입공정은 2×e12ions/㎠~ 1×e14ions/㎠의 P 이온 또는 As 이온을 주입한다. 이로써, 반도체 기판(10) 내부에 N웰 영역(11)이 형성된다. 이어서, 상기 웰 영역(11) 형성을 위한 경사 이온주입공정 후 1000℃ 이상의 어닐링 공정을 수행한다.
삭제
상기 웰 영역(11) 형성을 위한 경사 이온주입공정 시 As 이온을 사용한 이온주입공정은 P 이온을 사용한 이온주입공정보다 열에 대한 안정성이 우수하기 때문에 고온의 열처리 공정이 동반되는 공정시에는 사용할 수 있다.
삭제
본 발명은 1.2 MeV 이상의 고에너지에서 경사 이온주입공정에 의한 웰 영역(11) 형성만으로 웰 졍션을 형성하여 종래의 고전압 트랜지스터의 정션 브레이크다운 전압(Breakdown Voltage; BV)을 25V 이상 유지시키는데 있어 문제가 되고 있는 N웰 정션과 소스 정션과의 계면 농도를 효과적으로 낮춤으로써 웰 정션과 HV PMOS Tr의 소스 졍션과의 농도를 도 1에 도시된 바와 같이 2×e16ions/㎠이하의 농도로 조절할 수 있다.
특히, 상기 웰 영역(11) 형성을 위한 경사 이온주입공정 후 실시되는 어닐링 공정과 이후 공정단계들 중에 실시될 열처리 공정으로 인해 확산(diffusion)이 발생되는데, 상기 1.2MeV 이상의 에너지에서 경사 이온주입공정을 수행하게 됨으로써, 고에너지에서 수행되는 상기 웰 이온주입공정과 도펀트들의 특성을 고려할 때, Rp(protection range)가 1㎛보다 큰 지점에서는 실리콘 표면으로의 확산과 실리콘 기판으로의 확산에 동시에 기여하게 되어 경사 이온주입공정 초기의 웰 영역(11)의 프로파일이 거의 유지된다.
특히, 상기 웰 영역(11) 형성을 위한 경사 이온주입공정 후 실시되는 어닐링 공정과 이후 공정단계들 중에 실시될 열처리 공정으로 인해 확산(diffusion)이 발생되는데, 상기 1.2MeV 이상의 에너지에서 경사 이온주입공정을 수행하게 됨으로써, 고에너지에서 수행되는 상기 웰 이온주입공정과 도펀트들의 특성을 고려할 때, Rp(protection range)가 1㎛보다 큰 지점에서는 실리콘 표면으로의 확산과 실리콘 기판으로의 확산에 동시에 기여하게 되어 경사 이온주입공정 초기의 웰 영역(11)의 프로파일이 거의 유지된다.
삭제
도 4에는 1.2MeV 이상의 에너지에서 수행된 경사 이온주입공정과 600KeV의 에너지에서 수행된 이온주입공정 각각에서 SIMS 프로파일을 비교한 그래프로서, 웰 영역의 프로파일 농도를 도시하고 있다.
상기 트랜지스터의 문턱전압 제어방법에 있어서, 상기 도 4의 SIMS 프로파일에서 본 바와 같이 표면에서 만나는 P 이온의 도핑 레벨을 2×e16ions/㎠이하로 제어하게 되면 추가적인 보론(B) 문턱전압 이온주입없이 실리콘 기판 자체의 보론 농도(2 to 3×e15ions/㎠)를 이용하여 네가티브 문턱전압 콘트롤을 할 수 있는 장점이 있어 문턱전압 변화를 0.02V 이내로 할 수 있게 되고, 프로그래밍시 전압 바이어스 변화를 150mV 이하로 할 수 있는 것을 더욱 가능하게 한다.
도 3을 참조하면, 상기 웰 영역(11)이 형성된 반도체 기판(10) 상에 게이트 절연막(16), 플로팅 게이트용 제1 폴리실리콘막(18), 유전체막(20), 컨트롤 게이트용 제2 폴리실리콘막(22) 및 금속실리사이드막(24)을 순차적으로 형성한다.
도 3을 참조하면, 상기 웰 영역(11)이 형성된 반도체 기판(10) 상에 게이트 절연막(16), 플로팅 게이트용 제1 폴리실리콘막(18), 유전체막(20), 컨트롤 게이트용 제2 폴리실리콘막(22) 및 금속실리사이드막(24)을 순차적으로 형성한다.
삭제
상기 게이트 절연막(16)은 250~ 300℃ 정도의 온도 범위내에서 습식산화를 진행한다.
상기 제2 폴리실리콘막(18) 상에 포토레지스트 패턴(미도시)을 형성하고, 포토레지스트 패턴을 식각 마스크로 이용하는 식각 공정으로 상기 제2 폴리실리콘막(22), 유전체막(20) 및 제1 폴리실리콘막(18)을 순차적으로 식각한다.
이후, 식각된 금속실리사이드막(24), 제2 폴리실리콘막(22), 유전체막(20) 및 제1 폴리실리콘막(18)을 이온주입용 마스크로 하여 이온주입공정을 수행하여 소스/드레인 영역(26)을 형성한다. 상기 소스/드레인 영역(26)은 5~ 25KeV의 에너지, 이불화붕소 또는 붕소의 도즈량을 1×e14ions/㎠~ 3×e15ions/㎠로 하고, 0°의 틸트를 갖는 이온주입공정을 통해 형성한다.
이후, 식각된 금속실리사이드막(24), 제2 폴리실리콘막(22), 유전체막(20) 및 제1 폴리실리콘막(18)을 이온주입용 마스크로 하여 이온주입공정을 수행하여 소스/드레인 영역(26)을 형성한다. 상기 소스/드레인 영역(26)은 5~ 25KeV의 에너지, 이불화붕소 또는 붕소의 도즈량을 1×e14ions/㎠~ 3×e15ions/㎠로 하고, 0°의 틸트를 갖는 이온주입공정을 통해 형성한다.
삭제
삭제
삭제
종래 기술에서의 300~ 600keV의 에너지를 갖고 1×e12ions/㎠~ 2×e13ions/㎠이하의 도즈량을 가진 이온주입공정을 통해 3중 웰 영역를 형성함으로써 브레이크다운 전압이 25V보다 크도록 하는 조건을 만족할 만한 고전압 특성을 유지할 수 없게 되는 문제점을, 본 발명에서는 1.2MeV 이상의 고에너지에서 경사 이온주입공정을 통해 P타입의 반도체 기판(10) 내부 깊숙히 N월 영역(11)을 형성한 후 소스/드레인 영역을 형성하는 3중 웰 영역을 통한 HV PMOS Tr을 통해 해결할 수 있게 된다.
삭제
본 발명에 의하면, 1.2MeV 이상의 에너지에서 경사 이온주입공정으로 웰 영역을 형성함으로써, 낸드 플래쉬 메모리소자의 MLC 설계에 있어 HV PMOS Tr을 적용하기에는 브레이크다운 전압이 25V보다 크도록 하는 조건이 만족되도록 하여 고전압 특성이 유지될 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 1.2MeV 이상의 에너지에서 경사 이온주입공정으로 웰 영역을 형성함으로써, 낸드 플래쉬 메모리소자의 MLC 설계에 있어 HV PMOS Tr을 적용하기에는 브레이크다운 전압이 25V보다 크도록 하는 조건이 만족되도록 하여 고전압 특성이 유지될 수 있게 되는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
Claims (5)
- 반도체 기판에 1.2MeV~ 3MeV의 에너지로 채널링 방지를 위해 경사 이온주입공정을 실시하여 웰 영역을 형성하는 단계;상기 웰 영역이 형성된 반도체 기판에 어닐링 공정을 실시하여 상기 주입된 이온들을 확산시키는 단계; 및상기 반도체 기판 상부에 게이트 절연막, 제1 폴리실리콘막, 유전체막 및 제2 폴리실리콘막을 형성하고, 상기 웰 영역 상부의 상기 반도체 기판 내부에 소스/드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 경사 이온주입공정은 2×e12ions/㎠~ 1×e14ions/㎠의 P 이온 또는 As 이온을 주입하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 어닐링 공정은 적어도 1000℃의 온도에서 수행하는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 소스/드레인 영역은 5~ 25KeV의 에너지에서 이불화붕소 또는 붕소의 도즈량을 1×e14ions/㎠~ 3×e15ions/㎠로 하고, 0°의 틸트를 갖는 이온주입공정으로 형성하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040087790A KR100739960B1 (ko) | 2004-11-01 | 2004-11-01 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040087790A KR100739960B1 (ko) | 2004-11-01 | 2004-11-01 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060038673A KR20060038673A (ko) | 2006-05-04 |
| KR100739960B1 true KR100739960B1 (ko) | 2007-07-16 |
Family
ID=37146144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040087790A KR100739960B1 (ko) | 2004-11-01 | 2004-11-01 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100739960B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990025573A (ko) * | 1997-09-12 | 1999-04-06 | 구본준 | 반도체소자의 제조방법 |
| KR20010061412A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 플래쉬 메모리 소자의 제조방법 |
-
2004
- 2004-11-01 KR KR1020040087790A patent/KR100739960B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990025573A (ko) * | 1997-09-12 | 1999-04-06 | 구본준 | 반도체소자의 제조방법 |
| KR20010061412A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 플래쉬 메모리 소자의 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1019930001316 |
| 1019990025573 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060038673A (ko) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444523B1 (en) | Method for fabricating a memory device with a floating gate | |
| US8129781B2 (en) | Method of forming memory devices by performing halogen ion implantation and diffusion processes | |
| KR100624912B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN101150086A (zh) | 形成半导体装置的隔离层的方法 | |
| KR20040008518A (ko) | 반도체 소자의 고전압 접합 형성 방법 | |
| KR100739960B1 (ko) | 반도체 소자의 제조방법 | |
| US5196361A (en) | Method of making source junction breakdown for devices with source-side erasing | |
| US8222148B2 (en) | Method of manufacturing a semiconductor device | |
| KR100524465B1 (ko) | 반도체소자의 제조방법 | |
| KR100870383B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| US20090179275A1 (en) | Semiconductor memory device junction and method of forming the same | |
| KR100466193B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100673180B1 (ko) | 반도체 장치의 제조방법 | |
| KR100233294B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| KR100490303B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100506269B1 (ko) | 반도체장치의웰형성방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR101128712B1 (ko) | 이피롬셀 및 그의 제조 방법 | |
| KR20060102193A (ko) | 플래쉬 메모리 소자의 ｐｍｏｓ 트랜지스터 제조방법 | |
| KR100739945B1 (ko) | 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법 | |
| KR100520216B1 (ko) | 반도체소자제조방법 | |
| KR20050011099A (ko) | 비휘발성 메모리 트랜지스터 제조방법 | |
| KR100687430B1 (ko) | 반도체 소자의 제조방법 | |
| KR100232232B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100891412B1 (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |