KR100506269B1 - 반도체장치의웰형성방법 - Google Patents

반도체장치의웰형성방법 Download PDF

Info

Publication number
KR100506269B1
KR100506269B1 KR1019970048271A KR19970048271A KR100506269B1 KR 100506269 B1 KR100506269 B1 KR 100506269B1 KR 1019970048271 A KR1019970048271 A KR 1019970048271A KR 19970048271 A KR19970048271 A KR 19970048271A KR 100506269 B1 KR100506269 B1 KR 100506269B1
Authority
KR
South Korea
Prior art keywords
well
region
conductivity type
external diffusion
semiconductor device
Prior art date
Application number
KR1019970048271A
Other languages
English (en)
Other versions
KR19990026219A (ko
Inventor
최정혁
염광현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970048271A priority Critical patent/KR100506269B1/ko
Publication of KR19990026219A publication Critical patent/KR19990026219A/ko
Application granted granted Critical
Publication of KR100506269B1 publication Critical patent/KR100506269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 웰 형성 방법이 개시되어 있다. 제1 도전형의 반도체 기판의 제1 영역에 제2 도전형의 불순물을 이온주입하여 제2 도전형의 웰을 형성한다. 상기 제1 영역의 상부에 외확산 방지막을 형성한다. 상기 제1 영역을 제외한 반도체 기판의 제2 영역 및 상기 제1 영역 내의 제3 영역에 제1 도전형의 불순물을 이온주입한다. 드라이브-인 공정을 실시하여 상기 이온주입된 불순물들을 확산시킴으로써, 상기 제2 영역에 제1 도전형의 제1 웰을 형성하고 상기 제3 영역에 상기 제1 웰보다 높은 농도를 갖는 제1 도전형의 제2 웰을 형성한다. 그리고, 상기 외확산 방지막을 제거한다. 한번의 이온주입 공정만으로 서로 다른 벌크 농도를 구현할 수 있으므로 공정을 단순화시킬 수 있다.

Description

반도체 장치의 웰 형성 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 서로 다른 벌크(bulk) 농도를 요구하는 소자들이 하나의 기판에 형성되는 반도체 장치에 있어서, 한번의 이온주입 공정으로 서로 다른 농도를 갖는 복수의 벌크를 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, N-채널 모스(metal oxide semiconductor; MOS) 트랜지스터와 P-채널 모스 트랜지스터가 동일한 반도체 기판 상에 형성되는 상보형 모스(complementary MOS; CMOS) 소자에서는 상기 N-채널 모스 트랜지스터와 P-채널 모스 트랜지스터를 기판 내부에서 전기적으로 분리하기 위하여 어느 한 소자를 기판과 반대 도전형의 불순물 영역에 형성하여야 하며, 이러한 불순물 영역을 웰(well)이라 통칭한다.
최근에는 동일한 도전형의 트랜지스터들에도 다양한 소자 특성이 요구됨에 따라, 상기 트랜지스터들이 형성되는 기판의 농도를 서로 다르게 조절하여야 하는 필요성이 대두되고 있다. 예를 들어, 플래쉬 메모리와 같은 비휘발성 메모리 소자의 경우에는, 프로그램 또는 소거 동작시 속도 개선의 측면에서 고전압을 인가하게 되므로 상기 고전압에 견딜 수 있는 트랜지스터가 요구되는 반면에, 빠른 스위칭 특성을 얻기 위하여 채널 길이를 가능한 줄이고 인가 전압도 낮게 하여 내압 특성을 상기 고전압 트랜지스터보다 낮추어 사용하는 트랜지스터도 요구된다. 또한, 메모리 응용 제품이 소형화 및 경량화됨에 따라 저전압에서 동작할 수 있도록 낮은 문턱 전압(threshold voltage)을 갖는 트랜지스터도 요구된다. 따라서. 각각의 트랜지스터 특성의 요구에 따라 상기 트랜지스터들이 형성되는 벌크의 농도도 서로 달라야 한다. 즉, 고전압 트랜지스터는 항복 전압(breakdown voltage)을 높이기 위하여 벌크 농도가 낮아야 하고, 저전압 트랜지스터는 채널 길이를 줄이기 위하여 동작 전압 이상에서 항복이 발생하지 않는 한도에서 벌크 농도를 증가시켜야 한다
한편, 플래쉬 메모리 소자의 경우는 소거 방식에 있어서 노드에 인가하는 전압에 따라 소오스 소거(source erase) 방식과 벌크 소거(bulk erase) 방식으로 대별된다. 소오스 소거 방식은 예컨대, 컨트롤 게이트에 -10V를 인가하고 소오스에 5V를 인가하여 게이트와 소오스 사이의 전압 차이를 이용하여 F-N 터널링(Fowler-Nordheim tunneling)을 통해 플로팅 게이트의 전자를 소오스 영역으로 방출시켜 소거하는 방식이다. 상기한 방식은 소오스와 컨트롤 게이트의 오버랩이 상대적으로 커야 소거가 용이해지며, 고농도로 도핑된 소오스 영역에 비교적 높은 전압이 가해지므로 셀의 소오스 영역을 고전압에 견딜 수 있는 접합 구조로 형성하여야만 한다. 따라서, 상기한 소오스 소거 방식은 셀 사이즈를 줄이는데 치명적인 단점으로 작용하므로, 최근에는 게이트와 소오스의 오버랩이 적어도 되며 농도가 낮은 벌크에 높은 전압을 인가하는 벌크 소거 방식이 고집적 플래쉬 메모리 소자의 소거 방식으로 채택되고 있다.
통상적으로, 플래쉬 메모리 소자의 셀은 N-채널 모스 트랜지스터로 형성되는데, 상기 N-채널 모스 트랜지스터는 P웰이나 P형 기판을 벌크로 이용하여 형성된다. 이때, 상술한 바와 같이 벌크 소거 방식으로 셀 어레이의 일부를 소거하기 위하여 선택된 블록의 벌크에 전압을 인가할 경우에는, 소거하는 블록의 벌크를 소거하지 않는 이웃한 블록의 벌크와 분리하기 위하여 벌크끼리 아이솔레이션(isolation)시킬 수 있는 구조가 요구된다. 따라서, 상기한 요구를 만족하기 위하여 P형 기판의 상부에 N웰을 형성하고 상기 N웰 내에 P웰을 블록 단위로 형성하는 구조가 사용되고 있으며, 상기 P웰을 포켓 P웰이라 통칭한다. 상기 포켓 P웰은 N웰 위에 P웰 불순물이 혼합되어 최종적으로 P형 도전형을 갖게 되므로, N웰 불순물과 P웰 불순물이 서로 상쇄되는 것을 감안하여 일반적인 P웰 불순물의 도즈 량보다 20∼30% 정도 증가된 값으로 이온주입하여야 한다. 따라서, P웰과 포켓 P웰의 도즈를 서로 다르게 하여야 한다.
도 1 내지 도 4는 종래 방법에 의한 포켓 P웰의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 면저항이 10 Ω/□인 P형 반도체 기판(10)의 상부에 제1 산화막(12)을 약 500Å의 두께로 성장시킨 후, 그 상부에 질화막(14)을 1000Å 정도의 두께로 형성한다. 이어서, 사진 공정을 통해 상기 결과물의 상부에 N웰이 형성될 영역을 오픈시키는 제1 감광막 패턴(15)을 형성한 후, 상기 제1 감광막 패턴(15)을 식각 마스크로 이용하여 노출된 질화막(14)을 식각해 낸다. 계속해서, 상기 제1 감광막 패턴(15)을 이온주입 마스크로 이용하여 N형 불순물(16), 예컨대 인(phosphorus)을 50keV의 에너지와 1.7E13 ions/㎠의 도즈로 이온주입한다.
도 2를 참조하면, 상기 제1 감광막 패턴(15)을 제거한 후, 남아있는 질화막(14)을 산화방지 마스크로 사용하여 열산화 공정을 통해 상기 N웰 영역에 제2 산화막(20)을 4500Å 정도의 두께로 형성한다. 이어서, 상기 질화막(14)을 제거한 후, 1150℃에서 4시간 정도 제1 웰 드라이브-인(drive-in) 공정을 실시하여 상기 이온주입된 N형 불순물(16)을 확산시킴으로써 N웰(18)을 형성한다. 계속해서, 상기 제2 산화막(20)을 통과하지 못하는 조건으로 P형 불순물(22), 예컨대 보론(boron)을 50keV의 에너지와 1.7E13 ions/㎠의 도즈로 이온주입한다.
도 3을 참조하면, 상기 제2 산화막(20)을 습식 식각 방법으로 제거한 후, 상기 기판(10)의 전면에 제3 산화막(24)을 1500Å 정도의 두께로 형성한다. 이어서, 사진 공정을 통해 포켓 P웰이 형성될 영역을 오픈시키는 제2 감광막 패턴(25)을 형성한 후, 상기 제2 감광막 패턴(25)을 이온주입 마스크로 사용하여 P형 불순물(26), 예컨대 보론을 100keV의 에너지와 2.2E13 ions/㎠의 도즈로 이온주입한다.
도 4를 참조하면, 1150℃에서 4시간 정도 제2 웰 드라이브-인 공정을 실시하여 상기 이온주입된 P형 불순물들(22,26)을 확산시킴으로써 P웰(28) 및 포켓 P웰(30)을 형성한다. 이어서, 상기 제3 산화막(24)을 습식 식각 방법으로 제거한다.
상술한 종래 방법에 의하면, P웰(28)과 포켓 P웰(30)을 형성하기 위하여 서로 다른 도즈의 불순물을 각각 이온주입한다. 즉, 같은 종류의 불순물을 각기 원하는 농도에 맞도록 여러번 나누어서 이온주입하여야 하므로 공정이 복잡해진다.
따라서, 본 발명의 목적은 서로 다른 벌크 농도를 요구하는 소자들이 하나의 기판에 형성되는 반도체 장치에 있어서, 도판트의 외확산(out-diffusion) 차이를 이용하여 한번의 이온주입 공정으로 서로 다른 농도를 갖는 벌크를 형성할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 제1 도전형의 반도체 기판의 제1 영역에 제2 도전형의 불순물을 이온주입하여 제2 도전형의 웰을 형성하는 단계; 상기 제1 영역의 상부에 외확산 방지막을 형성하는 단계; 상기 제1 영역을 제외한 반도체 기판의 제2 영역 및 상기 제1 영역 내의 제3 영역에 제1 도전형의 불순물을 이온주입하는 단계; 드라이브-인 공정을 실시하여 상기 이온주입된 불순물들을 확산시킴으로써, 상기 제2 영역에 제1 도전형의 제1 웰을 형성하고 상기 제3 영역에 상기 제1 웰보다 높은 농도를 갖는 제1 도전형의 제2 웰을 형성하는 단계; 및 상기 외확산 방지막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 상기 제1 도전형의 불순물은 상기 제1 영역의 상부에 형성된 외확산 방지막을 충분히 통과할 수 있을 정도의 에너지로 이온주입한다.
바람직하게는, 상기 외확산 방지막은 산화막으로 형성한다.
상기 외확산 방지막을 형성하는 단계 전에, 드라이브-인 공정을 실시하여 상기 제2 도전형의 웰을 확산시키는 단계를 더 구비할 수 있다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 제1 도전형의 반도체 기판 상의 n개의 영역(여기서, n은 정수)에 2개 이상의 서로 다른 농도를 갖는 제2 도전형의 웰들을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 n개의 영역의 각 상부에 서로 다른 두께를 갖도록 외확산 방지막을 형성하는 단계; 상기 n개의 영역에 제2 도전형의 불순물을 동시에 이온주입하는 단계; 드라이브-인 공정을 실시하여 상기 이온주입된 제2 도전형의 불순물을 확산시킴으로써, 상기 n개의 영역에 2개 이상의 서로 다른 농도를 갖는 제2 도전형의 웰들을 형성하는 단계; 및 상기 복수의 외확산 방지막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 상기 복수의 외확산 방지막을 형성하는 단계에서, 상기 n개의 영역들 중에서 가장 낮은 농도를 갖는 제2 도전형의 웰이 형성될 영역의 상부에는 상기 외확산 방지막을 형성하지 않는다.
상기 제2 도전형의 불순물은 상기 n개의 영역의 각 상부에 형성된 외확산 방지막 중에서 가장 두꺼운 외확산 방지막을 충분히 통과할 수 있을 정도의 에너지로 이온주입한다.
상술한 바와 같이 본 발명에 의하면, 반도체 기판 상의 2개 이상의 영역에 외확산 방지막의 유·무 또는 외확산 방지막의 두께 차이를 둔 후 같은 종류의 불순물을 동일한 도즈로 한번만 이온주입한다. 외확산 방지막이 존재하지 않는 영역은 상기 불순물이 기판 바깥으로 외확산되면서 실제 표면 농도가 낮아져서 마치 낮은 도즈로 이온주입된 것과 같은 성질을 나타내는 반면에, 상기 외확산 방지막이 존재하는 영역은 외확산 방지막이 상기 불순물의 외확산을 막아주기 때문에 이온주입된 도즈 양이 그대로 보존된다. 또한, 상기 외확산 방지막의 두께를 조절하여 상기 불순물의 외확산되는 농도를 제어할 수도 있다.
따라서, 한번의 이온주입 공정만으로 서로 다른 벌크 농도를 구현할 수 있으므로 공정을 단순화시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 5 내지 도 8은 본 발명에 의한 반도체 장치의 웰 형성 방법을 설명하기 위한 단면도들이다.
도 5는 N웰(102)을 형성하는 단계를 도시한다. 면저항이 10 Ω/□인 P형 반도체 기판(100)의 상부에 약 500Å 두께의 제1 산화막(도시하지 않음) 및 약 1000Å 두께의 질화막(도시하지 않음)을 차례로 형성한 후, 사진 공정을 통해 상기 결과물의 상부에 N웰이 형성될 영역을 오픈시키는 감광막 패턴(도시하지 않음)을 형성한다. 이어서, 상기 감광막 패턴을 마스크로 이용하여 노출된 질화막을 식각해 낸 후, 계속해서 N형 불순물, 예컨대 인을 50keV의 에너지와 1.7E13 ions/㎠의 도즈로 이온주입한다.
다음에, 상기 감광막 패턴을 제거한 후, 남아있는 질화막을 산화방지 마스크로 사용하여 열산화 공정을 통해 상기 N웰 영역에 산화막(104)을 4500Å 정도의 두께로 형성한다. 상기 산화막(104)은 후속 공정에서 이온주입되는 P형 불순물의 외확산을 방지하는 역할을 한다.
이어서, 상기 질화막을 습식 식각 공정으로 제거한 후, 1150℃에서 4시간 정도 제1 웰 드라이브-인 공정을 실시하여 상기 이온주입된 N형 불순물을 확산시킴으로써 N웰(102)을 형성한다.
도 6은 P형 불순물(106)을 이온주입하는 단계를 도시한다. 상기와 같이 N웰(102)을 형성한 후, 사진 공정을 통해 상기 N웰(102) 중에서 포켓 P웰이 형성되지 않는 영역을 감광막 패턴(105)으로 피복한다. 이어서, 상기 감광막 패턴(105)을 이온주입 마스크로 이용하여 P형 불순물(106), 예컨대 보론을 160keV의 에너지와 2.2E13 ions/㎠의 도즈로 이온주입한다. 이때, 상기 P형 불순물(106)은 산화막으로 형성된 외확산 방지막(104)을 충분히 통과할 수 있을 정도의 에너지로 이온주입하며, 그 도즈는 포켓 P웰의 형성 조건을 기준으로 한다.
도 7은 제2 웰 드라이브-인 공정을 실시하는 단계를 도시한다. 상기 외확산 방지막(104)을 제거하지 않은 상태에서 제2 웰-드라이브 인 공정을 실시함으로써, P웰(108) 및 포켓 P웰(110)을 형성한다. 이때, 상기 외확산 방지막(104)이 캡핑(capping)되지 않은 P웰(108) 영역은 표면 부근의 보론이 기판(100)의 바깥으로 외확산되면서 실제 표면 농도가 낮아지게 되어 마치 낮은 도즈가 이온주입된 것과 같은 성질을 갖게 된다. 이에 반하여, 외확산 방지막(104)으로 캡핑된 포켓 P웰(110)은 상기 외확산 방지막(104)이 보론의 외확산을 막아 줌으로써, 보론의 양이 초기의 이온주입된 양을 그대로 유지하게 된다.
도 8은 상기 외확산 방지막(104)을 습식 식각 방법으로 제거함으로써, N웰(102), P웰(108) 및 포켓 P웰(110)의 웰 구조를 완성하는 단계를 도시한다.
도 9a 내지 도 9c는 외확산 방지막의 유·무 및 두께 차이에 따른, 웰 드라이브-인 공정 후의 P웰 도핑 프로파일을 도시한 그래프들로서, 공정 시뮬레이터인 TSUPREM으로 시뮬레이션한 결과를 도시하고 있다. 여기서, 상기 P웰의 이온주입 도즈는 1.7E13 ions/㎠이고 상기 외확산 방지막의 두께는 1500Å, 그리고 웰 드라이브-인 공정의 조건은 1150℃, 4시간이다.
도 9a는 P웰 영역이 1500Å 두께의 외확산 방지막으로 캡핑된 경우에 있어서 P웰 표면 농도의 도핑 프로파일을 도시한 것으로, 최대 표면 농도가 1.0E17 ions/㎤이다.
도 9b는 P웰 영역의 상부에 외확산 방지막을 캡핑하지 않은 경우를 도시한 것으로, P웰의 최대 표면 농도가 1.0E16 ions/㎤로 나타났다. 따라서, 도 9a의 표면 농도에 비해 약 10배 정도 낮아졌음을 알 수 있다.
도 9c는 P웰 영역이 500Å 두께의 외확산 방지막으로 캡핑된 경우를 도시한 것으로, P웰의 최대 표면 농도가 8.3E16 ions/㎤이다. 따라서, 도 9a의 표면 농도에 비해 20% 정도 낮아졌음을 알 수 있다. 이것은 얇은 외확산 방지막에서 보론의 외확산이 많이 발생한 것으로 사료되며, 외확산 방지막의 두께를 조절하여 외확산되는 농도를 제어할 수 있음을 알 수 있다.
상술한 바와 같이 본 발명에 따른 반도체 장치의 웰 형성 방법에 의하면, 반도체 기판 상의 2개 이상의 영역에 외확산 방지막의 유·무 또는 외확산 방지막의 두께 차이를 둔 후 같은 종류의 불순물을 동일한 도즈로 한번만 이온주입한다. 외확산 방지막이 존재하지 않는 영역은 상기 불순물이 기판 바깥으로 외확산되면서 실제 표면 농도가 낮아져서 마치 낮은 도즈로 이온주입된 것과 같은 성질을 나타내는 반면에, 상기 외확산 방지막이 존재하는 영역은 외확산 방지막이 상기 불순물의 외확산을 막아주기 때문에 이온주입된 도즈 양이 그대로 보존된다. 또한, 상기 외확산 방지막의 두께를 조절하여 상기 불순물의 외확산되는 농도를 제어할 수도 있다.
따라서, 한번의 이온주입 공정만으로 서로 다른 벌크 농도를 구현할 수 있으므로 공정을 단순화시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 4는 종래 방법에 의한 반도체 장치의 웰 형성 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 8은 본 발명에 의한 반도체 장치의 웰 형성 방법을 설명하기 위한 단면도들이다.
도 9a 내지 도 9c는 외확산 방지막의 유·무 및 두께 차이에 따른, 웰 드라이브-인 공정 후의 P웰 도핑 프로파일을 도시한 그래프들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : N웰
104 : 외확산 방지막 105 : 감광막 패턴
108 : P웰 110 : 포켓 P웰

Claims (4)

  1. 제1 도전형의 반도체 기판의 제1 영역에 제2 도전형의 불순물을 이온주입하여 제2 도전형의 웰을 형성하는 단계;
    상기 제1 영역의 상부에 외확산 방지막을 형성하는 단계;
    상기 제1 영역을 제외한 반도체 기판의 제2 영역 및 상기 제1 영역 내의 제3 영역에 제1 도전형의 불순물을 이온주입하는 단계;
    드라이브-인 공정을 실시하여 상기 이온주입된 불순물들을 확산시킴으로써, 상기 제2 영역에 제1 도전형의 제1 웰을 형성하고 상기 제3 영역에 상기 제1 웰보다 높은 농도를 갖는 제1 도전형의 제2 웰을 형성하는 단계; 및
    상기 외확산 방지막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 도전형의 불순물은 상기 제1 영역의 상부에 형성된 외확산 방지막을 충분히 통과할 수 있을 정도의 에너지로 이온주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 외확산 방지막은 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 외확산 방지막을 형성하는 단계 전에, 드라이브-인 공정을 실시하여 상기 제2 도전형의 웰을 확산시키는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970048271A 1997-09-23 1997-09-23 반도체장치의웰형성방법 KR100506269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048271A KR100506269B1 (ko) 1997-09-23 1997-09-23 반도체장치의웰형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048271A KR100506269B1 (ko) 1997-09-23 1997-09-23 반도체장치의웰형성방법

Publications (2)

Publication Number Publication Date
KR19990026219A KR19990026219A (ko) 1999-04-15
KR100506269B1 true KR100506269B1 (ko) 2005-10-21

Family

ID=37305580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048271A KR100506269B1 (ko) 1997-09-23 1997-09-23 반도체장치의웰형성방법

Country Status (1)

Country Link
KR (1) KR100506269B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577607B1 (ko) * 2004-07-27 2006-05-10 삼성전자주식회사 반도체 장치용 웰 형성 방법 및 이를 포함하는 반도체장치의 제조 방법

Also Published As

Publication number Publication date
KR19990026219A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6514830B1 (en) Method of manufacturing high voltage transistor with modified field implant mask
US8288219B2 (en) Method of forming a non-volatile memory cell using off-set spacers
US5337274A (en) Nonvolatile semiconductor memory device having adjacent memory cells and peripheral transistors separated by field oxide
US5834352A (en) Methods of forming integrated circuits containing high and low voltage field effect transistors therein
US4949140A (en) EEPROM cell with integral select transistor
US6159795A (en) Low voltage junction and high voltage junction optimization for flash memory
US4814286A (en) EEPROM cell with integral select transistor
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
KR100645572B1 (ko) 비휘발성 메모리의 주변 트랜지스터
US20040014303A1 (en) Method of ion implantation for achieving desired dopant concentration
KR100506269B1 (ko) 반도체장치의웰형성방법
US6531366B1 (en) Method and structure for high-voltage device with self-aligned graded junctions
US7429512B2 (en) Method for fabricating flash memory device
KR100825892B1 (ko) 플래시 메모리 셀 제조 방법
KR100546496B1 (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
JPH02295169A (ja) 不揮発性半導体記憶装置
KR100733703B1 (ko) 반도체 소자 및 이의 제조 방법
KR100624922B1 (ko) 플래쉬 메모리 소자의 제조방법
US5850360A (en) High-voltage N-channel MOS transistor and associated manufacturing process
JP2003332461A (ja) 三重ウェル構造を持つ半導体素子の製造方法
KR100233294B1 (ko) 반도체 메모리소자 및 그 제조방법
KR19990060607A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR100247225B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100263063B1 (ko) 씨모오스트랜지스터의제조방법
KR100558541B1 (ko) 이이피롬의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee