KR100687430B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100687430B1 KR100687430B1 KR1020040104978A KR20040104978A KR100687430B1 KR 100687430 B1 KR100687430 B1 KR 100687430B1 KR 1020040104978 A KR1020040104978 A KR 1020040104978A KR 20040104978 A KR20040104978 A KR 20040104978A KR 100687430 B1 KR100687430 B1 KR 100687430B1
- Authority
- KR
- South Korea
- Prior art keywords
- concentration
- dopant
- semiconductor substrate
- plug
- heat treatment
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002019 doping agent Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 239000007943 implant Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판상에 반도체 기판의 일영역을 노출하는 콘택홀을 갖는 층간 절연막을 형성하는 단계, 콘택홀에 제 1 농도로 도핑된 폴리 플러그를 형성하는 단계, 폴리 플러그에 상기 제 1 농도보다 큰 고농도의 제 2 농도를 갖는 도펀트를 주입하되, 주입되는 도펀트가 반도체 기판 표면 위의 폴리 플러그내에 집중되도록 하는 단계 및 열처리 공정으로 주입된 도펀트를 반도체 기판내로 확산시키어 반도체 기판내에 고농도 불순물층을 형성하는 단계를 포함하여 형성하는 단계로 이루어진다.
콘택, 접촉저항, 콘택저항, 기판 데미지, 열처리 온도, 숏 채널 효과
Description
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 게이트
13 : 소오스/드레인 접합 영역
14 : 층간절연막 15 : 콘택홀
16 : 스페이서 17 : 플러그
18 : 고농도 불순물층
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 콘택 데미지(damage) 발생을 줄일 수 있고 누설 전류(leakage current)를 개선할 수 있으며 접합 저항/콘택 저항(Junction resistance/Contact resistance)을 줄일 수 있는 반도 체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자에서 콘택(contact)의 접합 저항(Rs) 및 콘택 저항(Rc)의 확보를 위해 고농도의 도핑이 요구되어 진다.
고농도의 도핑을 위해 임플란트(Implant) 기술을 적용한 소오스/드레인 임플란트(Source/Drain implant)와 플러그 임플란트(plug implant)가 요구되는데, 이러한 이온주입 기술은 데미지(damage)를 유발하여 이후 셀 디스터브(cell disturb) 특성의 열화현상을 야기한다.
또한, 플러그 폴리 공정에서 폴리 농도를 상향시켜 저항을 낮출 경우 폴리 농도를 높이더라도 후속 열처리에 대한 고체 용해도 제한(Solid Solubility Limit : SSL)으로 인해 보다 저항 확조가 어렵고, 보다 낮은 저항을 위해서는 기존보다 높은 열처리가 요구된다.
그러나, 열처리 온도가 높아지게 되면 트랜지스터의 숏 채널 효과(short channel effect)가 강화되므로 누설 전류가 증가되게 된다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 기판 데미지를 주지 않고서도 콘택 접합 저항을 낮출 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 열처리 온도를 높이지 않고서도 콘택 접합 저항을 낮출 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 숏 채널 효과를 방지하여 집적도를 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 제조방법은 반도체 기판상에 반도체 기판의 일영역을 노출하는 콘택홀을 갖는 층간 절연막을 형성하는 단계, 콘택홀에 제 1 농도로 도핑된 폴리 플러그를 형성하는 단계, 폴리 플러그에 상기 제 1 농도보다 큰 고농도의 제 2 농도를 갖는 도펀트를 주입하되, 주입되는 도펀트가 반도체 기판 표면 위의 폴리 플러그내에 집중되도록 하는 단계 및 열처리 공정으로 주입된 도펀트를 반도체 기판내로 확산시키어 반도체 기판내에 고농도 불순물층을 형성하는 단계를 포함하여 형성하는 단계를 포함한다.
바람직하게, 상기 제 1 농도는 1E20ions/㎤보다 작은 농도인 것을 특징으로 한다.
바람직하게, 상기 제 2 농도는 3E20ions/㎤보다 높은 농도인 것을 특징으로 한다.
바람직하게, 상기 제 2 농도를 갖는 도펀트를 주입하는 단계에서 주입되는 도펀트가 상기 반도체 기판 표면 위에 폴리 플러그 하부에 집중되도록 도펀트 주입 에너지를 조정하여 도펀트를 주입하는 것을 특징으로 한다.
바람직하게, 상기 열처리 공정은 800℃보다 낮은 온도에서 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이다.
먼저, 게이트(12) 및 소오스/드레인 접합 영역(13)이 형성된 반도체 기판(11)상에 층간절연막(14)을 형성하고, 상기 소오스/드레인 접합 영역(13)이 노출되도록 상기 층간절연막(14)을 제거하여 콘택홀(15)을 형성한다.
미설명된 도면부호 16은 게이트(12) 식각 공정에서의 데미지를 완화를 위하여 게이트(12) 양측면에 형성되는 스페이서이다.
이어서, 도 1b에 도시하는 바와 같이 상기 콘택홀(15)에 저농도로 도핑된 폴리실리콘막을 매립하여 플러그(17)를 형성한다.
상기 폴리실리콘막의 노핑 농도는 1E20ions/㎤보다 작은 농도가 되도록 한다.
그런 다음, 도 1c에 도시하는 바와 같이 상기 플러그(17)에 고농도의 도펀트를 주입한다.
이때, 상기 도펀트의 농도는 3E20ions/㎤보다 높은 농도가 되도록 하며 상기 도펀트 주입 에너지를 조절하여 플러그(17)에 주입된 도펀트가 소오스/드레인 접합 영역(13)이 형성된 반도체 기판(11) 표면 바로 윗부분에 집중되도록 한다.
도면에서 빗금친 부분은 플러그(17)내에 주입된 도펀트의 농도 프로파일(profile)을 나타낸 것으로, 소오스/드레인 접합 영역(13)이 형성된 반도체 기판(11) 바로 윗부분의 플러그(17)에서의 도펀트 농도가 높게 나타난다.
한편, 상기 도펀트 주입 공정은 플러그(17)를 형성한 이후에 실시하므로 플러그(17)에 의해 반도체 기판(11)이 보호되어 도펀트 주입에 의해 반도체 기판(11)에 데미지(Damage)가 발생되지 않는다.
이어서, 도 1d에 도시하는 바와 같이 800℃보다 낮은 온도로 열처리하여 상기 플러그(17)에 주입된 도펀트를 소오스/드레인 접합 영역(13)이 형성된 반도체 기판(11)으로 확산시키어 플러그(17) 하부의 반도체 기판(11)에 3E20ions/㎤보다 큰 농도를 갖는 고농도 불순물층(18)을 형성한다.
상기 플러그(17)에 주입된 도펀트가 반도체 기판(11) 바로 위에 집중되어 있으므로, 800℃ 이하의 저온에서도 도펀트를 반도체 기판(11)내로 쉽게 확산시킬 수 있다. 따라서, 고온의 열처리로 인해 유발되는 숏 채널 효과를 방지할 수 있다.
이로써, 본 발명의 실시예에 따른 낮은 접합 저항/콘택 저항을 갖는 플러그를 완성한다.
이 같은 본 발명은 특히, 플래쉬 메모리 소자의 드레인 선택 라인(Drain Selective Line) 및 소오스 선택 라인(Source Selective Line)과 같이 낮은 접합저항 및 콘택 저항이 요구되는 소자 제조시 유용할 것으로 판단된다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 콘택 저항 감소를 위한 도펀트 주입 공정을 플러그 형성 이후에 실시하므로 반도체 기판이 플러그에 의해 보호되어 도펀트 주입에 의한 반도체 기판 데미지를 방지할 수 있다.
둘째, 플러그에 주입되는 도펀트가 반도체 기판 표면 바로 윗부분에 집중되게 되므로 저온의 열처리에 의해서도 주입된 도펀트가 쉽게 반도체 기판내로 확산될 수 있다. 따라서, 열처리 공정의 높은 온도에 의해 유발되는 숏 채널 효과를 줄일 수 있다.
Claims (5)
- 반도체 기판상에 반도체 기판의 일영역을 노출하는 콘택홀을 갖는 층간 절연막을 형성하는 단계;상기 콘택홀에 제 1 농도로 도핑된 폴리 플러그를 형성하는 단계;상기 폴리 플러그에 상기 제 1 농도보다 큰 고농도의 제 2 농도를 갖는 도펀트를 주입하되, 주입되는 도펀트가 상기 반도체 기판 표면 위의 폴리 플러그내에 집중되도록 하는 단계; 및열처리 공정으로 상기 주입된 도펀트를 반도체 기판내로 확산시키어 반도체 기판내에 고농도 불순물층을 형성하는 단계를 포함하여 형성하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제 1 농도는 1E20ions/㎤보다 작은 농도인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제 2 농도는 3E20ions/㎤보다 높은 농도인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제 2 농도를 갖는 도펀트를 주입하는 단계에서 주입되는 도펀트가 상기 반도체 기판 표면 위에 폴리 플러그 하부에 집중되도록 도펀트 주입 에너지를 조정하여 도펀트를 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 열처리 공정은 800℃보다 낮은 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040104978A KR100687430B1 (ko) | 2004-12-13 | 2004-12-13 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040104978A KR100687430B1 (ko) | 2004-12-13 | 2004-12-13 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060066393A KR20060066393A (ko) | 2006-06-16 |
| KR100687430B1 true KR100687430B1 (ko) | 2007-02-27 |
Family
ID=37161227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040104978A KR100687430B1 (ko) | 2004-12-13 | 2004-12-13 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687430B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109648A (ja) * | 1991-10-21 | 1993-04-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR20040078829A (ko) * | 2003-03-05 | 2004-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
2004
- 2004-12-13 KR KR1020040104978A patent/KR100687430B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109648A (ja) * | 1991-10-21 | 1993-04-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR20040078829A (ko) * | 2003-03-05 | 2004-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| 05109648 * |
| 1020040078829 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060066393A (ko) | 2006-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881017B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100687430B1 (ko) | 반도체 소자의 제조방법 | |
| KR100854892B1 (ko) | 고전압 소자의 제조 방법 | |
| KR101489330B1 (ko) | 숏 채널 효과가 개선된 반도체 장치의 제조방법 | |
| JP2005197547A (ja) | 半導体装置の製造方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100624697B1 (ko) | 리세스 트랜지스터의 듀얼폴리게이트 제조방법 | |
| KR100562303B1 (ko) | 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법 | |
| JP2005303087A (ja) | 半導体装置およびその製造方法 | |
| US20070275531A1 (en) | Method of manufacturing flash memory device | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100835519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100608352B1 (ko) | 반도체소자의 제조방법 | |
| KR100702784B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100998958B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 | |
| KR20050065229A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100677984B1 (ko) | 단채널 소자의 채널 영역 형성 방법 | |
| CN113451132A (zh) | 半导体结构的形成方法 | |
| KR100422325B1 (ko) | 반도체 소자의 제조방법 | |
| KR100930387B1 (ko) | ｐ형 게이트폴리를 갖는 모스 트랜지스터의 제조방법 | |
| KR100552853B1 (ko) | ｎ채널형 모스 트랜지스터의 문턱 전압 조절을 위한불순물 주입 방법 | |
| KR100982961B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100463956B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR20040002224A (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |