JPH05109648A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109648A JPH05109648A JP27276591A JP27276591A JPH05109648A JP H05109648 A JPH05109648 A JP H05109648A JP 27276591 A JP27276591 A JP 27276591A JP 27276591 A JP27276591 A JP 27276591A JP H05109648 A JPH05109648 A JP H05109648A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- plug
- forming
- polycrystalline silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体基板と電気的接続をとるためのコンタク
トの形成方法のなかで、ポリシリコンプラグの方法を改
良、発展させ１ミクロン以下の大きさのコンタクトにお
いて、良好な電気特性を得る。 【構成】モリブデンまたはタングステンのシリサイド
で，一旦コンタクトをカバーリング（０．０５−０．４
ミクロン）し、側壁またはコンタクト孔内にシリサイド
をのこした後、ポリシリコンまたはアモルファスシリコ
ンをデポ、再度コンタクト孔を除いてこのシリコンをエ
ッチングしプラグを形成するものである。プラグにリン
やボロンをイオン注入し，活性化のアニールをしたの
ち、アルミ金属配線を形成する。 【効果】コンタクトの側壁のシリサイドが層間絶縁膜か
らの不純物拡散に対するバリアーとなり、良好な電気的
特性を有するポリシリコンプラグが形成される。
トの形成方法のなかで、ポリシリコンプラグの方法を改
良、発展させ１ミクロン以下の大きさのコンタクトにお
いて、良好な電気特性を得る。 【構成】モリブデンまたはタングステンのシリサイド
で，一旦コンタクトをカバーリング（０．０５−０．４
ミクロン）し、側壁またはコンタクト孔内にシリサイド
をのこした後、ポリシリコンまたはアモルファスシリコ
ンをデポ、再度コンタクト孔を除いてこのシリコンをエ
ッチングしプラグを形成するものである。プラグにリン
やボロンをイオン注入し，活性化のアニールをしたの
ち、アルミ金属配線を形成する。 【効果】コンタクトの側壁のシリサイドが層間絶縁膜か
らの不純物拡散に対するバリアーとなり、良好な電気的
特性を有するポリシリコンプラグが形成される。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関するもので、とくに１ミクロン以下のコンタクトサ
イズをもつトランジスタのコンタクトおよび配線層の形
成方法に関わるものである
に関するもので、とくに１ミクロン以下のコンタクトサ
イズをもつトランジスタのコンタクトおよび配線層の形
成方法に関わるものである
【０００２】
【発明の概要】本発明はサブミクロンのコンタクトサイ
ズを有する半導体装置において，コンタクトホールを多
結晶シリコンもしくはアモルファスシリコンで埋める前
に薄い導電層を設けることにより，通常のポリシリコン
プラグの問題点を解決し，良好なコンタクトを実現する
ものである。
ズを有する半導体装置において，コンタクトホールを多
結晶シリコンもしくはアモルファスシリコンで埋める前
に薄い導電層を設けることにより，通常のポリシリコン
プラグの問題点を解決し，良好なコンタクトを実現する
ものである。
【０００３】
【従来の技術】従来の０．５−１．２ミクロンレベルの
サイズのコンタクトの形成方法は図２に示すようなもの
であった。
サイズのコンタクトの形成方法は図２に示すようなもの
であった。
【０００４】即ち、シリコン基板２０１上のソース・ド
レイン２０２上に層間絶縁膜２０３を形成、コンタクト
を開口したのち、多結晶シリコン２０４でコンタクト孔
を埋め戻し、多結晶シリコンをエッチバックし、コンタ
クト孔の内部のみに多結晶シリコン（プラグ）をのこ
し、下地のＰＮ型に応じて、多結晶シリコンにリンまた
はボロンをドープ，不純物活性化のためアニールを行っ
たのち，最後に金属配線２０５を形成する方法であっ
た。
レイン２０２上に層間絶縁膜２０３を形成、コンタクト
を開口したのち、多結晶シリコン２０４でコンタクト孔
を埋め戻し、多結晶シリコンをエッチバックし、コンタ
クト孔の内部のみに多結晶シリコン（プラグ）をのこ
し、下地のＰＮ型に応じて、多結晶シリコンにリンまた
はボロンをドープ，不純物活性化のためアニールを行っ
たのち，最後に金属配線２０５を形成する方法であっ
た。
【０００５】
【発明が解決しようとする課題】しかし，従来の方法に
よるコンタクトプラグの形成方法では，特にＰ側のコン
タクトにおいて，コンタクト抵抗が極めて高くなり，著
しい場合，非オーミックになってしまうという欠点があ
った。
よるコンタクトプラグの形成方法では，特にＰ側のコン
タクトにおいて，コンタクト抵抗が極めて高くなり，著
しい場合，非オーミックになってしまうという欠点があ
った。
【０００６】この原因は 多結晶シリコン中に高濃度にイオン注入されたボロン
が，クラスターを形成し，プラグの中で均一に分布しな
い 不純物活性化のアニールの際，プラグ周辺のリンガラ
スまたはボロン・リンガラスのなかのリンが，多結晶シ
リコン中へ拡散し，プラグの中のＰ側のキャリア濃度が
下がってしまう という２つの理由によるものである。
が，クラスターを形成し，プラグの中で均一に分布しな
い 不純物活性化のアニールの際，プラグ周辺のリンガラ
スまたはボロン・リンガラスのなかのリンが，多結晶シ
リコン中へ拡散し，プラグの中のＰ側のキャリア濃度が
下がってしまう という２つの理由によるものである。
【０００７】本発明の目的は，多結晶ポリシリコンプラ
グ技術を改良発展させ，サブミクロンサイズのコンタク
トを特性を悪化させることなく，提供することにある。
グ技術を改良発展させ，サブミクロンサイズのコンタク
トを特性を悪化させることなく，提供することにある。
【０００８】
【課題を解決するための手段】本発明によるコンタクト
プラグの形成方法は，ソースやドレインの開口を行った
後，例えばモリブデンやタングステンのシリサイドを
０．４ミクロン以内で全面に形成する。
プラグの形成方法は，ソースやドレインの開口を行った
後，例えばモリブデンやタングステンのシリサイドを
０．４ミクロン以内で全面に形成する。
【０００９】エッチバックによりコンタクト内部または
コンタクト孔の側壁を除いて，シリサイドを除去する。
次いで，多結晶シリコンまたはアモルファスシリコンを
全面に形成，コンタクトの内部も埋めてしまう。全面エ
ッチバックにより，プラグ（コンタクト孔）を除いて，
このシリコンを除去する。全面のリンのイオン注入によ
って，プラグに導電性をもたせ，金属配線層を形成す
る。以上の工程を特徴とする。
コンタクト孔の側壁を除いて，シリサイドを除去する。
次いで，多結晶シリコンまたはアモルファスシリコンを
全面に形成，コンタクトの内部も埋めてしまう。全面エ
ッチバックにより，プラグ（コンタクト孔）を除いて，
このシリコンを除去する。全面のリンのイオン注入によ
って，プラグに導電性をもたせ，金属配線層を形成す
る。以上の工程を特徴とする。
【００１０】
【実施例１】図１は，本考案の実施例を示す断面図であ
る。シリコン基板１０１上に形成されたソース・ドレイ
ン領域１０２の上に層間絶縁膜１０３を積み，その後コ
ンタクト孔を開口する。ＭＯＳｉ２，１０４を０．０５
−０．４ミクロン形成した後，全面エッチバックにてコ
ンタクトの中のみを残す１０５。この時，ＭＯＳｉ２の
膜厚の最低値（側壁の底）が０．０２ミクロン以上必要
である。
る。シリコン基板１０１上に形成されたソース・ドレイ
ン領域１０２の上に層間絶縁膜１０３を積み，その後コ
ンタクト孔を開口する。ＭＯＳｉ２，１０４を０．０５
−０．４ミクロン形成した後，全面エッチバックにてコ
ンタクトの中のみを残す１０５。この時，ＭＯＳｉ２の
膜厚の最低値（側壁の底）が０．０２ミクロン以上必要
である。
【００１１】ＣＶＤ（化学気相成長）法にて，多結晶シ
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
【００１２】これが１０６である。１０６は段差被覆性
に優れるためコンタクト孔内は完全に埋められる。次い
で全面エッチバックにより，コンタクト孔のみに，多結
晶シリコンもしくはアモルファスシリコンのプラグ１０
７を形成する。そしてイオン注入によりリンをプラグの
中に導入する。活性化のためのアニールをおこなった
後，アルミ配線層（０．３−１．０ミクロン）１０８を
形成して，平坦な第一層アルミ層がえられる。
に優れるためコンタクト孔内は完全に埋められる。次い
で全面エッチバックにより，コンタクト孔のみに，多結
晶シリコンもしくはアモルファスシリコンのプラグ１０
７を形成する。そしてイオン注入によりリンをプラグの
中に導入する。活性化のためのアニールをおこなった
後，アルミ配線層（０．３−１．０ミクロン）１０８を
形成して，平坦な第一層アルミ層がえられる。
【００１３】
【実施例２】図３は，本考案の実施例を示す断面図であ
る。シリコン基板３０１上に形成されたソース・ドレイ
ン領域３０２の上に層間絶縁膜３０３を積み，その後コ
ンタクト孔を開口する。
る。シリコン基板３０１上に形成されたソース・ドレイ
ン領域３０２の上に層間絶縁膜３０３を積み，その後コ
ンタクト孔を開口する。
【００１４】ＷＳｉ２，３０４を０．０５−０．４ミク
ロン形成した後，全面エッチバックにてコンタクトの中
のみを残す３０５。この時，ＷＳｉ２の膜厚の最低値
（側壁の底）が０．０２ミクロン以上必要である。
ロン形成した後，全面エッチバックにてコンタクトの中
のみを残す３０５。この時，ＷＳｉ２の膜厚の最低値
（側壁の底）が０．０２ミクロン以上必要である。
【００１５】ＣＶＤ（化学気相成長）法にて，多結晶シ
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
【００１６】これが３０６である。３０６は段差被覆性
に優れるためコンタクト孔内は完全に埋められる。
に優れるためコンタクト孔内は完全に埋められる。
【００１７】次いで全面エッチバックにより，コンタク
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ３０７を形成する。そしてイオン注入によ
りリンをプラグの中に導入する。活性化のためのアニー
ルを行った後，アルミ配線層（０．３−１．０ミクロ
ン）３０８を形成して，平坦な第一層アルミ層がえられ
る。
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ３０７を形成する。そしてイオン注入によ
りリンをプラグの中に導入する。活性化のためのアニー
ルを行った後，アルミ配線層（０．３−１．０ミクロ
ン）３０８を形成して，平坦な第一層アルミ層がえられ
る。
【００１８】
【実施例３】図４は，本考案の実施例を示す断面図であ
る。シリコン基板４０１上に形成されたソース・ドレイ
ン領域４０２の上に層間絶縁膜４０３を積み，その後コ
ンタクト孔を開口する。
る。シリコン基板４０１上に形成されたソース・ドレイ
ン領域４０２の上に層間絶縁膜４０３を積み，その後コ
ンタクト孔を開口する。
【００１９】ＭＯＳｉ２，４０４を０．０５−０．４ミ
クロン形成した後，全面エッチバックにてコンタクトの
側壁のみを残す４０５。この時，ＭＯＳｉ２の膜厚の最
低値（側壁の底）が０．０２ミクロン以上必要である。
クロン形成した後，全面エッチバックにてコンタクトの
側壁のみを残す４０５。この時，ＭＯＳｉ２の膜厚の最
低値（側壁の底）が０．０２ミクロン以上必要である。
【００２０】ＣＶＤ（化学気相成長）法にて，多結晶シ
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
【００２１】これが４０６である。４０６は段差被覆性
に優れるためコンタクト孔内は完全に埋められる。
に優れるためコンタクト孔内は完全に埋められる。
【００２２】次いで全面エッチバックにより，コンタク
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ４０７を形成する。そしてイオン注入によ
り不純物をプラグの中に導入する。その際，Ｐチャネル
上にはボロンまたはＢＦ２を，Ｎチャネル上にはリンを
導入する。活性化のためのアニールを行った後，アルミ
配線層（０．３−１．０ミクロン）４０８を形成して，
平坦な第一層アルミ層がえられる。
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ４０７を形成する。そしてイオン注入によ
り不純物をプラグの中に導入する。その際，Ｐチャネル
上にはボロンまたはＢＦ２を，Ｎチャネル上にはリンを
導入する。活性化のためのアニールを行った後，アルミ
配線層（０．３−１．０ミクロン）４０８を形成して，
平坦な第一層アルミ層がえられる。
【００２３】
【実施例４】図５は，本考案の実施例を示す断面図であ
る。シリコン基板５０１上に形成されたソース・ドレイ
ン領域５０２の上に層間絶縁膜膜５０３を積み，その後
コンタクト孔を開口する。
る。シリコン基板５０１上に形成されたソース・ドレイ
ン領域５０２の上に層間絶縁膜膜５０３を積み，その後
コンタクト孔を開口する。
【００２４】ＷＳｉ２，５０４を０．０５−０．４ミク
ロン形成した後，全面エッチバックにてコンタクトの側
壁のみを残す５０５。この時，ＷＳｉ２の膜厚の最低値
（側壁の底）が０．０２ミクロン以上必要である。
ロン形成した後，全面エッチバックにてコンタクトの側
壁のみを残す５０５。この時，ＷＳｉ２の膜厚の最低値
（側壁の底）が０．０２ミクロン以上必要である。
【００２５】ＣＶＤ（化学気相成長）法にて，多結晶シ
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
リコン（６００−７００℃）またはアモルファスシリコ
ン（５００−６００℃）を形成する。
【００２６】これが５０６である。５０６は段差被覆性
に優れるためコンタクト孔内は完全に埋められる。
に優れるためコンタクト孔内は完全に埋められる。
【００２７】次いで全面エッチバックにより，コンタク
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ５０７を形成する。そしてイオン注入によ
り不純物をプラグの中に導入する。その際，Ｐチャネル
上にはボロンまたはＢＦ２を，Ｎチャネル上にはリンを
導入する。活性化のためのアニールを行った後，アルミ
配線層（０．３−１．０ミクロン）５０８を形成して，
平坦な第一層アルミ層がえられる。
ト孔のみに，多結晶シリコンもしくはアモルファスシリ
コンのプラグ５０７を形成する。そしてイオン注入によ
り不純物をプラグの中に導入する。その際，Ｐチャネル
上にはボロンまたはＢＦ２を，Ｎチャネル上にはリンを
導入する。活性化のためのアニールを行った後，アルミ
配線層（０．３−１．０ミクロン）５０８を形成して，
平坦な第一層アルミ層がえられる。
【００２８】
【発明の効果】以上述べたように，本発明のポリシリコ
ンまたはアモルファスシリコンコンタクトプラグ技術を
使用すれば，コンタクト孔の側壁のＭＯＳｉ２またはＷ
Ｓｉ２によりプラグ周辺の層間絶縁膜からのリンの拡散
によるコンタクト抵抗の上昇が抑えられ良好なコンタク
ト特性が得られる。
ンまたはアモルファスシリコンコンタクトプラグ技術を
使用すれば，コンタクト孔の側壁のＭＯＳｉ２またはＷ
Ｓｉ２によりプラグ周辺の層間絶縁膜からのリンの拡散
によるコンタクト抵抗の上昇が抑えられ良好なコンタク
ト特性が得られる。
【００２９】また、本プラグ技術は，基本的にはポリシ
リコンプラグ技術の延長上にあり，均一性や再現性に問
題があるタングステンプラグを用いなくてもよいという
利点がある。
リコンプラグ技術の延長上にあり，均一性や再現性に問
題があるタングステンプラグを用いなくてもよいという
利点がある。
【図１】 本発明の半導体装置の製造工程の断面図。
【図２】 従来の半導体装置の製造工程の断面図。
【図３】 本発明の半導体装置の製造工程の断面図。
【図４】 本発明の半導体装置の製造工程の断面図。
【図５】 本発明の半導体装置の製造工程の断面図。
１０１−−−シリコン基板 １０２−−−ソース・ドレイン １０３−−−層間絶縁膜 １０４−−−ＭＯＳｉ２ １０５−−−ＭＯＳｉ２ １０６−−−多結晶シリコンまたはアモルファスシリコ
ン １０７−−−プラグ １０８−−−アルミ配線層 ２０１−−−シリコン基板 ２０２−−−ソース・ドレイン ２０３−−−層間絶縁膜 ２０４−−−多結晶シリコン（アモルファスシリコン） ２０５−−−アルミ配線層 ３０１−−−シリコン基板 ３０２−−−ソース・ドレイン ３０３−−−層間絶縁膜 ３０４−−−ＷＳｉ２ ３０５−−−ＷＳｉ２ ３０６−−−多結晶シリコン（アモルファスシリコン） ３０７−−−プラグ ３０８−−−アルミ配線層 ４０１−−−シリコン基板 ４０２−−−ソース・ドレイン ４０３−−−層間絶縁膜 ４０４−−−ＭＯＳｉ２ ４０５−−−ＭＯＳｉ２ ４０６−−−多結晶シリコン（アモルファスシリコン） ４０７−−−プラグ ４０８−−−アルミ配線層 ５０１−−−シリコン基板 ５０２−−−ソース・ドレイン ５０３−−−層間絶縁膜 ５０４−−−ＷＳｉ２ ５０５−−−ＷＳｉ２ ５０６−−−多結晶シリコン（アモルファスシリコン） ５０７−−−プラグ ５０８−−−アルミ配線層
ン １０７−−−プラグ １０８−−−アルミ配線層 ２０１−−−シリコン基板 ２０２−−−ソース・ドレイン ２０３−−−層間絶縁膜 ２０４−−−多結晶シリコン（アモルファスシリコン） ２０５−−−アルミ配線層 ３０１−−−シリコン基板 ３０２−−−ソース・ドレイン ３０３−−−層間絶縁膜 ３０４−−−ＷＳｉ２ ３０５−−−ＷＳｉ２ ３０６−−−多結晶シリコン（アモルファスシリコン） ３０７−−−プラグ ３０８−−−アルミ配線層 ４０１−−−シリコン基板 ４０２−−−ソース・ドレイン ４０３−−−層間絶縁膜 ４０４−−−ＭＯＳｉ２ ４０５−−−ＭＯＳｉ２ ４０６−−−多結晶シリコン（アモルファスシリコン） ４０７−−−プラグ ４０８−−−アルミ配線層 ５０１−−−シリコン基板 ５０２−−−ソース・ドレイン ５０３−−−層間絶縁膜 ５０４−−−ＷＳｉ２ ５０５−−−ＷＳｉ２ ５０６−−−多結晶シリコン（アモルファスシリコン） ５０７−−−プラグ ５０８−−−アルミ配線層
Claims (1)
- 【請求項１】 半導体基板上に形成されたＭＯＳトラン
ジスタや抵抗などの素子を有する半導体装置においてゲ
ート配線、ソース・ドレインを形成したのち （１）層間絶縁膜を形成する （２）コンタクトを開口する （３）薄い導電層を形成する （４）コンタクトをのぞいて導電層をエッチング除去す
る （５）多結晶シリコンもしくはアモルファスシリコンで
コンタクトを埋める （６）上記シリコンをコンタクトを除いてエッチオフす
る （７）コンタクト内のプラグ多結晶もしくはアモルファ
スシリコンにＰ型もしくはＮ型の不純物イオン注入を行
う （８）金属配線層を形成する 以上の工程からなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27276591A JPH05109648A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27276591A JPH05109648A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109648A true JPH05109648A (ja) | 1993-04-30 |
Family
ID=17518432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27276591A Pending JPH05109648A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008407A (ko) * | 1998-10-29 | 2001-02-05 | 김영환 | 반도체장치의 전극형성방법 |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
| KR100687430B1 (ko) * | 2004-12-13 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1991
- 1991-10-21 JP JP27276591A patent/JPH05109648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008407A (ko) * | 1998-10-29 | 2001-02-05 | 김영환 | 반도체장치의 전극형성방법 |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
| KR100687430B1 (ko) * | 2004-12-13 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889137B2 (ja) | 低漏洩基板プレート・トレンチｄｒａｍセルを製作する方法及びそれにより形成されるデバイス | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH0774128A (ja) | 自己整合シリサイド工程 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
| US5686322A (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
| US6555425B2 (en) | Method for manufacturing transistor | |
| JPH05109648A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US20030082885A1 (en) | Process for manufacturing semiconductors with a trench capacitor | |
| US6525401B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| US6221747B1 (en) | Method of fabricating a conductive plug with a low junction resistance in an integrated circuit | |
| JP2739849B2 (ja) | 半導体集積回路の製造方法 | |
| JPH06310458A (ja) | 半導体素子およびその製造方法 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| JPS6380567A (ja) | 自己整合バイポ−ラトランジスタおよびその製作方法 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2001203347A (ja) | 半導体装置およびその製造方法 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| KR930006851B1 (ko) | 폴리로코스를 이용한 바이 시모스 제조방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPH0555475A (ja) | 半導体集積回路装置およびその製造方法 |