KR20050011099A - 비휘발성 메모리 트랜지스터 제조방법 - Google Patents

비휘발성 메모리 트랜지스터 제조방법 Download PDF

Info

Publication number
KR20050011099A
KR20050011099A KR1020030049941A KR20030049941A KR20050011099A KR 20050011099 A KR20050011099 A KR 20050011099A KR 1020030049941 A KR1020030049941 A KR 1020030049941A KR 20030049941 A KR20030049941 A KR 20030049941A KR 20050011099 A KR20050011099 A KR 20050011099A
Authority
KR
South Korea
Prior art keywords
poly
layer
cell
trench
etching
Prior art date
Application number
KR1020030049941A
Other languages
English (en)
Other versions
KR100549586B1 (ko
Inventor
이다순
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049941A priority Critical patent/KR100549586B1/ko
Priority to TW093110870A priority patent/TWI336118B/zh
Priority to US10/827,456 priority patent/US6846713B1/en
Priority to CNB200410059812XA priority patent/CN100339962C/zh
Publication of KR20050011099A publication Critical patent/KR20050011099A/ko
Application granted granted Critical
Publication of KR100549586B1 publication Critical patent/KR100549586B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 마이크론 이하의 테크놀로지에 적용시 면적을 최소화 할 수 있는 비휘발성 메모리 트랜지스터 제조방법을 제공하는 것이다. 비휘발성 메모리 트랜지스터 제조방법은 실리콘 기판 상에 소정 형상의 트렌치를 형성하는 단계와, N+형 도핑된 영역을 형성하는 단계와, 추가로 실리콘 기판을 식각하는 단계와, 선택 트랜지스터의 임계전압(Vt) 조절 이온주입을 위하여 경사 이온주입을 실시함으로써, 트렌치의 측면에 이온주입된 영역을 형성하는 단계와, 산화막을 증착한 후, 폴리-1 층을 형성하는 단계와, 폴리-1 층에 대한 에치백을 수행하는 단계와, N+ 이온주입된 영역을 형성하는 단계와, 추가로 실리콘 기판을 식각하여 EEPROM의 채널을 형성하는 단계와, 셀 임계전압 이온주입된 영역을 형성하는 단계와, 셀 임계전압 이온주입 후, 셀의 게이트 산화를 진행하여 셀 게이트 산화막을 형성하는 단계와, 폴리-2를 증착한 후, 에치백을 진행하여 폴리-2 층(128)을 형성하는 단계와, 셀 N형 드레인 접합영역을 형성하는 단계와, 소정의 형상으로 폴리-2 층을 식각하는 단계와 산화막을 증착한 후, 폴리-3을 증착하고 에치백을 진행하여 폴리-3 층을 형성하는 단계와, 상기 폴리-3 층, 상기 산화막, 상기 폴리-2 층, 셀 게이트 산화막, 상기 폴리-1 층 및 상기 폴리-1 층 하부의 산화막을 관통하도록 산화막을 충진하는 단계를 포함하는 것을 특징으로 하는 을 제공한다.

Description

비휘발성 메모리 트랜지스터 제조방법{METHOD FOR MANUFACTURING NONVOLATILE MEMORY TRANSISTOR}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 마이크로 이하의(sub-micron)의 테크놀로지에 적용시 최소화 할 수 있는 비휘발성 메모리(non-volatile memory) 트랜지스터 제조방법에 관한 것이다.
도 1은 종래 기술에 따라 제조된 이이피롬(EEPROM; electrically erasable and programmable read only memory) 구조의 바이어스 조건을 설명하기 위한 단면도를 도시한다.
하기의 표 1는 도 1에 도시한 EEPROM 구조의 프로그램시 동작, 소거시 동작 및 판독시 동작에 대하여 나타내고 있다.
표 1
Condition V_Drain V_select gate V_Control gate V_Source V_Sub Method
Program GND ~10V 이상 ~10V 이상 Floating GND F-N Tunneling
Erase ~10V 이상 ~10V 이상 GND Floating GND F-N Tunneling
Read ~1V Vcc Vcc GND GND -
도 1 및 표 1에 도시한 바와 같이, 프로그램시 가해지는 바이어스에 의해 터널 윈도우를 따라 고온 전자들이 폴리-1으로 F-N 터널 방식으로 주입됨으로 인하여 임계전압(Vt)을 높여주게 되어 판독시 오프 트랜지스터를 형성하게 되며, 소거시 가해지는 바이어스에 의해 터널 윈도우를 따라 고온 전자들이 폴리-1으로부터 F-N 터널방식으로 빠져나오게 되어 셀 임계전압(Vt)을 낮게 하여 턴온(turn on) 트랜지스터를 형성하게 된다.
이와 같이, 선택 트랜지스터(select transistor)를 갖는 EEPROM 셀은 비교적 단위셀 면적이 커서 마이크론 이하로 갈수록 셀 크기에 대한 경쟁력이 떨어지며, 또한 셀 크기를 축소시키기에 힘든 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 마이크론 이하의 테크놀로지에 적용시 면적을 최소화 할 수 있는 비휘발성 메모리 트랜지스터 제조방법을 제공하는 것이다.
도 1은 종래 기술에 따라 제조된 이이피롬(EEPROM; electrically erasable and programmable read only memory) 구조의 바이어스 조건을 설명하기 위한 단면도를 도시한다.
도 2a 내지 도 2r은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 트랜지스터 제조방법을 설명하기 위한 단면도들을 도시한다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 102 : 포토레지스트
104, 138 : 트렌치 106 : N+형 도핑된 영역
106 : 제 1의 질화막 108, 118, 122, 130, 139 : 포토 레지스트
110 : 이온주입된 영역 112 : 산화막
114 : 폴리-1 층 116 : 에치백된 폴리-1 층
118 : 스페이서를 형성할 질화막 120 : N+ 이온 주입된 영역
123 : 셀 임계전압 이온주입된 영역
124 : 셀 게이트 산화막 128 : 폴리-2 층
132 : 셀 N형 드레인 접합영역 135 : 산화막
136 : 폴리-3 층
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 소정 형상의 트렌치를 형성하는 단계와, N+형 도핑된 영역을 형성하는 단계와, 추가로 실리콘 기판을 식각하는 단계와, 선택 트랜지스터의 임계전압(Vt) 조절 이온주입을 위하여 경사 이온주입을 실시함으로써, 트렌치의 측면에 이온주입된 영역을 형성하는 단계와, 산화막을 증착한 후, 선택 트랜지스터의 게이트 노드로 사용될 폴리-1을 증착하여 폴리-1 층을 형성하는 단계와, 폴리-1 층을 형성한 후, 폴리-1 층에 대한 에치백을 수행하는 단계와, 셀 트랜지스터의 N+ 소오스 접합을 형성하기 위하여 N형 이온주입을 수행하여 N+ 이온주입된 영역을 형성하는 단계와, 추가로 실리콘 기판을 식각하여 EEPROM의 채널을 형성하는 단계와, 셀의 채널의 임계전압(Vt)을 조절하기 위하여 이온주입을 수행하여 셀 임계전압 이온주입된 영역을 형성하는 단계와, 셀 임계전압 이온주입 후, 셀의 게이트 산화를 진행하여 셀 게이트 산화막을 형성하는 단계와, 폴리-2를 증착한 후, 에치백을 진행하여 폴리-2 층(128)을 형성하는 단계와, 셀 N형 드레인 접합을 형성하기 위하여 이온주입을 수행함으로써, 셀 N형 드레인 접합영역을 형성하는 단계와, 폴리-2와 중첩되는 셀의 컨트롤 게이트를 형성하기 위하여 소정의 형상으로 폴리-2 층을 식각하는 단계와 산화막을 증착한 후, 폴리-3을 증착하고 에치백을 진행하여 폴리-3 층을 형성하는 단계와, 폴리-3 층, 상기 산화막, 상기 폴리-2 층, 셀 게이트 산화막, 상기 폴리-1 층 및 폴리-1 층 하부의 산화막을 관통하도록 산화막을 충진하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 트랜지스터 제조방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 내지 도 2r은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 트랜지스터 제조방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 2a에 도시한 바와 같이, 실리콘 기판(100) 상에 소정 형상의 포토레지스트층(102)을 형성한다. 그리고 나서, 소정 형상의 포토레지스트층(102)을 마스크로 사용하여 실리콘 기판(100)을 소정 깊이까지 식각하여, 트렌치(104)를 형성한다. 이때, 실리콘 기판(100)의 식각시 가능하면 식각되는 부위가 직각이 되어 경사가 크지 않도록 식각을 수행하는 것이 바람직하다.
이어서, 도 2b에 도시한 바와 같이, NVM 셀의 N+ 소오스 접합을 형성하기 위하여 N형 도펀트를 사용하여 이온주입을 함으로써, N+형 도핑된 영역(106)을 형성한다.
다음 단계로, 도 2c에 도시한 바와 같이, 제 1의 소정 형상을 갖는 포토레지스트층(102)을 제거하지 않고 그대로 추가로 실리콘 기판(100)의 식각을 진행한다. 이때의 실리콘 식각은 도 2b에서 트렌치(104)의 측면에 이온 주입된 N형 도핑된 영역을 식각하기 위하여 진행하는 것이다. 이렇게 실리콘 식각된 측면이 나중에 선택 트랜지스터의 채널 부분을 형성하게 된다.
그리고, 도 2d에 도시한 바와 같이, 선택 트랜지스터의 임계전압(Vt) 조절 이온주입을 위하여 경사 이온주입을 실시함으로써, 트렌치(104)의 측면에 이온주입된 영역(110)을 형성한다.
이어서, 도 2e에 도시한 바와 같이, 산화막(112)을 증착한 후, 선택 트랜지스터의 게이트 노드로 사용될 폴리-1을 증착하여 폴리-1 층(116)을 형성한 후 폴리-1의 도핑을 위하여 POCL3 도핑(또는 N형 이온주입을 하여 도핑 후 열처리)를 수행한다.
계속하여, 도 2f에 도시한 바와 같이, 폴리-1 층(116)을 형성한 후, 폴리-1 층(114)에 대한 에치백(etch back)을 수행한다. 이때, 에치백 양은 실리콘이 식각된 표면으로부터 약 1/3정도가 되도록 수행하는 것이 바람직하다.
그리고 나서, 도 2g에 도시한 바와 같이, 제 2의 소정 형상을 갖는 포토레지스트(118)을 형성한 후, 셀 트랜지스터의 N+ 소오스 접합을 형성하기 위하여 N형 이온주입을 수행하면 N+ 이온 주입된 영역(120)을 얻을 수 있다.
다음 단계로, 도 2h에 도시한 바와 같이, 제 2의 소정 형상을 갖는 포토레지스트(118)을 제거한 후, 추가 실리콘 식각을 진행하기 위하여 제 3의 소정 형상을 갖는 포토레지스트(122)을 형성한다. 이어서, 제 3의 소정 형상을 갖는 포토레지스트(122)를 마스크로 사용하여 추가로 실리콘 기판(100)을 식각하여 EEPROM의 채널을 형성한다.
그리고, 도 2i에 도시한 바와 같이, 실리콘 식각시 실리콘 웨이퍼의 표면과 에치백된 폴리-1 층(116) 사이의 단차로 인하여 식각 후 셀의 N+ 소오스 접합 및 폴리-1과 단차를 형성하게 된다. 다음으로, 셀의 채널의 임계전압(Vt)를 조절하기 위하여 이온주입을 수행하여 셀 임계전압 이온주입된 영역(123)을 형성한다.
이어서, 도 2j에 도시한 바와 같이, 셀 임계전압 이온주입 후, 셀의 게이트 산화를 진행하여 셀 게이트 산화막(124)를 형성한다.
이어지는 단계로, 도 2k에 도시한 바와 같이, 폴리-2를 증착한 후, 에치백을 진행하여 폴리-2 층(128)을 형성한다. 이때, 폴리-2 층(128)은 나중에 셀의 플로팅 폴리로 사용되게 되며, 폴리-2 증착 후 POCL3 또는 N형 이온주입 후 열처리를진행하여 폴리-2에 대한 도핑을 수행한다.
다음 단계로, 도 2l에 도시한 바와 같이, 제 4의 소정 형상을 갖는 포토레지스트(130) 도포한 뒤에, 셀 N형 드레인 접합을 형성하기 위하여 이온주입을 수행함으로써, 셀 N형 드레인 접합영역(132)을 형성한다.
그리고, 도 2m에 도시한 바와 같이, 제 5의 소정 형상을 갖는 포토레지스트(134)를 도포한 다음, 폴리-2와 중첩되는 셀의 컨트롤 게이트를 형성하기 위하여 소정의 형상으로 폴리-2 층(128)을 식각한다.
이어서, 도 2n에 도시한 바와 같이, 산화막(135)을 증착한 후, 폴리-3을 증착한다. 그리고 나서, 에치백을 진행하여 폴리-3 층(136)을 형성한다. 이 경우, 역시 도핑을 위하여 POCL3 또는 N형 이온주입후 열처리를 진행하여 도핑을 수행한다. 이러한 폴리-3 층(135)은 나중에 셀의 컨트롤 게이트 노드로 작용하게 된다. 그리고 나서, 도 2o에 도시한 바와 같이, 제 6의 소정 형상을 갖는 포토레지스트(139)를 형성한 다음, 제 6의 소정 형상을 갖는 포토레지스트(139)를 마스크로 사용하여 폴리-3 층(136), 산화막(135), 폴리-2 층(128), 셀 게이트 산화막(124), 에치백된 폴리-1 층(116) 및 산화막(112)을 동시에 식각하여 트렌치(138)를 형성한다.
다음 단계로, 도 2p에 도시한 바와 같이, 트렌치(138)에 산화막(140)을 충진한다.
이어서, 도 2r에 도시한 바와 같이, 최종적으로 완성된 단면도를 도시하며 이때의 EEPROM 구조의 프로그램시 동작, 소거시 동작 및 판독시 동작은 하기의 표2에 도시한 바와 같다.
표 2
Condition V_Drain V_select gate V_Control gate V_Source V_Sub Method
Program Vcc ~10V 이상 ~10V 이상 GND GND HCI
Erase Floating ~10V 이상 ~10V 이상 ~10V 이상 GND F-N Tunneling
Read ~1V Vcc Vcc GND GND -
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 비휘발성 메모리 트랜지스터 제조 방법에 관한 것으로써 마이크론 이하의 테크놀로지에 적용시 면적을 최소화 할 수 있는 EEPROM 메모리를 제공할 수 있는 효과가 있다.

Claims (3)

  1. 실리콘 기판 상에 소정 형상의 트렌치를 형성하는 단계와,
    N+형 도핑된 영역을 형성하는 단계와,
    추가로 실리콘 기판을 식각하는 단계와,
    선택 트랜지스터의 임계전압(Vt) 조절 이온주입을 위하여 경사 이온주입을 실시함으로써, 트렌치의 측면에 이온주입된 영역을 형성하는 단계와,
    산화막을 증착한 후, 선택 트랜지스터의 게이트 노드로 사용될 폴리-1을 증착하여 폴리-1 층을 형성하는 단계와,
    폴리-1 층을 형성한 후, 폴리-1 층에 대한 에치백을 수행하는 단계와,
    셀 트랜지스터의 N+ 소오스 접합을 형성하기 위하여 N형 이온주입을 수행하여 N+ 이온주입된 영역을 형성하는 단계와,
    추가로 실리콘 기판을 식각하여 EEPROM의 채널을 형성하는 단계와,
    셀의 채널의 임계전압(Vt)을 조절하기 위하여 이온주입을 수행하여 셀 임계전압 이온주입된 영역을 형성하는 단계와,
    셀 임계전압 이온주입 후, 셀의 게이트 산화를 진행하여 셀 게이트 산화막을 형성하는 단계와,
    폴리-2를 증착한 후, 에치백을 진행하여 폴리-2 층(128)을 형성하는 단계와,
    셀 N형 드레인 접합을 형성하기 위하여 이온주입을 수행함으로써, 셀 N형 드레인 접합영역을 형성하는 단계와,
    상기 폴리-2와 중첩되는 셀의 컨트롤 게이트를 형성하기 위하여 소정의 형상으로 상기 폴리-2 층을 식각하는 단계와
    산화막을 증착한 후, 폴리-3을 증착하고 에치백을 진행하여 폴리-3 층을 형성하는 단계와,
    상기 폴리-3 층, 상기 산화막, 상기 폴리-2 층, 상기 셀 게이트 산화막, 상기 폴리-1 층 및 상기 폴리-1 층 하부의 산화막을 관통하도록 산화막을 충진하는 단계를
    포함하는 것을 특징으로 하는 비휘발성 메모리 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 폴리-1 층에 대한 에치백의 양은 실리콘이 식각된 표면으로부터 약 1/3정도가 되도록 수행하는 것을 특징으로 하는 비휘발성 메모리 트랜지스터 제조방법.
  3. 제 1항에 있어서, 상기 트렌치의 식각시 가능하면 식각되는 부위가 직각이 되어 경사가 크지 않도록 식각을 수행하는 것을 특징으로 하는 비휘발성 메모리 트랜지스터 제조방법.
KR1020030049941A 2003-07-21 2003-07-21 비휘발성 메모리 트랜지스터 제조방법 KR100549586B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030049941A KR100549586B1 (ko) 2003-07-21 2003-07-21 비휘발성 메모리 트랜지스터 제조방법
TW093110870A TWI336118B (en) 2003-07-21 2004-04-19 Method for manufacturing a nonvolatile memory transistor
US10/827,456 US6846713B1 (en) 2003-07-21 2004-04-19 Method for manufacturing a nonvolatile memory transistor
CNB200410059812XA CN100339962C (zh) 2003-07-21 2004-06-22 制造非挥发性存储器晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049941A KR100549586B1 (ko) 2003-07-21 2003-07-21 비휘발성 메모리 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20050011099A true KR20050011099A (ko) 2005-01-29
KR100549586B1 KR100549586B1 (ko) 2006-02-08

Family

ID=34056920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049941A KR100549586B1 (ko) 2003-07-21 2003-07-21 비휘발성 메모리 트랜지스터 제조방법

Country Status (4)

Country Link
US (1) US6846713B1 (ko)
KR (1) KR100549586B1 (ko)
CN (1) CN100339962C (ko)
TW (1) TWI336118B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1771998B1 (en) * 2004-07-23 2015-04-15 Citrix Systems, Inc. Systems and methods for optimizing communications between network nodes
KR100620223B1 (ko) * 2004-12-31 2006-09-08 동부일렉트로닉스 주식회사 스플릿 게이트 플래쉬 이이피롬의 제조방법
KR100607785B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 스플릿 게이트 플래시 이이피롬의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973356A (en) 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US5973352A (en) 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US6235587B1 (en) * 1999-10-13 2001-05-22 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region

Also Published As

Publication number Publication date
CN1577808A (zh) 2005-02-09
CN100339962C (zh) 2007-09-26
KR100549586B1 (ko) 2006-02-08
US6846713B1 (en) 2005-01-25
US20050020012A1 (en) 2005-01-27
TW200504946A (en) 2005-02-01
TWI336118B (en) 2011-01-11

Similar Documents

Publication Publication Date Title
KR0166840B1 (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
US6479859B2 (en) Split gate flash memory with multiple self-alignments
US5267194A (en) Electrically erasable programmable read-only-memory cell with side-wall floating gate
EP0562299A1 (en) Structure and fabrication method for EEPROM memory cell with selective channel implants
US20050287741A1 (en) Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
US7804152B2 (en) Recessed shallow trench isolation
US7163863B2 (en) Vertical memory cell and manufacturing method thereof
US6291854B1 (en) Electrically erasable and programmable read only memory device and manufacturing therefor
US6436766B1 (en) Process for fabricating high density memory cells using a polysilicon hard mask
US6313498B1 (en) Flash memory cell with thin floating gate with rounded side wall, and fabrication process
US6093607A (en) Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
KR100884788B1 (ko) 듀얼비트 다준위 벌리스틱 ｍｏｎｏｓ메모리, 그제조방법, 프로그래밍 및 동작의 프로세스
EP0820103A1 (en) Single polysilicon level flash EEPROM cell and manufacturing process therefor
US8664706B2 (en) Current in one-time-programmable memory cells
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
KR101001257B1 (ko) 이이피롬 및 그의 제조방법
US6635920B2 (en) Non-volatile semiconductor memory device and manufacturing method thereof
KR100673205B1 (ko) 플래쉬 메모리소자의 제조방법
KR100549586B1 (ko) 비휘발성 메모리 트랜지스터 제조방법
US20020000605A1 (en) Method of fabricating high-coupling ratio split gate flash memory cell array
US6716705B1 (en) EEPROM device having a retrograde program junction region and process for fabricating the device
US6596587B1 (en) Shallow junction EEPROM device and process for fabricating the device
KR100672718B1 (ko) 플래쉬 메모리 및 이의 제조방법
JP3152749B2 (ja) 半導体装置の製造方法
KR100577225B1 (ko) 이이피롬(ｅｅｐｒｏｍ), 이의 제조 방법 및 이의프로그램/소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 15