CN103000623A - 一种铝栅半导体器件及其制造方法 - Google Patents
一种铝栅半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103000623A CN103000623A CN2011102753219A CN201110275321A CN103000623A CN 103000623 A CN103000623 A CN 103000623A CN 2011102753219 A CN2011102753219 A CN 2011102753219A CN 201110275321 A CN201110275321 A CN 201110275321A CN 103000623 A CN103000623 A CN 103000623A
- Authority
- CN
- China
- Prior art keywords
- well region
- layer
- semiconductor device
- gate semiconductor
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229910052796 boron Inorganic materials 0.000 claims abstract description 36
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims description 77
- 229940037003 alum Drugs 0.000 claims description 40
- 230000003647 oxidation Effects 0.000 claims description 40
- 238000007254 oxidation reaction Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 29
- 238000011161 development Methods 0.000 claims description 21
- 238000004026 adhesive bonding Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002156 mixing Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 230000018109 developmental process Effects 0.000 description 16
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 125000001309 chloro group Chemical group Cl* 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241000931705 Cicada Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例涉及半导体技术领域，特别涉及一种铝栅半导体器件及其制造方法，该方法，包括：向衬底内注入硼杂质，形成硼P阱区，所述P阱区的结深满足铝栅半导体器件的预定结深要求；在所述P阱区的上表面生长薄膜氧化层；在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；在所述多晶硅层上生长金属层；在所述金属层上覆盖绝缘层。使用本发明实施例提供的铝栅半导体器件及其制造方法，通过使用多晶硅电阻代替原P阱型电阻，使得P阱的浓度满足铝栅半导体器件的功能参数要求，多晶硅电阻满足铝栅半导体器件的电阻要求。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种铝栅半导体器件及其制造方法。
背景技术
目前，广泛使用的铝栅互补金属氧化物半导体器件均使用P型阱电阻调整频率等重要参数。在传统的半导体芯片制造工艺中，通过一次阱注入形成P型阱，该P型阱具有的电阻为P型阱电阻。为了满足P型阱电阻的阻值要求，形成该P型阱时，需要该P型阱的杂质浓度达到一定值。
同时，该P型阱的浓度直接影响N型金属氧化物半导体器件或N型耗尽管的功能参数，例如当P型阱的杂质浓度过大时，P阱电阻变小，开启电压Vtn会变大，从而影响电路的开启。
但是，该P型阱的杂质浓度很难同时满足电阻值和半导体器件参数的要求。
发明内容
本发明实施例提供的一种铝栅半导体器件及其制造方法，用以使用多晶硅电阻代替原P型阱电阻，使得P型阱的浓度满足半导体器件的功能参数要求，多晶硅电阻满足铝栅半导体器件的电阻要求。
本发明实施例提供的一种铝栅半导体器件，包括：
位于衬底内的硼P阱区，所述硼P阱区的结深满足铝栅半导体器件的预定结深要求；
位于所述硼P阱区上表面的薄膜氧化层；
位于所述薄膜氧化层上表面的多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；
位于所述多晶硅层表面的金属层；
位于所述金属层表面的绝缘层。
较佳的，所述铝栅半导体器件，还包括：
穿过所述多晶硅层、薄膜氧化层，底部达到所述P阱区，内部填充金属物质的过孔；或者
穿过所述薄膜氧化层，底部达到所述P阱区，内部填充多晶硅的过孔。
较佳的，所述铝栅半导体器件，还包括：
位于所述硼P阱区内的N型掺杂区和P型掺杂区。
较佳的，所述薄膜氧化层的厚度为500埃至800埃。
较佳的，所述多晶硅层的厚度为2000埃。
发明实施例提供的一种铝栅半导体器件的制作方法，包括：
向衬底内注入硼杂质形成P阱区，所述P阱区的结深满足半导体器件的预定结深要求；
在所述P阱区的上表面生长薄膜氧化层；
在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；
在所述多晶硅层上生长金属层；
在所述金属层上覆盖绝缘层。
较佳的，在所述P阱区的上表面生长薄膜氧化层之后，还包括：
利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过所述薄膜氧化层，底部达到所述P阱区的过孔，生长多晶硅层时，将多晶硅填充所述过孔；或者
在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层之后，还包括：
利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过所述多晶硅层、所述薄膜氧化层，底部达到所述P阱区的过孔，生长金属层时，将金属物质填充所述过孔。
较佳的，所述向衬底内注入硼杂质，形成硼P阱区，所述P阱区的结深满足铝栅半导体器件的预定结深要求，包括：
在衬底上表面涂抹光刻胶；
通过曝光、显影、刻蚀，形成P阱注入区；
利用中束流注入机进行硼杂质注入，形成P阱区；
去除所述光刻胶后，对所述P阱区的硼杂质进行推阱，所述P阱区的结深满足铝栅半导体器件的预定结深要求。
较佳的，所述形成硼P阱区后，还包括：
分别利用N型源漏区光刻版和P型源漏区光刻版，通过涂胶、曝光、显影、刻蚀制作出N型掺杂区和P型掺杂区。
较佳的，在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求，包括：
在所述薄膜氧化层上表面沉积多晶硅；
采用大束流注入机进行多晶硅掺杂；
利用多晶硅光刻版，通过涂胶、曝光、显影、光刻形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求。
本发明实施例提供了一种铝栅半导体器件及其制造方法，用于向衬底内注入硼杂质，形成硼P阱区，所述P阱区的结深满足铝栅半导体器件的预定结深要求；在所述P阱区的上表面生长薄膜氧化层；在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；在所述多晶硅层上生长金属层；在所述金属层上覆盖绝缘层。使用本发明实施例提供的铝栅半导体器件及其制造方法，通过使用多晶硅电阻代替原P阱型电阻，使得P阱的浓度满足半导体器件的功能参数要求，多晶硅电阻满足半导体器件的电阻要求。
附图说明
图1为本发明实施例中铝栅半导体器件的结构示意图；
图2为本发明实施例中铝栅半导体器件的制造方法流程示意图；
图3a-图3j为本发明实施例中铝栅半导体器件的制作方法流程示意图；
图4为本发明另一实施例中铝栅半导体器件的结构示意图。
具体实施方式
下面结合说明书附图对本发明实施例作进一步详细描述。
本发明实施例提供了一种铝栅半导体器件，如图1所示，该铝栅半导体器件包括：
位于衬底1内的硼P阱区2，该硼P阱区2的结深满足铝栅半导体器件的预定结深要求；
位于硼P阱区2上表面的薄膜氧化层3；
位于薄膜氧化层3上表面的多晶硅层4，该多晶硅层4的杂质浓度满足预定电阻值要求；
位于该多晶硅层4表面的金属层5；
位于该金属层5表面的绝缘层6。
较佳的，该铝栅半导体器件，还包括：
穿过多晶硅层4、薄膜氧化层3，底部达到硼P阱区2，内部填充金属物质的过孔7；或者穿过薄膜氧化层3，底部达到硼P阱区2，内部填充多晶硅的过孔7。
较佳的，该铝栅半导体器件还包括：位于硼P阱区2内的N型掺杂区8和P型掺杂区9。
较佳的，该薄膜氧化层3的厚度为500埃至800埃，该薄膜氧化层3的厚度也可以根据实际需要调整为其他值。
较佳的，该多晶硅层4的厚度为2000埃，该多晶硅层4的厚度也可以根据实际需要调整为其他值。
通过上述描述可知，使用本发明实施例提供的上述铝栅半导体器件，由于使用多晶硅电阻代替现有技术中的P型阱电阻，使得制作该P型阱时只需考虑满足半导体器件的参数要求，而无需考虑半导体阻值要求。而且，使用该多晶硅电阻可以在阻值较小的情况下，又满足电阻偏差小。
下面通过具体实施例对本发明提供的铝栅半导体器件的制造方法进行说明，如图2所示，包括下列步骤：
步骤201、向衬底内注入硼杂质形成硼P阱区，该P阱区的结深满足半导体器件的预定结深要求；具体的，在衬底上表面进行初始氧化，形成初始氧化层，然后涂抹光刻胶，通过曝光、显影、刻蚀，形成P阱注入区；利用中束流注入机进行硼杂质注入，形成P阱区；去除上述光刻胶后，对P阱区的硼杂质进行推阱，该P阱区的结深满足半导体器件的预定结深要求。去除上述场氧化层后，为了减小后续生成N型掺杂区和P型掺杂过程中对衬底的损伤，在P阱区的上表面生长一层牺牲氧化层，该牺牲氧化层的厚度为200埃至300埃。然后，分别利用N型源漏区光刻版和P型源漏区光刻版，通过涂胶、曝光、显影制作出N型掺杂区和P型掺杂区。再采用缓冲氧化硅刻蚀液去除掉已受损的上述牺牲氧化层。
步骤202、在P阱区的上表面生长薄膜氧化层；该薄膜氧化层的质量较高，厚度可以为500埃至800埃。
步骤203、在薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，该多晶硅层的杂质浓度满足预定电阻值要求；具体的，在薄膜氧化层上表面沉积多晶硅；采用大束流注入机进行多晶硅掺杂；利用多晶硅光刻版，通过涂胶、曝光、显影、光刻形成多晶硅层，该多晶硅层的杂质浓度满足预定电阻值要求。该预定电阻值可以根据实际需要进行预先设定，例如可以设定为1000欧姆。本步骤中，通过在多晶硅层中掺入杂质，使其阻值满足预定电阻值要求，这样可以使用该多晶硅层代替现有技术中P型阱电阻，可以使P型阱中的杂质浓度满足铝栅半导体器件的功能参数要求。
步骤204、在多晶硅层上生长金属层；
步骤205、在金属层上覆盖绝缘层。
在P阱区的上表面生长薄膜氧化层之后，还包括：利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过薄膜氧化层，底部达到硼P阱区的过孔，生长多晶硅层时，将多晶硅填充过孔；或者在薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层之后，还包括：利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过多晶硅层、薄膜氧化层，底部达到硼P阱区的过孔，生长金属层时，将金属物质填充过孔。
参见图3a-图3h，对本发明实施例提供的方法进行详细描述，如图3a所示，在衬底11表面进行初始氧化，生成初始氧化层12。该衬底可以为N型<100>晶向、电阻率为4欧姆至7欧姆的硅衬底。生成该场氧化层12时，可以将该衬底置于1000摄氏度的卧式炉管里，通入氧气、氢气和二氯乙烯，由此可以在硅衬底表面生长一层1000埃至1500埃的初始氧化层12。
如图3b所示，在衬底11内形成P阱区13。具体的，利用P型阱光刻版，通过涂胶、曝光、显影、刻蚀等步骤制作出P阱的注入区，刻蚀时，可以使用缓冲氧化硅刻蚀液进行湿法刻蚀；再利用中束流注入机，向该P阱的注入区进行硼注入；采用硫酸等去除上述涂抹的光刻胶；然后对该P阱区13进行高温推阱，使该硼P阱区13的结深满足半导体器件的预定结深要求。
如图3c所示，去除上述场氧化层12，在衬底上表面生长一层牺牲氧化层14。该牺牲氧化层14的厚度可以为200埃至300埃，可以用于减小后续生成N型掺杂区和P型掺杂过程中对衬底的损伤。
如图3d所示，在P阱区13中制作N型掺杂区15。具体的，利用N型源漏区光刻版，通过涂胶、曝光、显影、刻蚀制作出N型掺杂区15，并利用大束流注入机对该N型掺杂区15进行磷注入，再采用干法和湿法去除光刻胶。
如图3e所示，在P阱区13中制作P型掺杂区16。具体的，利用P型源漏区光刻版，通过涂胶、曝光、显影、刻蚀制作出P型掺杂区16，并利用大束流注入机对该P型掺杂区16进行硼注入，再采用干法和湿法去除光刻胶。
如图3f所示，去除上述牺牲氧化层14后，在P阱区13的上表面生长薄膜氧化层17。该薄膜氧化层17的厚度为500埃-800埃，并且质量较高。
如图3g所示，在薄膜氧化层17上生长多晶硅层18，该多晶硅层18的杂质浓度满足预定电阻值要求。具体的，可以用卧式炉管，采用低压化学气相沉积的方式，在560摄氏度至620摄氏度的温度范围内进行热解硅烷淀积多晶硅的方法，生长一层3000埃的多晶硅；用大束流注入机进行多晶硅掺杂，得到杂质浓度满足预定电阻值要求的多晶硅层18。然后利用多晶硅光刻版，通过涂胶、曝光、显影、刻蚀等步骤制作出多晶硅条状区域。其中，刻蚀时可以利用氯气中的氯原子与硅发生化学反应生成可挥发的化合物。再采用干法加湿法去除上述光刻胶。
如图3h所示，利用多晶硅过孔光刻版，通过涂胶、曝光、显影等步骤确定出该过孔19的刻蚀区域，再利用气中的氯原子与硅发生化学反应生成可挥发的化合物，刻蚀出过孔19。然后，使用干法加湿法方式去除上述光刻胶。
如图3i所示，在多晶硅层18上生长金属层20；该金属层20的金属物质填充了上述过孔19，与N型掺杂区15连接导通。
如图3j所示，在上述金属层20上覆盖绝缘层21。
在上述图3f所示的在P阱区13的上表面生长薄膜氧化层17之后，可以利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过薄膜氧化层17，底部达到硼P型阱区13的过孔19，这样，后续生长多晶硅层18时，将多晶硅填充过孔19。如图4所示，为过孔19在P阱区的上表面生长薄膜氧化层17之后制作时，该铝栅半导体器件的示意图。
通过上述的描述可知，使用本发明实施例提供的铝栅半导体器件及其制作方法，使用多晶硅电阻代替现有技术中的P型阱电阻，使得制作该P型阱时只需考虑满足铝栅半导体器件的参数要求，而无需考虑半导体阻值要求。而且，使用该多晶硅电阻可以在阻值较小的情况下，又满足电阻偏差小。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种铝栅半导体器件，其特征在于，包括：
位于衬底内的硼P阱区，所述硼P阱区的结深满足铝栅半导体器件的预定结深要求；
位于所述硼P阱区上表面的薄膜氧化层；
位于所述薄膜氧化层上表面的多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；
位于所述多晶硅层表面的金属层；
位于所述金属层表面的绝缘层。
2.如权利要求1所述的铝栅半导体器件，其特征在于，还包括：
穿过所述多晶硅层、薄膜氧化层，底部达到所述硼P阱区，内部填充金属物质的过孔；或者
穿过所述薄膜氧化层，底部达到所述硼P阱区，内部填充多晶硅的过孔。
3.如权利要求1所述的铝栅半导体器件，其特征在于，还包括：
位于所述硼P阱区内的N型掺杂区和P型掺杂区。
4.如权利要求1所述的铝栅半导体器件，其特征在于，所述薄膜氧化层的厚度为500埃至800埃。
5.如权利要求1所述的铝栅半导体器件，其特征在于，所述多晶硅层的厚度为2000埃。
6.一种铝栅半导体器件的制作方法，其特征在于，包括：
向衬底内注入硼杂质形成硼P阱区，所述P阱区的结深满足铝栅半导体器件的预定结深要求；
在所述P阱区的上表面生长薄膜氧化层；
在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求；
在所述多晶硅层上生长金属层；
在所述金属层上覆盖绝缘层。
7.如权利要求6所述的制作方法，其特征在于，在所述P阱区的上表面生长薄膜氧化层之后，还包括：
利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过所述薄膜氧化层，底部达到所述P阱区的过孔，生长多晶硅层时，将多晶硅填充所述过孔；或者
在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层之后，还包括：
利用多晶孔光刻版，通过涂胶、曝光、显影形成过孔区域，刻蚀出穿过所述多晶硅层、所述薄膜氧化层，底部达到所述P阱区的过孔，生长金属层时，将金属物质填充所述过孔。
8.如权利要求6所述的制作方法，其特征在于，所述向衬底内注入硼杂质，形成硼P阱区，所述P阱区的结深满足铝栅半导体器件的预定结深要求，包括：
在衬底上表面涂抹光刻胶；
通过曝光、显影、刻蚀，形成P阱注入区；
利用中束流注入机进行硼杂质注入，形成P阱区；
去除所述光刻胶后，对所述P阱区的硼杂质进行推阱，所述P阱区的结深满足铝栅半导体器件的预定结深要求。
9.如权利要求8所述的制作方法，其特征在于，所述形成硼P阱区后，还包括：
分别利用N型源漏区光刻版和P型源漏区光刻版，通过涂胶、曝光、显影、刻蚀制作出N型掺杂区和P型掺杂区。
10.如权利要求6所述的制作方法，其特征在于，在所述薄膜氧化层上生长多晶硅，并进行掺杂后，形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求，包括：
在所述薄膜氧化层上沉积多晶硅；
采用大束流注入机进行多晶硅掺杂；
利用多晶硅光刻版，通过涂胶、曝光、显影、光刻形成多晶硅层，所述多晶硅层的杂质浓度满足预定电阻值要求。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110275321.9A CN103000623B (zh) | 2011-09-16 | 2011-09-16 | 一种铝栅半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110275321.9A CN103000623B (zh) | 2011-09-16 | 2011-09-16 | 一种铝栅半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103000623A true CN103000623A (zh) | 2013-03-27 |
| CN103000623B CN103000623B (zh) | 2015-06-17 |
Family
ID=47929011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110275321.9A Expired - Fee Related CN103000623B (zh) | 2011-09-16 | 2011-09-16 | 一种铝栅半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103000623B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739943A (zh) * | 2020-07-09 | 2020-10-02 | 吉林华微电子股份有限公司 | 场效应功率晶体管及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1209657A (zh) * | 1997-08-21 | 1999-03-03 | 日本电气株式会社 | 半导体器件及其制造方法 |
| CN1290040A (zh) * | 1999-09-29 | 2001-04-04 | 株式会社东芝 | 场效应晶体管及其制造方法 |
| CN1467854A (zh) * | 2002-06-03 | 2004-01-14 | ������������ʽ���� | 提高抗软错误性的半导体存储器 |
| CN1684266A (zh) * | 2003-05-16 | 2005-10-19 | 戴洛格半导体公司 | 利用垂直结构的互补金属氧化物半导体象素 |
| CN2752961Y (zh) * | 2003-10-24 | 2006-01-18 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件 |
| CN1783480A (zh) * | 2004-11-30 | 2006-06-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101764094A (zh) * | 2008-12-24 | 2010-06-30 | 北大方正集团有限公司 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
-
2011
- 2011-09-16 CN CN201110275321.9A patent/CN103000623B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1209657A (zh) * | 1997-08-21 | 1999-03-03 | 日本电气株式会社 | 半导体器件及其制造方法 |
| CN1290040A (zh) * | 1999-09-29 | 2001-04-04 | 株式会社东芝 | 场效应晶体管及其制造方法 |
| CN1467854A (zh) * | 2002-06-03 | 2004-01-14 | ������������ʽ���� | 提高抗软错误性的半导体存储器 |
| CN1684266A (zh) * | 2003-05-16 | 2005-10-19 | 戴洛格半导体公司 | 利用垂直结构的互补金属氧化物半导体象素 |
| CN2752961Y (zh) * | 2003-10-24 | 2006-01-18 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件 |
| CN1783480A (zh) * | 2004-11-30 | 2006-06-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101764094A (zh) * | 2008-12-24 | 2010-06-30 | 北大方正集团有限公司 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739943A (zh) * | 2020-07-09 | 2020-10-02 | 吉林华微电子股份有限公司 | 场效应功率晶体管及其制作方法 |
| CN111739943B (zh) * | 2020-07-09 | 2023-07-21 | 吉林华微电子股份有限公司 | 场效应功率晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103000623B (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881654B (zh) | 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置 | |
| CN106057934A (zh) | 背接触太阳能电池装置 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN104347346B (zh) | 不同结构的深沟槽平坦化方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN103855018B (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN105210196A (zh) | 使用n型掺杂硅纳米粒子制造太阳能电池的发射极区域 | |
| CN103000623B (zh) | 一种铝栅半导体器件及其制造方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN103137449B (zh) | 栅极的制作方法、晶体管的制作方法 | |
| CN102376644A (zh) | 半导体器件的制作方法 | |
| CN104217986A (zh) | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 | |
| CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
| CN101740462A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN102709350A (zh) | 太阳能电池的选择性发射极结构及其制备方法 | |
| CN102280384A (zh) | 功率沟槽式金属氧化物半导体场效应晶体管制作工艺 | |
| CN103730408B (zh) | 一种多晶硅通孔的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150617 |