CN1684266A - 利用垂直结构的互补金属氧化物半导体象素 - Google Patents

Abstract

公开了一种利用垂直结构的互补金属氧化物半导体象素，以响应于不同颜色的光辐射而无需使用彩色滤光片。在P型硅衬底中形成一个深N阱。再在深N阱的外周形成一个N阱，以在N阱结构中形成一个P阱。在P阱中形成两个N⁺区，并在N阱中形成至少一个P⁺区。然后在其中一个N⁺区之上形成一个栅极氧化层和一个多晶硅电极。深N阱和P型硅衬底之间的PN结响应于红光。深N阱和P阱之间的PN结响应于红光。P阱和未被多晶硅覆盖的N⁺区之间的PN结以及由N阱和P⁺区形成的PN结响应于绿光或蓝光。由P阱和未被多晶硅覆盖的N⁺区之间的结形成的PN结响应于绿光。从蓝/绿信号中消除绿色信号以产生蓝色信号。

Description

利用垂直结构的互补金属氧化物半导体象素

本专利申请要求享有下列美国临时专利申请的优先权，该中请在此引为参考：60/462,828，于2003年4月14日提交。

技术领域

本发明涉及利用垂直结构的CMOS象素和亚微米工艺。更具体地说，本发明涉及可以不需要彩色滤色片而探测红、绿和蓝色信号的象素，和涉及利用深N阱和P阱作为在垂直电荷迁移有源象素传感器中的栅极的象素。

背景技术

在数字成像器用像素的使用中，通常用彩色滤色片将颜色信息分成适当的颜色信号。使用可以提供颜色分离而无需彩色滤色片的象素是有利的。

Merrill的美国专利US 5,965,875描述了一种数字成像装置，该装置利用不同波长的光在硅中的吸收长度存在差异来进行颜色分离。优选的成像阵列基于利用三阱结构的三色象素传感器。

Cao等人的美国专利US 6,111,300描述了一种颜色探测有源象素传感器。该装置包括大量掺杂区。当接收不同波长的光子时，掺杂区导电。

Rhodes的美国专利US 6,465,786B1描述了一种用在CMOS成像器中的光电二极管光电传感器，显示出改进的红外响应。

Berezin的美国专利US 6,455,833描述了一种利用两个或三个叠加层的CMOS图像传感器。图像传感器中的各象素包括多个具有各自电荷累积区的叠加光敏PN结。

发明内容

在此主要公开的是用彩色滤光片实现成像器用象素中的颜色分离。其优点在于能够实现象素中的颜色分离而无需使用彩色滤色片。当在亚微米CMOS即互补型金属氧化物半导体工艺中进行象素设计时，不用滤色片的颜色分离尤其重要。

本发明的主要目的在于提供一种适用于亚微米CMOS工艺制造的CMOS象素，其实现颜色分离而无需使用彩色滤色片。

本发明的另一个主要目的在于提供一种象素电路，其实现颜色分离而无需使用彩色滤色片。

这些目的利用如下的CMOS象素得以实现，该CMOS象素采用垂直象素结构，利用了不同光谱成份穿过硅象素时的吸收系数差异。

在P型硅衬底中形成深N阱。然后在深N阱的外围形成N阱，从而在N阱结构之内形成P阱。在该P阱中形成两个N⁺区并在N阱中形成至少一个P⁺区。然后在一个N⁺区之上形成栅极氧化层和多晶硅电极层。利用标准的CMOS工艺形成此结构。由深N阱和P型硅衬底之间的结形成的PN结响应于红光。由P阱和未被多晶硅覆盖的N⁺区之间的结形成的PN结以及由N阱和P⁺区形成的PN结响应于蓝光。由P阱和被多晶硅覆盖的N⁺区之间的结形成的PN结响应于绿光，因为蓝光被多晶硅阻挡。积累在这些结的电荷可以用于将入射光分成红、绿和蓝色分量。用于探测入射光的红、绿和蓝色分量的电路可以构造成探测入射光中的红/绿和蓝/绿分量的混合。

除了颜色分离之外，该垂直结构还可以用在类似于结场效应晶体管的方式中。P阱的电势可以用于控制N阱和深N阱之间重叠区的电荷耗尽。P阱的电势可以设置成耗尽重叠区中的电荷并隔离深N阱。在电荷累积期间，电荷积累在深N阱P型衬底结处。在读取周期中，调节P阱的电势，使得重叠区不再耗尽，并且积累的电荷转移到N阱。

附图说明

图1A表示形成在P型衬底上的本发明的垂直结构象素的截面图；

图1B表示图1A所示垂直结构象素的俯视图；

图1C表示形成在N型衬底上的本发明的垂直结构象素的截面图；

图2表示图1A和1B所示垂直结构象素的光敏二极管的简图；

图3表示本发明另一垂直结构象素的截面图；

图4表示用于实现图3中所示象素的电路简图；

图5表示图3所示象素的一部分P型衬底的截面图，示出了形成在P型衬底中的两个NMOS晶体管。

具体实施方式

现在参考图1A-5描述本发明的优选实施例。图1A表示本发明的垂直APS(active pixel sensor，有源象素传感器)结构的截面图。该象素形成在P型外延硅衬底126中。深N阱114形成在图1A所示的衬底126中。深N阱的深度与红色、红外和深红色光在硅中的穿透深度相同并在大约5～8微米之间。作为一个例子，深N阱114可以利用诸如离子注入法形成。N阱112形成在深N阱114的周围，在衬底126的上表面和深N阱之间延伸，由此在N阱112内和深N阱114之上形成P阱116。重叠区102连接深N阱114和N阱112。作为另一个例子，该结构也可以通过下列方法形成：首先在衬底中形成大N阱，并再在大N阱中形成P阱116，由此形成N阱112、深N阱114和重叠区102。

在P阱116中形成第一N⁺区118和第二N⁺区120。在N阱112中形成P⁺区124。在第二N⁺区之上形成诸如栅极氧化层的介电层121和多晶硅层122，并延伸到足以覆盖第二N⁺区120和P阱116之间的结。第一N⁺区118和P⁺区124很浅，并且第一N⁺区118和P阱116之间的结以及P⁺区124和N阱112之间的结响应于蓝光或绿光。虽然第二N⁺区120也很浅并具有与第一N⁺区118相同的深度，但是第二N⁺区120被多晶硅层122覆盖，该多晶硅层122阻挡蓝光，使得由P阱116中的第二N⁺区120形成的PN结响应于绿光。

图1B表示图1A所示结构的俯视图。图1A是图1B所示的结构沿图1B中的1A-1A’线的截面图。深N阱的周围由图1B中的虚线110表示。如图1B所示，N阱112有一个内周109和一个外周111。图1B表示实际上是圆形的N阱112的内周109和外周111。虽然此例中表示的这些周边是圆形，但内周109和外周111可以是任何适当的闭合形状。

图2表示图1A和1B所示象素结构的简图。在图2所示的简图中，组合的N阱/深N阱显示用作第一节点214，P阱示作第二节点216，P型衬底示作第三节点226，第一N⁺区示作第四节点218，第二N⁺区示作第五节点220，以及P⁺区示作第六节点224。组合的N阱/深N阱214与P型衬底226之间的PN结示作光电二极管236。P阱216与组合的N阱/深N阱214之间的PN结示作光电二极管232并响应于红光。第二N⁺区220和P阱216之间的PN结被多晶硅层覆盖，示作光电二极管228并响应于绿光。P⁺区224与组合的N阱/深N阱214之间的PN结示作光电二极管234并响应于蓝光或绿光。第一N⁺区218和P阱216之间的PN结示作光电二极管238并响应于蓝光或绿光。在此所述的适当电路可以用于提取红、绿和蓝色信号或提取组合的红/绿以及蓝/绿信号。

正如本领域的技术人员所知，该象素也可以如下形成：用N型衬底代替P型衬底，用第一N区代替第一P区，用P区代替N区，用P⁺区代替N⁺区，以及用N⁺区代替P⁺区。这种情况示于图1C，该图表示了在N型外延衬底126A中形成的深P阱114A。P阱112A形成在深P阱114A的周围，其在衬底126A的上表面和深P阱之间延伸，由此在P阱112A内和深P阱114A之上形成N阱116A。重叠区102A连结深P阱114A和P阱112A。第一P⁺区118A和第二P⁺区120A形成在N阱116A中。N⁺区124A形成在P阱112A中。诸如栅极氧化层的介电层121A和多晶硅层122A形成在第二P⁺区之上并延伸到足以覆盖第二P⁺区120A和N阱116A之间的结。第一P⁺区118A和N⁺区124A很浅，并且第一P⁺区118A和N阱116A之间的PN结以及N⁺区124A和P阱112A之间的PN结响应于蓝光或绿光。虽然第二P⁺区120A也很浅并具有与第一P⁺区118A相同的深度，但第二P⁺区120A被阻挡蓝光的多晶硅层122A覆盖，使得由N阱116A中的第二P⁺区120A形成的PN结响应于绿光。

图3-5表示可以与图1A-2所示象素一起使用的电路实施例。图3A表示具有一些附属物的图1A和1B所示CMOS象素的截面图。该象素形成在P型外延硅衬底326中。在衬底326中形成深N阱314，如图1A所示。深N阱314的深度与红、红外或深红光在硅中的穿透深度相同。深N阱314可以利用诸如离子注入的方法形成。N阱312形成在深N阱314的周围，其在衬底326的上表面和深N阱314之间延伸，由此在N阱312之内和深N阱314之上形成P阱316。重叠区302连结深N阱314和N阱312。该结构也可以如下形成：在衬底中形成大N阱，并在大N阱中形成P阱316，由此形成N阱312、深N阱314以及重叠区302。

第一N⁺区318和第二N⁺区320形成在P阱316中。第一P⁺区324形成在N阱312中。诸如第一栅极氧化层的第一介电层321和第一多晶硅层322形成在第二N⁺区320之上并延伸到足以覆盖第二N⁺区320和P阱316之间的结。第一N⁺区318和P⁺区324很浅并响应于蓝光和绿光在硅中的穿透深度。虽然第二N⁺区320也很浅并可能具有与第一N⁺区318相同的深度，但第二N⁺区320被阻挡蓝光的多晶硅层322覆盖，使得第二N⁺区320响应于绿光。如果第一N⁺区318和第二N⁺区具有相同的深度，则可以通过减去第二N⁺区320的绿色信号而从第一N⁺区318的蓝/绿信号中除去绿色信号。

此刻的象素与前述的象素相同。在此象素中，第三N⁺区317形成在P阱316中以形成重置二极管。在此象素中，第一介电层321和第一多晶硅层322做得很大，足以覆盖第一N⁺区318和第二N⁺区320之间的通道，由此在P阱316中形成NMOS晶体管440。还通过形成第二P⁺区323、第三P⁺区325、第二多晶硅层327和诸如栅极氧化层的第二栅极介电层329而在N阱312中形成PMOS晶体管450。PMOS晶体管450可以用于重置N阱312和深N阱314。

可以参见图3所示结构的截面图以及图4所示象素的电路简图描述本发明的电路。在图4中，组合的N阱/深N阱示作第一节点414，P阱示作第二节点416，和P型衬底示作第三节点426。组合的N阱/深N阱与P型衬底之间的PN结示作响应于红光的第一二极管452。P阱和组合的N阱/深N阱之间的PN结示作响应于红光的第二二极管444。由第一P⁺区324和N阱314之间的结形成的第三二极管446的阳极(见图3)连结到第一重置电压节点462。由第三N⁺区317和P阱316之间的结形成的第四二极管442的阴极连结到第二重置电压节点460。第一、第二和第三二极管452、444和446的阴极通过代表组合N阱/深N阱区的第一节点314都连结到一起。第二二极管444和第四二极管442的阳极通过代表P阱316的第二节点416连结到一起。

第一NMOS晶体管440由P阱316中的第一和第二N⁺区318和320形成并响应于蓝/绿光。PMOS晶体管450由N阱314中的第二和第三P⁺区323和325形成并响应于红/绿光。第一NMOS晶体管440的源极连结到第二NMOS晶体管454的漏极。第一NMOS晶体管440的漏极连结到高电势V_DD，该电势通常是电路中的最高电势。PMOS晶体管450的漏极和P型衬底326都连结到低电势，在此例中为地电势。PMOS晶体管450的源极连结到第三NMOS晶体管448的源极。第二NMOS晶体管454的源极连结到蓝/绿输出节点480。第三NMOS晶体管448的漏极连结到蓝/绿输出节点464。第二NMOS晶体管454的栅极连结到第一行选择节点456。第三NMOS晶体管448的栅极连结到第二行选择节点470。

下面描述图4所示象素电路的操作。在重置周期中，第二重置节点460设置为地电势，第一重置节点462设置为V_DD。此时反向偏置第一和第二二极管452和444。在电荷积累周期的开始，第一重置节点462设置为地电势，第二重置节点460设置为V_DD，以反向偏置第三和第四二极管446和442。P阱的电势将响应于蓝和绿范围中的光辐射，并且第一NMOS源极跟随晶体管将产生代表蓝和绿辐射的组合的信号。当第二NMOS晶体管454由第一行选择节点456处的信号导通时，可以提取蓝/绿输出节点480处的蓝/绿信号。组合的N阱/深N阱的电势将响应于红和绿范围内的光辐射，并且PMOS源极跟随晶体管450将产生代表红和绿辐射组合的信号。当第三NMOS晶体管448由第二行选择节点470处的信号导通时，可以提取红/绿输出节点464处的红/绿信号。如图5所示，第二和第三NMOS晶体管454和448可以形成在P型衬底326中位于N阱、深N阱和P阱之外。

再参见图1A和1B。图1A和1B所示的结构也可以用作垂直电荷迁移APS(active pixel sensor，有源象素传感器)。在此种操作模式中，有意地将重叠区102设计得较小，使得当P阱116设置为一个合理的负偏压时，重叠区102被全耗尽，甚至当深N阱114处于最小的零电压电势时也是如此，由此隔离深N阱114。在此种操作模式中，重叠区102中的电荷耗尽通过P阱116的电势控制。欲重置此操作模式中的象素，则在P阱116保持为正电压的同时将N阱112设置为重置电压，使得重叠区102不被耗尽，并且深N阱114通过重叠区102设置为重置电压。然后将P阱116设置为负电压，耗尽重叠区102并隔离深N阱114。然后隔离深N阱并将其设置为重置电压。在电荷累积周期内，深N阱114的电势由于入射光强度所产生的电子空穴对而改变。在读取周期中，P阱116的电势设置为正电压，重叠区102不再被耗尽，并且深N阱114的电势转移到N阱112，在那儿可以被读取。

耗尽重叠区102的能力也使得象素可以用于快照模式。在深N阱114的电势转移到N阱112之后，可以再次耗尽重叠区102，使得电势可以储存在N阱112中直到其被读取。

虽然以上参考其优选实施例具体展示并描述了本发明，但本领域的技术人员将会知道，在不脱离本发明的精神和范围内可以对细节及形式作出各种改变。

Claims (30)

1.一种象素结构，包括：

第一导电型硅的衬底；

形成在所述衬底中的第二导电型硅的第一阱，其中所述第一阱在所述衬底的上表面之下一距离，和所述第二导电型的极性与所述第一导电型的极性相反；

形成在所述衬底中的所述第二导电型硅的第二阱，其中所述第二阱的上表面是所述衬底的上表面，并且所述第二阱具有一内周和一外周；

连结所述第一阱和所述第二阱并处于其间的所述第二导电型硅的重叠区；

处于所述第二阱的所述内周之内以及所述衬底的上表面和所述第一阱之间的区域中的所述第一导电型硅的第三阱，其中所述第一阱和所述第二阱将所述第三阱与所述衬底隔离；

形成在所述第三阱中的所述第二导电型硅的第一区，其中所述衬底的上表面形成所述第一区的上表面；

形成在所述第三阱中的所述第二导电型硅的第二区，其中所述衬底的上表面形成所述第二区的上表面；和

形成在所述第二阱中的所述第一导电型硅的第三区，其中所述衬底的上表面形成所述第三区的上表面。

2.如权利要求1所述的象素结构，其中所述第一导电型硅为P型硅。

3.如权利要求1所述的象素结构，其中所述第二导电型硅到N型硅。

4.如权利要求1所述的象素结构，其中所述第一阱和所述衬底之间的结对红光波长或接近红光波长的辐射具有良好的响应。

5.如权利要求1所述的象素结构，其中所述第一区和所述第三阱之间的结以及所述第三区和所述第二阱之间的结对蓝光波长或接近蓝光波长的辐射具有良好的响应。

6.如权利要求1所述的象素结构，其中所述第一区和所述第三阱之间的结以及所述第三区和所述第二阱之间的结用于重置所述象素。

7.如权利要求1所述的象素结构，还包括：

一介电层，形成在所述第二导电型硅的所述第二区之上；和

一多晶硅层，形成在所述介电层之上并覆盖所述第二导电型硅的所述第二区。

8.如权利要求7所述的象素结构，其中所述第二区和所述第三阱之间的结对绿光波长或接近绿光波长的辐射具有良好的响应。

9.如权利要求1所述的象素结构，其中所述重叠区中的载流子耗尽量以及由此的导电性由所述第三阱的电势决定。

10.一种CMOS象素，包括：

由P型外延硅形成的衬底；

在所述衬底中由N型硅形成的第一N阱，其中所述第一N阱在所述衬底的上表面以下的一段距离；

在所述衬底中由N型硅形成的第二N阱，其中所述第二N阱的上表面是所述衬底的上表面，并且所述第二N阱具有一内周和一外周；

所述第一N阱和所述第二N阱之间的N型硅的重叠区，将所述第一N阱连结到所述第二N阱；

由处于所述第二N阱的内周之内以及在所述衬底的上表面和所述第一N阱之间的P型硅形成的P阱；

形成在所述P阱中的N⁺型硅的第一N⁺区，其中所述衬底的上表面形成所述第一N⁺区的上表面；

形成在所述P阱中的N⁺型硅的第二N⁺区，其中所述衬底的上表面形成所述第二N⁺区的上表面；和

形成在所述第二N阱中的P⁺型硅的第一P⁺区，其中所述衬底的上表面形成所述第一P⁺区的上表面。

11.如权利要求10所述的CMOS象素结构，其中所述第一N阱和所述P型衬底之间的PN结响应于红光。

12.如权利要求10所述的CMOS象素结构，其中所述第一N⁺区和所述P阱之间的PN结以及所述第一P⁺区和所述第二N阱之间的PN结响应于蓝光或绿光。

13.如权利要求10所述的CMOS象素结构，其中所述第一N⁺区和所述P阱之间的PN结以及所述第一P⁺区和所述第二N阱之间的PN结用于重置所述象素。

14.如权利要求10所述的CMOS象素结构，还包括：

一介电层，形成在所述第二N⁺区之上；和

一多晶硅层，形成在所述介电层之上并覆盖所述第二N⁺区。

15.如权利要求14所述的CMOS象素结构，其中所述第二N⁺区和所述P阱之间的PN结响应于绿光。

16.如权利要求10所述的CMOS象素结构，其中所述重叠区中的载流子耗尽量以及由此的导电性由所述P阱和所述衬底之间的电势决定。

17.如权利要求10所述的CMOS象素结构，还包括形成在所述第二N阱中的PMOS晶体管。

18.如权利要求10所述的CMOS象素结构，还包括形成在所述P阱中的NMOS晶体管。

19.如权利要求10所述的CMOS象素结构，其中在重置周期中调节所述P阱和所述衬底之间的电势，使得所述重叠区不耗尽并且所述第一N阱的电势设置为重置电压。

20.如权利要求10所述的CMOS象素结构，其中在电荷累积周期中调节所述P阱和所述衬底之间的电势，使得所述重叠区耗尽并且所述第一N阱被隔离。

21.如权利要求10所述的CMOS象素结构，其中在读取周期中调节所述P阱和所述衬底之间的电势，使得所述重叠区不耗尽并且所述第一N阱的电势转移到所述第二N阱。

22.一种象素电路，包括：

一连结到地电势的P型衬底；

形成在所述P型衬底中的N阱，其中所述N阱和所述P型衬底之间的PN结形成第一二极管；

形成在所述N阱中的P阱，其中所述N阱的一部分处于所述P阱之下，并且所述P阱和所述N阱之间的PN结形成第二二极管；

形成在所述N阱中的PMOS晶体管，其中所述PMOS晶体管的漏极连结到地电势；

形成在所述P阱中的第一NMOS晶体管，其中所述第一NMOS晶体管的漏极连结到高电势V_DD；

第二NMOS晶体管，其中所述第二NMOS晶体管的漏极连结到所述第一NMOS晶体管的源极；

第三NMOS晶体管，其中所述第三NMOS晶体管的源极连结到所述PMOS晶体管的源极；

第三二极管，连结在所述N阱和第一重置电压节点之间，其中所述第三二极管的阳极连结到所述N阱，并且所述第三二极管的阴极连结到所述第一重置电压源；和

第四二极管，连结在所述P阱和第二重置电压节点之间，其中所述第三二极管的阴极连结到所述P阱，并且所述第三二极管的阳极连结到所述第二重置电压源。

23.如权利要求22所述的象素电路，其中所述第一NMOS晶体管和所述PMOS晶体管作为源极跟随晶体管。

24.如权利要求22所述的象素电路，其中所述第二NMOS晶体管和所述第三NMOS晶体管形成在所述P型衬底中。

25.如权利要求22所述的象素电路，其中所述第三二极管形成在所述N阱中。

26.如权利要求22所述的象素电路，其中所述第四二极管形成在所述P阱中。

27.如权利要求22所述的象素电路，其中在重置周期中将所述第一重置电压节点设置在高电势V_DD，并且将所述第二重置电压节点设置在地电势。

28.如权利要求22所述的象素电路，其中在电荷累积周期中将所述第一重置电压节点设置在地电势，且将所述第二重置电压节点设置在高电势V_DD。

29.如权利要求22所述的象素电路，其中在读取周期中从所述第三NMOS晶体管的漏极取出红/绿信号。

30.如权利要求22所述的象素电路，其中在读取周期中从所述第二NMOS晶体管的源极取出蓝/绿信号。

Images