CN109166804B - 零阈值电压nmos的制备方法 - Google Patents
零阈值电压nmos的制备方法 Download PDFInfo
- Publication number
- CN109166804B CN109166804B CN201810992765.6A CN201810992765A CN109166804B CN 109166804 B CN109166804 B CN 109166804B CN 201810992765 A CN201810992765 A CN 201810992765A CN 109166804 B CN109166804 B CN 109166804B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- nmos
- doping
- photoresist
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000000873 masking effect Effects 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种零阈值电压NMOS的制备方法，包含：步骤一，在衬底表面生长一层牺牲氧化层；步骤二，曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用离子注入工艺进行掺杂；步骤三，去除光刻胶及牺牲氧化层，然后生长一层ONO层；步骤四，利用P阱的掩膜版曝光出NMOS器件的区域，采用离子注入工艺进行掺杂；去除光刻胶窗口内的ONO层；然后去除光刻胶。
Description
技术领域
本发明涉及半导体集成电路制造工艺领域，具体是指一种零阈值电压NMOS的制备方法。
背景技术
随着芯片尺寸不断缩小，功能不断增加，工艺成本也在持续增加。在不影响器件性能的基础上，节省光刻板和减少工艺步骤成为降低工艺成本首要考虑因素。传统制备存储器的方法是生长一层氧化硅-氮化硅-氧化硅(ONO)通过光刻版制备出栅极介质层。为了降低成本，在半导体工艺制造中通过减少ONO光刻板来实现存储器制备的成本控制。这样的情况下，零阈值电压NMOS的栅极介质层就包括了ONO和高压栅氧介质层，另外，ONO介质层会有电荷的聚集，导致零阈值电压NMOS的阈值电压变为0.8V左右，使零阈值电压NMOS失效。
为了在减版的基础上解决零阈值电压NMOS阈值电压过高的问题，一方面可以通过调整沟道掺杂来完成，另一方面通过P阱改版去掉零阈值电压NMOS栅极上的ONO，具体制备方法如下：生长一层
的牺牲氧化层，首先通过隧道光刻板打开零阈值电压NMOS区域，用隧道掺杂离子的注入能量和剂量使零阈值电压NMOS的阈值电压在-0.8V左右。然后去除光刻胶和牺牲氧化层，接着生长一层氧化硅-氮化硅-氧化硅(ONO)。接下来通过P阱光刻板打开零阈值电压NMOS区域，用P阱掺杂离子的注入能量和剂量注入到零阈值电压NMOS区域，然后去除零阈值电压NMOS区域的ONO；P阱的阈值电压为0.6V左右，两次掺杂让相互反型的离子综合以后使零阈值电压NMOS的阈值电压大约在-0.2V左右。通过以上工艺方法使阈值电压保持在-0.2V左右。
发明内容
本发明所要解决的技术问题在于提供一种零阈值电压NMOS的制备方法,实现零阈值电压。
为解决上述问题，本发明所述的一种零阈值电压NMOS的制备方法，包含如下的步骤：
步骤一，在衬底表面生长一层牺牲氧化层；
步骤二，曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用离子注入工艺进行掺杂；
步骤三，去除光刻胶及牺牲氧化层，然后生长一层ONO层；
步骤四，利用P阱的掩膜版曝光出NMOS器件的区域，采用离子注入工艺进行掺杂；去除光刻胶窗口内的ONO层；然后去除光刻胶。
进一步地，所述步骤一中，牺牲氧化层采用炉管工艺生长，生长的厚度在
进一步地，所述步骤二中，离子注入掺杂是用tunnel掺杂离子注入进行阈值电压的调节。
进一步地，所述步骤三中，ONO层形成于整个衬底表面。
进一步地，所述步骤四中，离子注入进行掺杂是利用P阱注入的杂质离子来进一步调节阈值电压。
本发明所述的零阈值电压NMOS的制备方法，可以在减版的基础上解决零阈值电压NMOS的实际阈值电压过高的问题，使之匹配本征NMOS阈值电压。
附图说明
图1～图4是本发明工艺步骤图。
图5是本发明工艺流程图。
具体实施方式
本发明所述的一种零阈值电压NMOS的制备方法，结合一具体实施例说明如下：
包含如下的步骤：
步骤一，如图1所示，在衬底表面生长一层厚度为
的牺牲氧化层。
步骤二，利用光刻胶曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用tunnel掺杂离子注入掺杂，以进行阈值电压的调节。如图2所示。经过该调解注入的NMOS的阈值电压在-0.8V左右。
步骤三，去除光刻胶及牺牲氧化层，然后在衬底表面生长一层ONO层，如图3所示。
步骤四，如图4所示，再次利用P阱的掩膜版曝光出NMOS器件的区域，同样利用P阱的注入离子进行掺杂，进一步调节阈值电压。再去除光刻胶窗口内的ONO层，然后去除光刻胶。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种零阈值电压NMOS的制备方法，其特征在于：包含如下的步骤：
步骤一，在衬底表面生长一层牺牲氧化层；
步骤二，曝光出NMOS器件的区域，离子注入形成P阱；在光刻胶的掩蔽下采用离子注入工艺进行掺杂；离子注入掺杂是用隧道掺杂离子注入进行阈值电压的调节，用隧道掺杂离子的注入能量和剂量使零阈值电压NMOS的阈值电压在-0.8V；
步骤三，去除光刻胶及牺牲氧化层，然后生长一层ONO层；
步骤四，利用P阱的掩膜版曝光出NMOS器件的区域，采用离子注入工艺进行掺杂；离子注入进行掺杂是利用P阱注入的杂质离子来进一步调节阈值电压，两次掺杂让相互反型的离子综合以后使零阈值电压NMOS的阈值电压在-0.2V；去除光刻胶窗口内的ONO层；然后去除光刻胶。
2.如权利要求1所述的零阈值电压NMOS的制备方法，其特征在于：所述步骤一中，牺牲氧化层采用炉管工艺生长，生长的厚度在106～126Å。
3.如权利要求1所述的零阈值电压NMOS的制备方法，其特征在于：所述步骤三中，ONO层形成于整个衬底表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810992765.6A CN109166804B (zh) | 2018-08-29 | 2018-08-29 | 零阈值电压nmos的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810992765.6A CN109166804B (zh) | 2018-08-29 | 2018-08-29 | 零阈值电压nmos的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166804A CN109166804A (zh) | 2019-01-08 |
| CN109166804B true CN109166804B (zh) | 2021-08-20 |
Family
ID=64893329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810992765.6A Active CN109166804B (zh) | 2018-08-29 | 2018-08-29 | 零阈值电压nmos的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166804B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783340B (zh) * | 2019-11-11 | 2021-08-31 | 恒烁半导体(合肥)股份有限公司 | 一种浮栅型nor闪存的制作方法、电路以及其应用 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100420036C (zh) * | 2002-10-09 | 2008-09-17 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
| CN101764094A (zh) * | 2008-12-24 | 2010-06-30 | 北大方正集团有限公司 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
| CN103632942A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | Cmos工艺中集成sonos器件和ldmos器件的方法 |
| US8722496B1 (en) * | 2013-01-31 | 2014-05-13 | Tower Semiconductor Ltd. | Method for making embedded cost-efficient SONOS non-volatile memory |
| CN105609408A (zh) * | 2015-12-23 | 2016-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
-
2018
- 2018-08-29 CN CN201810992765.6A patent/CN109166804B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100420036C (zh) * | 2002-10-09 | 2008-09-17 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
| CN101764094A (zh) * | 2008-12-24 | 2010-06-30 | 北大方正集团有限公司 | 一种调节互补金属氧化物半导体的阈值电压的方法 |
| CN103632942A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | Cmos工艺中集成sonos器件和ldmos器件的方法 |
| US8722496B1 (en) * | 2013-01-31 | 2014-05-13 | Tower Semiconductor Ltd. | Method for making embedded cost-efficient SONOS non-volatile memory |
| CN105609408A (zh) * | 2015-12-23 | 2016-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166804A (zh) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0550015B1 (en) | Lateral double diffused insulated gate field effect transistor and fabrication process | |
| EP0419128B1 (en) | Silicon MOSFET doped with germanium to increase lifetime of operation | |
| CN102664165A (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| CN101452884A (zh) | 复合器件及其制造方法 | |
| CN109166804B (zh) | 零阈值电压nmos的制备方法 | |
| CN110767551A (zh) | Ldmos器件及其制作方法及调节其电性参数的方法 | |
| US9312378B2 (en) | Transistor device | |
| US5073509A (en) | Blanket CMOS channel-stop implant | |
| US9362399B2 (en) | Well implant through dummy gate oxide in gate-last process | |
| US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
| CN111223768B (zh) | 低压cmos器件的制作方法 | |
| EP1142014B1 (en) | A method of manufacturing a peripheral transistor of a non-volatile memory | |
| US6277682B1 (en) | Source drain implant process for mixed voltage CMOS devices | |
| KR20040103593A (ko) | 플래시 메모리 소자의 고전압 트랜지스터 제조방법 | |
| CN108470680A (zh) | 半导体结构的制作方法 | |
| CN108511450B (zh) | 存储器外围电路的阈值调整层的形成方法和外围电路结构 | |
| TW472388B (en) | Apparatus and method for independent threshold voltage control of memory cell and select gate in a split-gate EEPROM | |
| CN109103107A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| KR100250729B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN113327846B (zh) | 包括高阻电阻和ggnmos esd的模拟电路及其制作方法 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| CN105140113A (zh) | 一种改善离子注入准直性的方法 | |
| KR100255163B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100379512B1 (ko) | 반도체 소자의 제조방법 | |
| KR101095064B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |