CN105140113A - 一种改善离子注入准直性的方法 - Google Patents

一种改善离子注入准直性的方法 Download PDF

Info

Publication number
CN105140113A
CN105140113A CN201510488889.7A CN201510488889A CN105140113A CN 105140113 A CN105140113 A CN 105140113A CN 201510488889 A CN201510488889 A CN 201510488889A CN 105140113 A CN105140113 A CN 105140113A
Authority
CN
China
Prior art keywords
ion implantation
trap
protective layer
photoresist
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510488889.7A
Other languages
English (en)
Inventor
桑宁波
李润领
关天鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510488889.7A priority Critical patent/CN105140113A/zh
Publication of CN105140113A publication Critical patent/CN105140113A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种改善离子注入准直性的方法,包括以下步骤:首先在硅衬底上旋涂一层光刻胶,并曝光显影定义出第一阱离子注入区域;接着在光刻胶层上沉积保护层,在第一阱离子注入区域进行离子注入;其中,所述离子注入工艺包括第一道离子注入、第二道离子注入以及第三道离子注入;然后去除所述保护层以及光刻胶层;最后重复以上步骤,定义第二阱离子注入区域,并在第二阱离子注入区域完成离子注入。本发明通过在光刻胶的表面增加一层保护层,使光刻胶层能够抵抗高能量离子的轰击,降低了离子注入对光刻胶的损耗,使得离子注入更加精确,解决了因光刻胶层的尺寸变化导致的阈值电压漂移的问题,提高了器件的可靠性。

Description

一种改善离子注入准直性的方法
技术领域
本发明属于半导体制造技术领域,涉及一种改善离子注入准直性的方法。
背景技术
在集成电路中,尤其是在超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor,简称MOS晶体管)。
随着集成电路制造工艺的飞速发展,同时以摩尔定律为依据,集成电路特征尺寸正在不断缩小,所伴随而来的是对掺杂工艺的要求也更加苛刻,这种苛刻从一方面就体现在需要精确控制掺杂离子的区域。
离子注入具有杂质分布准直性好(即横向扩展小)的优势,有利于获得精确的浅结掺杂,可提高电路的集成度和成品率。另外,离子注入工艺能够在任意所需的温度下进行,并可满足高纯度的工艺需求,以避免有害物质进入半导体器件中,因此,可以提高半导体器件的性能。可见,离子注入工艺已成为大规模和超大规模集成电路生产中的一项不可或缺的技术。
在现有工艺中,形成栅极前,通常会在有源区进行阱离子注入,并定义出NMOS区域和PMOS区域,NMOS区域形成P型掺杂的阱,PMOS区域形成N型掺杂的阱,阱的离子注入常包括三道不同能量的的注入,第一道能量最高,注入深度最深,是定义阱深的关键步骤,第二道称为沟道离子注入,定义沟道的耗尽宽度,第三道称为阈值电压调整注入,使用的能量最低,也最接近栅极氧化层,一般的通过调整第三道的注入能量和剂量来调节阈值电压。
NMOS和PMOS区域的掺杂通常是通过光刻定义,以NMOS区域的掺杂为例,首先在硅片上旋涂光刻胶,然后曝光显影定义出NMOS区域,然后进行多次离子注入,其中,离子注入的能量一般在10Kev到300Kev之间,离子注入的同时也会对起阻挡作用的光刻胶形成轰击,造成光刻胶的损耗,从而影响NMOS区域的面积。
请参阅图1至图3,图1至图3分别为第一道、第二道以及第三道离子注入的结构示意图,由图可以看出,第一道离子注入1、第二道离子注入2以及第三道离子注入3的区域逐渐增大。
以160纳米宽的光刻胶为例,经过50Kev、剂量为3E13的砷离子注入,光刻胶的尺寸会缩小14纳米,尺寸降低接近10%,从而导致第一道离子注入和最后一道离子注入的离子分布区域不同,造成器件的阈值电压漂移20-100mv,造成器件电性的不匹配,严重的甚至会导致NMOS区域的掺杂扩散到PMOS区域,造成漏电流增大。
因此,本领域技术人员亟需提供一种改善离子注入准直性的方法,防止高能量离子的轰击造成光刻胶的损伤,使离子注入更加精准,提高器件的可靠性。
发明内容
本发明所要解决的技术问题是提供一种改善离子注入准直性的方法,防止高能量离子的轰击造成光刻胶的损伤,使离子注入更加精准,提高器件的可靠性。
为了解决上述技术问题,本发明提供了一种改善离子注入准直性的方法,包括以下步骤:
步骤S01、在硅衬底上旋涂一层光刻胶,并曝光显影定义出第一阱离子注入区域;
步骤S02、在光刻胶层上沉积保护层,在第一阱离子注入区域进行离子注入;其中,所述离子注入工艺包括第一道离子注入、第二道离子注入以及第三道离子注入;
步骤S03、去除所述保护层以及光刻胶层;
步骤S04、重复步骤S01~S03,定义第二阱离子注入区域,并在第二阱离子注入区域完成离子注入。
优选的,所述步骤S02中,所述保护层为氮化硅、二氧化硅、氮氧化硅、非晶碳薄膜中的一种或几种的组合。
优选的,所述保护层通过化学气相沉积工艺、等离子体增强化学气相沉积工艺或原子层沉积工艺形成。
优选的,形成所述保护层的环境温度为50~200℃,其厚度为10~20nm,覆盖在所述光刻胶层顶部和侧壁的厚度比为1:1。
优选的,所述第一道离子注入用于定义阱深,第二道离子注入用于定义沟道的耗尽宽度,第三道离子注入用于调整阈值电压。
优选的,所述第一道离子注入、第二道离子注入至第三道离子注入的能量依次降低,所述第一道离子注入的能量为150Kev~400Kev,第二道离子注入的能量为50Kev~200Kev,第三道离子注入的能量为15Kev~50Kev。
优选的,步骤S03中,采用湿法刻蚀工艺去除所述保护层,采用灰化工艺去除所述光刻胶层。
优选的,采用100:1的DHF溶液去除所述保护层,刻蚀时间为20~40s。
优选的,通入500-1500sccm的O2去除所述光刻胶层,环境温度为180~220℃。
优选的,所述第一阱离子注入区域对应NMOS区域,其掺杂类型为P型;所述第二阱离子注入区域对应PMOS区域,其掺杂类型为n型。
与现有的方案相比,本发明提供的改善离子注入准直性的方法,通过在光刻胶的表面增加一层保护层,使光刻胶层能够抵抗高能量离子的轰击,降低了离子注入对光刻胶的损耗,使得离子注入更加精确,提高了离子注入的准直性,解决了因光刻胶层的尺寸变化导致的阈值电压漂移的问题,提高了器件的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中第一道离子注入的结构示意图;
图2是现有技术中第二道以离子注入的结构示意图;
图3是现有技术中第三道离子注入的结构示意图;
图4是本发明中改善离子注入准直性的方法的流程示意图;
图5是本发明中第一道离子注入的结构示意图;
图6是本发明中第二道以离子注入的结构示意图;
图7是本发明中第三道离子注入的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果,将结合实施例及附图4-7对本发明的改善离子注入准直性的方法进行详细说明。图4是本发明中改善离子注入准直性的方法的流程示意图;图5是本发明中第一道离子注入的结构示意图;图6是本发明中第二道以离子注入的结构示意图;图7是本发明中第三道离子注入的结构示意图。
如图4所示,本发明提供了本发明提供了一种改善离子注入准直性的方法,包括以下步骤:
步骤S01、在硅衬底上旋涂一层光刻胶,并曝光显影定义出第一阱离子注入区域。
在本步骤之前,可首先在硅衬底上形成浅沟槽隔离结构并定义有源区,形成栅极氧化层、栅极以及侧墙等结构,该部分为本领域的公知常识,在此不再赘述,此外,该步骤中的第一阱离子注入区域即为图5-7中的开口区域。
步骤S02、在光刻胶层上沉积保护层,在第一阱离子注入区域进行离子注入;其中,离子注入工艺包括第一道离子注入1、第二道离子注入2以及第三道离子注入3。
具体的,本步骤中,保护层优选为氮化硅、二氧化硅、氮氧化硅、非晶碳薄膜中的一种或几种的组合,可通过化学气相沉积工艺、等离子体增强化学气相沉积工艺或原子层沉积工艺形成,形成保护层的环境温度为50~200℃,其厚度为10~20nm,覆盖在所述光刻胶层顶部和侧壁的厚度比优选为1:1。
同时,第一道离子注入1用于定义阱深,第二道离子注入2用于定义沟道的耗尽宽度,第三道离子注入3用于调整阈值电压。其中,第一道离子注入1、第二道离子注入2至第三道离子注入3的能量依次降低,第一道离子注入1的能量为150Kev~400Kev,第二道离子注入2的能量为50Kev~200Kev,第三道离子注入3的能量为15Kev~50Kev。
步骤S03、去除所述保护层以及光刻胶层。
具体的,本步骤中,优选采用湿法刻蚀工艺去除保护层,可通过100:1的DHF溶液去除保护层,刻蚀时间优选为20~40s。同时,优选采用灰化工艺去除光刻胶层,通入500-1500sccm的O2去除所述光刻胶层,环境温度为180~220℃,功率为300W。
步骤S04、重复步骤S01~S03,定义第二阱离子注入区域,并在第二阱离子注入区域完成离子注入。
本实施例中的第一阱离子注入区域对应NMOS区域,其掺杂类型为P型,第一阱离子注入区域注入的离子主要包括硼等三族元素;第二阱离子注入区域对应PMOS区域,其掺杂类型为n型,第二阱离子注入区域注入的离子主要包括磷、砷等五族元素。
由图5-7所示,分别示出了本发明中第一道离子注入1、第二道离子注入2以及第三道离子注入3的结构示意图。由图可以明显看出,在光刻胶的表面增加一层保护层,使光刻胶层能够抵抗高能量离子的轰击,降低了离子注入对光刻胶的损耗,使得离子注入更加精确。
实施例
首先,在硅衬底上旋涂一层光刻胶,曝光显影定义出第一阱离子注入区域,在显影后的光刻胶上采用低温原子层沉积工艺形成保护层,本实施例中的保护层为二氧化硅,工艺设定为:保护层的厚度为15nm,沉积温度为50℃,2Nte流量为1mgm,功率为2000-3000W,氩的流量为1000-2000sccm。
接着,在第一阱离子注入区域进行离子注入,其中,包括第一道离子注入、第二道离子注入以及第三道离子注入,第一道离子注入即为深阱注入,注入能量为150Kev-400Kev,以P阱为例,注入的元素为硼,能量为200Kev,注入剂量为1E13;第二道离子注入为沟道注入,注入元素为硼,能量为80Kev,剂量为1E13;第三道离子注入为阈值电压调整注入,注入元素为砷,能量位50Kev,剂量为5E12。
然后,采用100:1的DHF溶液去除15nm厚的保护层,刻蚀时间为30s,再采用灰化工艺去除光刻胶,工艺设定为:O2的流量为500-1500sccm,温度为200度,功率为300W。
最后,重复上述步骤完成第二阱离子注入区域的离子注入。
综上所述,本发明提供的改善离子注入准直性的方法,通过在光刻胶的表面增加一层保护层,使光刻胶层能够抵抗高能量离子的轰击,降低了离子注入对光刻胶的损耗,使得离子注入更加精确,提高了离子注入的准直性,解决了因光刻胶层的尺寸变化导致的阈值电压漂移的问题,提高了器件的可靠性。
上述说明示出并描述了本发明的若干优选实施例,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合和修改,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种改善离子注入准直性的方法,其特征在于,包括以下步骤:
步骤S01、在硅衬底上旋涂一层光刻胶,并曝光显影定义出第一阱离子注入区域;
步骤S02、在光刻胶层上沉积保护层,在第一阱离子注入区域进行离子注入;其中,所述离子注入工艺包括第一道离子注入、第二道离子注入以及第三道离子注入;
步骤S03、去除所述保护层以及光刻胶层;
步骤S04、重复步骤S01~S03,定义第二阱离子注入区域,并在第二阱离子注入区域完成离子注入。
2.根据权利要求1所述的改善离子注入准直性的方法,其特征在于,所述步骤S02中,所述保护层为氮化硅、二氧化硅、氮氧化硅、非晶碳薄膜中的一种或几种的组合。
3.根据权利要求2所述的改善离子注入准直性的方法,其特征在于,所述保护层通过化学气相沉积工艺、等离子体增强化学气相沉积工艺或原子层沉积工艺形成。
4.根据权利要求2所述的改善离子注入准直性的方法,其特征在于,形成所述保护层的环境温度为50~200℃,其厚度为10~20nm,覆盖在所述光刻胶层顶部和侧壁的厚度比为1:1。
5.根据权利要求1所述的改善离子注入准直性的方法,其特征在于,所述第一道离子注入用于定义阱深,第二道离子注入用于定义沟道的耗尽宽度,第三道离子注入用于调整阈值电压。
6.根据权利要求5所述的改善离子注入准直性的方法,其特征在于,所述第一道离子注入、第二道离子注入至第三道离子注入的能量依次降低,所述第一道离子注入的能量为150Kev~400Kev,第二道离子注入的能量为50Kev~200Kev,第三道离子注入的能量为15Kev~50Kev。
7.根据权利要求1所述的改善离子注入准直性的方法,其特征在于,步骤S03中,采用湿法刻蚀工艺去除所述保护层,采用灰化工艺去除所述光刻胶层。
8.根据权利要求7所述的改善离子注入准直性的方法,其特征在于,采用100:1的DHF溶液去除所述保护层,刻蚀时间为20~40s。
9.根据权利要求7所述的改善离子注入准直性的方法,其特征在于,通入500-1500sccm的O2去除所述光刻胶层,环境温度为180~220℃。
10.根据权利要求1所述的改善离子注入准直性的方法,其特征在于,所述第一阱离子注入区域对应NMOS区域,其掺杂类型为P型;所述第二阱离子注入区域对应PMOS区域,其掺杂类型为n型。
CN201510488889.7A 2015-08-11 2015-08-11 一种改善离子注入准直性的方法 Pending CN105140113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510488889.7A CN105140113A (zh) 2015-08-11 2015-08-11 一种改善离子注入准直性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510488889.7A CN105140113A (zh) 2015-08-11 2015-08-11 一种改善离子注入准直性的方法

Publications (1)

Publication Number Publication Date
CN105140113A true CN105140113A (zh) 2015-12-09

Family

ID=54725419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510488889.7A Pending CN105140113A (zh) 2015-08-11 2015-08-11 一种改善离子注入准直性的方法

Country Status (1)

Country Link
CN (1) CN105140113A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435721A (zh) * 2016-09-22 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种GaAs/Si外延材料制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307670A (ja) * 2000-04-18 2001-11-02 Nec Corp イオン注入エネルギーのモニター方法およびイオン注入装置
US6365263B1 (en) * 1999-05-27 2002-04-02 Winbond Electronics Corp. Method for forming cross-linking photoresist and structures formed thereby
CN1459861A (zh) * 2002-05-24 2003-12-03 海力士半导体有限公司 金属氧化物半导体晶体管及其制造方法
CN101295646A (zh) * 2007-04-25 2008-10-29 海力士半导体有限公司 制造半导体器件的方法
US20090163028A1 (en) * 2007-12-24 2009-06-25 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365263B1 (en) * 1999-05-27 2002-04-02 Winbond Electronics Corp. Method for forming cross-linking photoresist and structures formed thereby
JP2001307670A (ja) * 2000-04-18 2001-11-02 Nec Corp イオン注入エネルギーのモニター方法およびイオン注入装置
CN1459861A (zh) * 2002-05-24 2003-12-03 海力士半导体有限公司 金属氧化物半导体晶体管及其制造方法
CN101295646A (zh) * 2007-04-25 2008-10-29 海力士半导体有限公司 制造半导体器件的方法
US20090163028A1 (en) * 2007-12-24 2009-06-25 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435721A (zh) * 2016-09-22 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种GaAs/Si外延材料制备方法

Similar Documents

Publication Publication Date Title
CN103545213B (zh) 半导体器件及其制造方法
CN103545176A (zh) 用于将碳导入半导体结构的方法及由此形成的结构
US20110256674A1 (en) Two-way Halo Implant
US20090302413A1 (en) Semiconductor device and sti forming method therefor
CN102637600B (zh) Mos器件制备方法
JP4383929B2 (ja) フラッシュメモリ素子の高電圧トランジスタの製造方法
US8940589B2 (en) Well implant through dummy gate oxide in gate-last process
CN105140113A (zh) 一种改善离子注入准直性的方法
CN108470680B (zh) 半导体结构的制作方法
CN106328505A (zh) 半导体结构的形成方法
CN111223768A (zh) 低压cmos器件的制作方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
US10727130B2 (en) Semiconductor device and fabrication method thereof
CN111128700A (zh) 半导体器件的制备方法及半导体器件
CN108598003B (zh) 一种改善mos管应力效应的方法
US6348384B1 (en) Method of using organic polymer as covering layer for device lightly doped drain structure
CN101770944B (zh) 半导体器件栅极的制作方法
KR100636912B1 (ko) 반도체소자의 듀얼 게이트 형성방법
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法
KR100915165B1 (ko) 반도체 소자의 제조방법
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
CN107134409B (zh) 晶体管的离子注入方法和晶体管
KR101088817B1 (ko) 반도체 소자 및 그의 제조방법
CN106328534A (zh) Mos晶体管及其形成方法
CN113327846A (zh) 包括高阻电阻和ggnmos esd的模拟电路及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151209

WD01 Invention patent application deemed withdrawn after publication