CN106435721A - 一种GaAs/Si外延材料制备方法 - Google Patents

一种GaAs/Si外延材料制备方法 Download PDF

Info

Publication number
CN106435721A
CN106435721A CN201610844357.7A CN201610844357A CN106435721A CN 106435721 A CN106435721 A CN 106435721A CN 201610844357 A CN201610844357 A CN 201610844357A CN 106435721 A CN106435721 A CN 106435721A
Authority
CN
China
Prior art keywords
gaas
layer
substrate
single crystal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610844357.7A
Other languages
English (en)
Inventor
王文庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd
Original Assignee
Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd filed Critical Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd
Priority to CN201610844357.7A priority Critical patent/CN106435721A/zh
Publication of CN106435721A publication Critical patent/CN106435721A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体制造及设计技术领域，特别涉及一种GaAs/Si外延材料制备方法，包括：选取单晶Si衬底，并对单晶Si衬底清洗；在所述单晶Si衬底上形成凹层；在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；在所述Si薄膜层上形成GaAs种子层；在所述GaAs种子层上形成GaAs第一缓冲层；在所述GaAs第一缓冲层上形成GaAs第二缓冲层；在所述GaAs第二缓冲层上形成GaAs外延层。本发明实现了在价格便宜的单晶Si衬底上制备高质量的GaAs晶体薄膜，并且未引入附加应力场，在后续的器件制作中对器件品质不会产生附加的不良影响。

Description

一种GaAs/Si外延材料制备方法
技术领域：
本发明涉及半导体制造及设计技术领域，特别涉及一种GaAs/Si外延材料制备方法。
背景技术
GaAs薄膜由于其独特的物理化学性质(直接带隙、同太阳光谱匹配的禁带宽度、高光吸收系数等)越来越受人们关注，是近些年来国内外研究的热点，其制备方法包括磁控溅射法、化学气相沉积法和分子束外延法等。由于Si材料便宜，工艺成熟，且有大直径晶圆，因此，目前出现了很多基于Si材料的应用，基于硅材料的微电子器件不断推动着现代信息技术的快速发展，在Si基上外延生长GaAs薄膜，有利于降低成本和器件集成。但是，GaAs与硅材料之间晶格匹配性差，直接在Si衬底上制备GaAs材料，将产生极高的位错密度(109cm-2－1010cm-2量级)；另外，对GaAs/Si异质外延，GaAs薄膜与衬底Si之间热膨胀系数差异会导致热失配应变和应力。晶格失配引起位错，热应力失配在较大外延厚度时会引起薄膜龟裂(Crack)，导致外延出来的薄膜质量不佳。
人们一直在探索克服上述问题的方法，近年来，人们提出采用量子点的应力场改变外延材料中位错的传播方向。现有技术中，有采用分子束外延(Molecular BeamEpitaxy，MBE)生长In(Ga)As量子点位错阻挡层来降低GaAs/Si外延材料位错密度的报道，但是其生长速率慢，且多层In(Ga)As量子点位错阻挡层在GaAs/Si外延材料中会积累很强的压应变能，从而使制备的材料具有较大的应力。中国发明专利公开说明书201410514645.7中介绍了一种GaAs/Si外延材料的MOCVD制备方法，通过多层量子点位错阻挡层改变外延材料中位错的传播方向，减少位错，其过程为：利用MOCVD方法在清洁的单晶硅衬底上依次生长GaAs低温成核层、中温缓冲层、第一高温缓冲层、第二高温缓冲层、变温缓冲层、多层量子点位错阻挡层和应变插入层，最后生长GaAs外延层，工艺过程复杂，并且虽然通过应变超晶格的张应力作用，可以平衡多层量子点位错阻挡层的应变能，从而减小或消除材料的总应变能，但仍旧有应力隐忧。所以，应力场减少外延材料中位错的方法，在后续的器件制作中易产生裂纹，降低器件品质。
发明内容
本发明提供一种GaAs/Si外延材料制备方法，有效降低位错密度，减小热应力失配，其工艺过程相对简单，并且制备的材料对后续材料制备无附加应力隐患。
本发明提供一种GaAs/Si外延材料制备方法，包括以下步骤：
选取单晶Si衬底，并对单晶Si衬底清洗；
在所述单晶Si衬底上形成凹层；
在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；
在所述Si薄膜层上形成GaAs种子层；
在所述GaAs种子层上形成GaAs第一缓冲层；
在所述GaAs第一缓冲层上形成GaAs第二缓冲层；
在所述GaAs第二缓冲层上形成GaAs外延层。
优选地，所述单晶硅衬底的晶面为(100)晶面，偏向(011)晶面4°～6°，为本征型、n型或p型硅片，厚度400～500μm。
优选地，所述凹层的形成过程为：首先，向单晶Si衬底中高能离子注入Si离子，然后选择性刻蚀注入Si离子后的单晶Si衬底，形成阵列排布的凹槽构成的凹层，厚度50～100nm。
优选地，所述凹层的凹槽，下宽上窄，与上面的Si薄膜层以及下面的未注入Si离子的单晶Si衬底表面组成梯形结构。
更优地，在对所述单晶Si衬底进行离子注入前，首先在单晶Si衬底表面形成SiO2薄层，离子注入通过该SiO2薄层进行，离子注入后将其去除。
优选地，所述Si薄膜层通过1000～1100℃氢气气氛下退火得到，厚度10～15nm,Si薄膜层在凹层的凹槽处悬空设置。
优选地，所述种子层生长温度400～450℃，厚度15～25nm；所述GaAs第一缓冲层生长温度580～620℃，厚度200～300nm；所述GaAs第二缓冲层生长温度650～690℃，厚度500～600nm，生长结束后，在氢气和砷烷混合气体氛围中进行4～5次原位热循环退火，所述热循环退火为从350℃到750℃之间的3～5次热循环退火；所述GaAs外延层生长温度670℃～690℃，厚度1200～1300nm。
本发明具有以下有益效果：在本发明提供的一种GaAs/Si外延材料制备方法中，通过单晶Si衬底上选择性刻蚀凹层，Si薄膜层在凹层的凹槽处悬空设置，有效释放单晶Si衬底与GaAs之间的热失配应力，同时凹层上的Si薄膜层很薄，通过该薄层适当的晶格畸变，可以与GaAs之间形成良好的晶格匹配，有效减少晶格失配引起的位错，同时通过缓冲层的作用进一步减少位错，提高外延片质量。同时，本发明未引入附加应力场，在后续的器件制作中对器件品质不会产生附加的不良影响。
附图说明
为了更清楚地说明本发明实施例，下面结合附图对实施例进行详细的说明。
图1是本发明实施例的外延片的形成方法流程图；
图2是本发明实施例的外延材料的剖视图；
具体实施方案
下面详细描述本发明的实施例，所述实施例的示例在附图中示出。
本发明的一种GaAs/Si外延材料制备方法，包括以下步骤：
步骤101：选取单晶Si衬底1，并对单晶Si衬底1清洗；
步骤102：在所述单晶Si衬底1上形成凹层2；
步骤103：在所述凹层2上形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置；
步骤104：在所述Si薄膜层3上形成GaAs种子层4；
步骤105：在所述GaAs种子层4上形成GaAs第一缓冲层5；
步骤106：在所述GaAs第一缓冲层5上形成GaAs第二缓冲层6；
步骤107：在所述GaAs第二缓冲层上形成GaAs外延层7。
实施例1：
步骤101：选取单晶Si衬底1，并对单晶Si衬底1清洗。
所述单晶Si衬底1的晶面为(100)晶面，为本征型n型硅片，厚度400μm，硅的生长偏向(011)晶面6°，用以形成双原子台阶，抑制反向畴的形成。
步骤102：在所述单晶Si衬底1上形成凹层2。
所述凹层2的形成过程为：首先，在单晶Si衬底1表面热氧化形成SiO2薄层，离子注入通过该SiO2薄层进行，防止单晶Si衬底1在离子注入过程中被污染，高能离子注入Si,之后用HF将SiO2薄层去除，然后选择性湿法刻蚀注入Si离子后的单晶Si衬底1，形成阵列排布的凹槽21，构成凹层2，厚度70nm。
步骤103：在所述凹层上形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置。
所述Si薄膜层3通过1100℃氢气气氛下退火得到，厚度10nm。通过高温氢气气氛退火能使表面原子发生迁移,由于凹层2中的凹槽21下宽上窄，即未被刻蚀掉的凹层2的各凹槽21顶端距离很近，氢气气氛下高温退火形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置。
步骤104：在所述Si薄膜层3上形成GaAs种子层4。
所述种子层4生长温度420℃，厚度18nm；源流量为：三甲基镓2.7×10-5mol/min，砷烷6.7×10-3mol/min。该层作用为在Si薄膜层3表面形成一层连续的GaAs薄层，防止高温生长条件下的大尺寸三维岛状生长，并释放GaAs/Si薄膜的大失配应变能。
步骤105：在所述GaAs种子层上形成GaAs第一缓冲层5。
所述GaAs第一缓冲层5生长温度600℃，厚度200nm；源流量分别为：三甲基镓4.0×10-5mol/min，砷烷6.7×10-3mol/min。该层主要是提高GaAs材料的晶体质量，并改善硅衬底上GaAs薄膜的表面形貌。
步骤106：在所述GaAs第一缓冲层上形成GaAs第二缓冲层6。
所述GaAs第二缓冲层6生长温度670℃，厚度600nm，源流量分别为：三甲基镓4.0×10-5mol/min，砷烷6.7×10-3mol/min。生长结束后，在氢气和砷烷混合气体氛围中进行5次原位热循环退火，所述热循环退火为从350℃到750℃之间的5次热循环退火；该层利用这种退火，可以有效地降低GaAs薄膜中主要的高密度穿透位错，提高晶体质量。
步骤107：在所述GaAs第二缓冲层6上形成GaAs外延层7。
所述GaAs外延层7生长温度690℃，厚度1250nm。源流量分别为：三甲基镓4.0×10- 5mol/min，砷烷6.7×10-3mol/min。
实施例2：
步骤101：选取单晶Si衬底1，并对单晶Si衬底1清洗。
所述单晶Si衬底1的晶面为(100)晶面，为本征型n型硅片，厚度400μm，硅的生长偏向(011)晶面4°。
步骤102：在所述单晶Si衬底1上形成凹层2。
所述凹层2的形成过程为：首先，向单晶Si衬底1中高能离子注入Si离子，然后选择性干法刻蚀注入Si离子后的单晶Si衬底，形成阵列排布的凹槽21，构成凹层2，厚度90nm。
步骤103：在所述凹层2上形成Si薄膜层3，Si薄膜层3在凹层2的凹槽处21悬空设置。
所述Si薄膜层3通过1000℃氢气气氛下退火得到，厚度15nm，Si薄膜层3在凹层2的凹槽21处悬空设置。
步骤104：在所述Si薄膜层3上形成GaAs种子层4。
所述种子层4生长温度450℃，厚度25nm；源流量为：三甲基镓2.7×10-5mol/min，砷烷6.7×10-3mol/min。
步骤105：在所述GaAs种子层4上形成GaAs第一缓冲层5。
所述GaAs第一缓冲层5生长温度615℃，厚度280nm。源流量分别为：三甲基镓4.0×10-5mol/min，砷烷6.7×10-3mol/min。
步骤106：在所述GaAs第一缓冲层5上形成GaAs第二缓冲层6。
所述GaAs第二缓冲层6生长温度690℃，厚度530nm，源流量分别为：三甲基镓4.0×10-5mol/min，砷烷6.7×10-3mol/min。生长结束后，在氢气和砷烷混合气体氛围中进行4次原位热循环退火，所述热循环退火为从350℃到750℃之间的5次热循环退火。
步骤107：在所述GaAs第二缓冲层6上形成GaAs外延层7。
所述GaAs外延层7生长温度690℃，厚度1300nm。源流量分别为：三甲基镓4.0×10- 5mol/min，砷烷6.7×10-3mol/min。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种GaAs/Si外延材料制备方法，其特征在于，包括以下步骤：
选取单晶Si衬底，并对单晶Si衬底清洗；
在所述单晶Si衬底上形成凹层；
在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；
在所述Si薄膜层上形成GaAs种子层；
在所述GaAs种子层上形成GaAs第一缓冲层；
在所述GaAs第一缓冲层上形成GaAs第二缓冲层；
在所述GaAs第二缓冲层上形成GaAs外延层。
2.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述单晶硅衬底的晶面为(100)晶面，偏向(011)晶面4°～6°，为本征型、n型或p型硅片，厚度400～500μm。
3.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述凹层的形成过程为：首先，向单晶Si衬底中高能离子注入Si离子，然后选择性刻蚀注入Si离子后的单晶Si衬底，形成阵列排布的凹槽构成的凹层，厚度50～100nm。
4.根据权利要求3所述的GaAs/Si外延材料制备方法，其特征在于：所述凹层的凹槽，下宽上窄，与上面的Si薄膜层以及下面的未注入Si离子的单晶Si衬底表面组成梯形结构。
5.根据权利要求3或4所述的GaAs/Si外延材料制备方法，其特征在于：在对所述单晶Si衬底进行离子注入前，首先在单晶Si衬底表面形成SiO2薄层，离子注入通过该SiO2薄层进行，离子注入后将其去除。
6.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述Si薄膜层通过1000～1100℃氢气气氛下退火得到，厚度10～15nm。
7.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述种子层生长温度400～450℃，厚度15～25nm；所述GaAs第一缓冲层生长温度580～620℃，厚度200～300nm；所述GaAs第二缓冲层生长温度650～690℃，厚度500～600nm，生长结束后，在氢气和砷烷混合气体氛围中进行4～5次原位热循环退火，所述热循环退火为从350℃到750℃之间的3～5次热循环退火；所述GaAs外延层生长温度670℃～690℃，厚度1200～1300nm。
CN201610844357.7A 2016-09-22 2016-09-22 一种GaAs/Si外延材料制备方法 Pending CN106435721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610844357.7A CN106435721A (zh) 2016-09-22 2016-09-22 一种GaAs/Si外延材料制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610844357.7A CN106435721A (zh) 2016-09-22 2016-09-22 一种GaAs/Si外延材料制备方法

Publications (1)

Publication Number Publication Date
CN106435721A true CN106435721A (zh) 2017-02-22

Family

ID=58166019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610844357.7A Pending CN106435721A (zh) 2016-09-22 2016-09-22 一种GaAs/Si外延材料制备方法

Country Status (1)

Country Link
CN (1) CN106435721A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878457A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成phemt和mosfet的外延结构及制备方法
JP2019517732A (ja) * 2016-04-07 2019-06-24 アイクストロン、エスイー 半導体基板上の層の形成
TWI725418B (zh) * 2019-04-24 2021-04-21 行政院原子能委員會核能研究所 磊晶於異質基板之結構及其製備方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165399A (zh) * 1995-11-30 1997-11-19 现代电子产业株式会社 利用中温氧化层去除由离子注入产生的缺陷的方法
CN102214681A (zh) * 2011-06-03 2011-10-12 清华大学 半导体结构及其形成方法
CN102222738A (zh) * 2011-06-23 2011-10-19 西安神光安瑞光电科技有限公司 氮化镓衬底材料的制造方法
CN102412185A (zh) * 2010-09-26 2012-04-11 上海华虹Nec电子有限公司 降低射频ldmos器件中源端接触柱电阻的方法
CN102534768A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基砷化镓材料的方法
CN103177946A (zh) * 2011-12-21 2013-06-26 中国科学院微电子研究所 后栅工艺中假栅的制造方法
CN105023962A (zh) * 2015-07-30 2015-11-04 华南理工大学 一种生长在Si衬底上的GaAs薄膜及其制备方法
CN105140113A (zh) * 2015-08-11 2015-12-09 上海华力微电子有限公司 一种改善离子注入准直性的方法
CN105448675A (zh) * 2014-09-29 2016-03-30 北京邮电大学 一种GaAs/Si外延材料的MOCVD制备方法
CN105624792A (zh) * 2016-03-24 2016-06-01 中国科学院半导体研究所 一种硅基GaAs单晶薄膜及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165399A (zh) * 1995-11-30 1997-11-19 现代电子产业株式会社 利用中温氧化层去除由离子注入产生的缺陷的方法
CN102412185A (zh) * 2010-09-26 2012-04-11 上海华虹Nec电子有限公司 降低射频ldmos器件中源端接触柱电阻的方法
CN102214681A (zh) * 2011-06-03 2011-10-12 清华大学 半导体结构及其形成方法
CN102222738A (zh) * 2011-06-23 2011-10-19 西安神光安瑞光电科技有限公司 氮化镓衬底材料的制造方法
CN103177946A (zh) * 2011-12-21 2013-06-26 中国科学院微电子研究所 后栅工艺中假栅的制造方法
CN102534768A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基砷化镓材料的方法
CN105448675A (zh) * 2014-09-29 2016-03-30 北京邮电大学 一种GaAs/Si外延材料的MOCVD制备方法
CN105023962A (zh) * 2015-07-30 2015-11-04 华南理工大学 一种生长在Si衬底上的GaAs薄膜及其制备方法
CN105140113A (zh) * 2015-08-11 2015-12-09 上海华力微电子有限公司 一种改善离子注入准直性的方法
CN105624792A (zh) * 2016-03-24 2016-06-01 中国科学院半导体研究所 一种硅基GaAs单晶薄膜及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019517732A (ja) * 2016-04-07 2019-06-24 アイクストロン、エスイー 半導体基板上の層の形成
CN108878457A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成phemt和mosfet的外延结构及制备方法
TWI725418B (zh) * 2019-04-24 2021-04-21 行政院原子能委員會核能研究所 磊晶於異質基板之結構及其製備方法

Similar Documents

Publication Publication Date Title
US10174439B2 (en) Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
CN105210172B (zh) 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置
CN100530543C (zh) 外延生长方法
CN109056058A (zh) 一种制备GaN衬底材料的方法
CN105448675B (zh) 一种GaAs/Si外延材料的MOCVD制备方法
US9343303B2 (en) Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
RU2008145801A (ru) Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii руппы и полупроводниковая кристаллическая подложка из нитрида iii руппы
JP2012533906A (ja) 量子ドット構造および関連構造を用いる半導体構造体および半導体デバイスの製造方法
CN109065438A (zh) AlN薄膜的制备方法
JP2016013934A (ja) β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP2009270200A (ja) 半導体をその基板から分離する方法
CN106435721A (zh) 一种GaAs/Si外延材料制备方法
RU2008145803A (ru) Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii группы и полупроводниковая кристаллическая подложка из нитрида iii группы
CN109023516A (zh) 制备自支撑GaN衬底的自分离方法
Kissinger et al. Stepwise equilibrated graded Ge x Si1− x buffer with very low threading dislocation density on Si (001)
JP2014009156A (ja) 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
Vanhollebeke et al. Compliant substrate technology: integration of mismatched materials for opto-electronic applications
CN105702826A (zh) 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN106252211A (zh) 一种AlN外延层的制备方法
CN101724910A (zh) 消除GaN厚膜材料表面缺陷的方法
CN104835718A (zh) 生长在Si衬底上的GaAs薄膜及其制备方法
CN106328774A (zh) 一种GaN薄膜的外延生长方法及应用
CN105679650A (zh) 一种在Si衬底上制备高迁移率AlGaN/GaN电子功率器件的方法
CN103794694A (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
JP2005343704A (ja) ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication