CN1165399A - 利用中温氧化层去除由离子注入产生的缺陷的方法 - Google Patents
利用中温氧化层去除由离子注入产生的缺陷的方法 Download PDFInfo
- Publication number
- CN1165399A CN1165399A CN96123096A CN96123096A CN1165399A CN 1165399 A CN1165399 A CN 1165399A CN 96123096 A CN96123096 A CN 96123096A CN 96123096 A CN96123096 A CN 96123096A CN 1165399 A CN1165399 A CN 1165399A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- silicon substrate
- warm
- cvd oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000007547 defect Effects 0.000 title abstract description 8
- 238000005468 ion implantation Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 130
- 230000002950 deficient Effects 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000428 dust Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 238000013508 migration Methods 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052681 coesite Inorganic materials 0.000 claims 2
- 229910052906 cristobalite Inorganic materials 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 229910052682 stishovite Inorganic materials 0.000 claims 2
- 229910052905 tridymite Inorganic materials 0.000 claims 2
- 150000002500 ions Chemical class 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 229940090044 injection Drugs 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- -1 boron ion Chemical class 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
一种形成电阻小和电特性好的浅结的方法，利用淀积在源/漏区上的中温CVD氧化层，把杂质离子注入其中。中温CVD氧化层使硅衬底表面承受拉伸应力。在约760-820℃温度下，在硅衬底上形成中温CVD氧化层，使衬底内的缺陷移到硅衬底的表面。结果硅衬底内的缺陷浓度下降，使得小尺寸延伸缺陷在硅衬底的表面。通过进行下一步的工艺，例如，金属化或附加的热处理工艺，从硅衬底的表面上自然去除延伸缺陷。
Description
本发明涉及一种制造半导体器件的方法，特别涉及一种使器件的源/漏结中产生的漏电流和它们的结深减小的方法。
通常，随着集成电路的发展，源/漏的结深在提高器件的电特性方面充当着重要角色。
图1是表示按照已有技术形成半导体器件的方法的剖面图，图中示出了一种形成于N阱中的MOS晶体管。如图1所示，用形成MOSFET的常规方法，在硅衬底1中的N阱2上，依次形成场氧化层3、栅氧化层4、栅极5和间隔6。
此时，在源/漏区上形成氧化层11，例如热氧化缓冲层，以防止硅衬底1在形成栅极5的腐蚀工艺中受损伤。另外，在用各向异性腐蚀工艺腐蚀形成间隔6的绝缘层时，通过在所述硅衬底上保留部分绝缘层，可以产生氧化层11。然后，间隔6形成在所述栅极的侧壁上，在硅衬底1的表面上形成氧化层11，防止硅衬底1在各向异性腐蚀中受损伤。而且，在进行离子注入工艺形成作源/漏的重掺杂区7时，氧化层11用作保护层，以防止后续的离子注入期间金属杂质掺入衬底。
接着，在所得结构上形成第一绝缘层8，例如，正硅酸乙酯(TEOS)层。在第一绝缘层上形成有高流动性的第二绝缘层9，例如，硼磷硅酸盐玻璃层(此后称之为BPSG层)。最后，在约850℃的温度下，进行炉退火工艺(FA)。
然而，该方法很难形成很浅的p+n结。在形成浅p+n结过程中，应以低能量把BF2离子注入到硅衬底中。虽然一般用于半导体制造领域中的离子注入机能用10KeV的加速能量注入离子，但由于很低的离子束流，使得在实际工艺中很难用这种低能量。而且，在离子注入后的热处理中，低温工艺对浅结来说变得有效，但BPSG层平面化的临界条件限制了其温度。在低温热处理中，由于掺杂剂的活化和去除缺陷能力的减弱，很难防止方阻(Rs)和结漏电流的增加。
特别是，由于BF2离子中的氟(F)会使硅衬底非晶化，所以，在硅衬底的非晶结构和结晶结构的界面的底部产生和分布有缺陷，例如，硅填隙。在热处理后，这些缺陷位于耗尽区，因此结的漏电流增大。
因此，本发明的目的是提供一种形成半导体器件的方法，通过控制在硅衬底上形成氧化层的淀积温度，可提高器件的电特性和可靠性。
本发明的另一个目的是提供一种通过防止热氧化工艺期间掺杂剂扩散到硅衬底中来形成浅结的方法。
本发明还有一个目的是提供一种形成有小方阻(sheet resistance)的结的方法。
按照本发明的一个方案，提供一种形成半导体器件的方法，包括下列步骤：在硅衬底上形成缓冲氧化层；把杂质离子注入到所述硅衬底中，形成有源区；除去所述缓冲氧化层；以及在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触，从而除去由对所述硅衬底表面的离子注入产生的缺陷。
按照本发明的另一方案，提供一种形成半导体器件的方法，包括下列步骤：在硅衬底上形成缓冲氧化层；把杂质离子注入到所述硅衬底中，形成有源区；除去所述缓冲氧化层；在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触；在所述中温CVD氧化层上形成离子掺杂的SiO2层；进行使所述离子掺杂的SiO2层平面化的热处理工艺；以及进行快速热退火工艺。
按照本发明的另一方案，提供一种形成半导体器件的方法，包括下列步骤：在硅衬底上形成栅绝缘层；在所述栅绝缘层上形成栅极；把低浓度离子注入到所述硅衬底中，形成轻掺杂区；在所得结构上形成绝缘层；对所述绝缘层进行各向异性腐蚀工艺，在所述硅衬底上留下部分所述绝缘层，以便在所述栅极的侧壁上形成绝缘间隔，并在所述硅衬底的表面上形成缓冲氧化层；通过所述缓冲氧化层，把高浓度的离子注入到所述硅衬底中，形成高掺杂区；除去所述缓冲氧化层；以及在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触；从而除去由对所述硅衬底表面的离子注入产生的缺陷。
按照本发明的又一方案，提供一种形成半导体器件的方法，包括下列步骤：在硅衬底上形成栅绝缘层；在所述栅绝缘层上形成栅极；把低浓度离子注入到所述硅衬底中，形成轻掺杂区；在所得结构上形成绝缘层；对所述绝缘层进行各向异性腐蚀工艺，在所述硅衬底上留下部分所述绝缘层，以便在所述栅极的侧壁上形成绝缘间隔，并在所述硅衬底的表面上形成缓冲氧化层；通过所述缓冲氧化层，把高浓度的离子注入到所述硅衬底中，形成重掺杂区；除去所述缓冲氧化层；在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触；在所述中温CVD氧化层上形成离子掺杂的SiO2层；进行使所述离子掺杂的SiO2层平面化的热处理工艺；以及进行快速热退火工艺。
按照本发明的再一方案，提供一种形成半导体器件的方法，包括下列步骤：提供有一个表面的半导体衬底；形成氧化层，覆盖所述半导体衬底的所述表面；借助离子注入，通过所述氧化层，把杂质引入所述半导体衬底中，形成有源区，所述有源区在所述表面之下的第一位置有一结区，所述引入步骤使所述表面之下的第二位置处的所述半导体中产生多个缺陷，所述第一位置与所述第二位置相邻；从所述表面上除去所述氧化层；以及在所述表面上与其接触地形成中温层间介质层，所述形成中温层间介质层的步骤，使大多数所述缺陷从所述第一位置向所述表面迁移。
下面结合附图对本发明实施例的说明，会使本发明的其它目的和方案更清楚，其中：
图1是表示按照已有技术形成半导体器件的方法的剖面图；
图2是表示按照本发明形成半导体器件的方法的剖面图；
图3A是表示已注入As的及在去除了衬垫(屏蔽)氧化层后，用TEOS氧化物和MTO淀积的样品的硼深度分布曲线图；
图3B是表示在炉退火后和用于覆盖硅表面的各种氧化层的RTA后硼深度分布曲线图；以及
图4是表示按照已有技术和本发明的结漏电流与反向偏置的变化关系曲线图。
下面参照图2说明本发明的实施例。
图2是表示按照本发明形成半导体器件的方法的剖面图。首先，利用常规方法，在硅衬底21上，依次形成N阱22、场氧化层23、栅氧化层24、栅极25和绝缘间隔26。间隔26用于形成LDD(轻掺杂漏)结构，这已为本领域的技术人员所知。此时，为了与上述一样的目的，在硅衬底21上形成厚约20-150A的热氧化层(未示出)，例如，图1所示的缓冲氧化层。然后，通过热氧化层，把BF2离子注入到硅衬底21中，形成作源/漏的重掺杂区。
在离子注入后，应注意，用HF溶液腐蚀热氧化层，暴露源/漏区。接着，在约760-820℃的温度下和SiH4与N2O的流量比为1∶50-1∶100的条件下，在所得结构上，形成厚约300-800埃的中温CVD氧化层28，使之与暴露的源/漏区接触。在优选实施例中，在约780℃下，中温CVD氧化层28的厚度约为500埃。
另一方面，在用LPCVD(低压化学汽相沉积)TEOS作为如图1所示的第一层间绝缘层的情况下，在非晶结构和晶体结构的界面的底部产生了延伸的缺陷，没有出现延伸缺陷的部分在界面以下。即，由于因LPCVD TEOS层有2×108达因/cm2的拉伸应力使硅衬底承受压应力，这些缺陷用710℃的低温工艺无法移到硅衬底的表面，这些缺陷存在于非晶结构和晶体结构的界面的底部。
然而，在本发明中，在淀积中温CVD氧化层28作为第一层间绝缘层时，由离子注入产生的点缺陷(填隙)移到硅衬底21的表面。压应力为1.53×109达因/cm2的中温CVD氧化层(MTO)28使硅衬底21的表面承受拉伸应力，在约780℃温度下，进行其淀积，以便产生致使缺陷移到表面的外扩散。结果，硅衬底21内的缺陷浓度下降，小尺寸的延伸缺陷在硅衬底21的表面上。通过进行快速热退火，可以从硅衬底21的表面上自然除去这些缺陷。
本发明中，尽管延伸缺陷移到了硅衬底的表面，但其方阻没有增加，这是因为大量俘获了硅衬底内的硼离子的延伸缺陷大大地减少的缘故。
图3A是表示已As-注入的硼深度分布曲线图，及在去除了衬垫(屏)氧化层后，用TEOS氧化物和MTO淀积的样品的硼深度分布曲线图，其中示出了本发明的结深小于用TEOS层的已有技术的结深。
下面将说明本发明的另一实施例。
在中温CVD氧化层28上，形成用于平面化的绝缘层。这种情况下，需要高温热处理来改善绝缘层的平面化。通常，用于平面化的绝缘层由BPSG层或PSG(磷硅玻璃)层构成。也就是说，在形成中温CVD氧化层28后，在约850℃温度下，在所得结构上形成BPSG层29，然后，进行用于平面化的热处理。
为了去除表面上的缺陷，必须进行另外的热处理，不考虑BPSG层的平面化的热处理。因此，本发明的另一实施例提供合适的热处理工艺。
虽然在热处理BPSG层29的步骤中，需要高温处理来把缺陷移到硅表面，但为了不增加结深，必须控制温度。特别是，高温热处理存在使BPSG层29劣化的问题，有可能在硅衬底21内部，从由注入引起的点缺陷生长出大的延伸缺陷，这取决于后续的高温热处理。而且，高浓度注入后的高温退火，会引起高密度堆垛层错。
结果，平面化BPSG层29的临界温度必须限制在能形成浅结且不在硅衬底内形成延伸缺陷的特定温度。
在优选实施例中，可以采用快速热退火工艺(此后称之为RTA工艺)。为了进行RTA工艺，必须在BPSG层29上形成低温氧化层30，防止其中的硼离子扩散到进行RTA工艺的处理室中。因此，在利用PECVD(等离子增强化学汽相沉积)法形成厚约100-500埃的氧化层30后，在950-1050℃温度下和氮气气氛中，RTA处理2-10秒。
图3B是表示在炉退火和用于覆盖硅表面的各种氧化层的RTA后硼深度分布曲线图。如图3B所示，已进行了平面化BPSG层29的常规热处理，然后，在1000℃的温度下，进行了10秒的RTA处理；所以，本发明的结深小于已有技术的结深。
表1示出RTA工艺对减小薄层电阻的效果。
| 工艺 | 方阻 |
| Si/TEOS+FA(850℃，30分钟) | 270Ω/cm2 |
| Si/MTO+FA | 259Ω/cm2 |
| Si/MTO+FA+RTA(1000℃，10秒) | 195Ω/cm2 |
图4是表示按照已有技术和本发明的结漏电流与反向偏置的变化关系曲线图，其中显示出结漏电流大为减小。
从上述的说明可知，本发明提供一种浅结器件，利用了中温CVD氧化层和炉退火工艺。而且，本发明有效地去除了离子注入产生的缺陷，从而极大地改善了有助于器件电流驱动性的电活性。
因此，应该明白，本发明不限于这里所公开的、欲作为实施本发明的最好模式的特殊实施例，除所附权利要求书所作限定之外，本发明不限于上述的特定实施例。
Claims (23)
1、一种形成半导体器件的方法，包括下列步骤：
在硅衬底上形成缓冲氧化层；
把杂质离子注入到所述硅衬底中，形成有源区；
除去所述缓冲氧化层；以及
在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触，从而除去由对所述硅衬底表面的离子注入产生的缺陷。
2、根据权利要求1所述的方法，其中，在约760-820℃温度下形成所述中温CVD氧化层。
3、根据权利要求1所述的方法，其中，形成厚约300-8000埃的所述中温CVD氧化层。
4、根据权利要求1所述的方法，其中，在SiH4与N2O的流量比约为1∶50-1∶100的条件下形成所述中温CVD氧化层。
5、根据权利要求1所述的方法，其中，所述缓冲氧化层是自然氧化层、人工热生长氧化层和残余氧化层中的任何一种。
6、一种形成半导体器件的方法，包括下列步骤：
在硅衬底上形成缓冲氧化层；
把杂质离子注入到所述硅衬底中，形成有源区；
除去所述缓冲氧化层；
在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触；
在所述中温CVD氧化层上形成离子掺杂的SiO2层；
进行使所述离子掺杂的SiO2层平面化的热处理工艺；以及
进行快速热退火工艺。
7、根据权利要求6所述的方法，其中，进行所述快速热退火工艺的步骤还包括在所述离子掺杂的SiO2层上形成氧化层的步骤。
8、根据权利要求6所述的方法，其中，约在760-820℃温度下形成所述中温CVD氧化层。
9、根据权利要求6所述的方法，其中，形成厚约300-800埃的所述中温CVD氧化层。
10、根据权利要求6所述的方法，其中，在SiH4与N2O的流量比约为1∶50-1∶100的条件下形成所述中温CVD氧化层。
11、根据权利要求6所述的方法，其中，所述缓冲氧化层是自然氧化层、人工热生长氧化层和残余氧化层中的任何一种。
12、根据权利要求6所述的方法，其中，所述热退火工艺进行约2-10秒。
13、根据权利要求12所述的方法，其中，在氮气气氛中进行所述快速热退火工艺。
14、根据权利要求6所述的方法，其中，所述离子掺杂的SiO2层是BPSG层。
15、根据权利要求6所述的方法，其中，所述离子掺杂的SiO2层是BPSG层。
16、根据权利要求7所述的方法，其中，形成厚约100-500埃的作为覆盖层的所述氧化层。
17、一种形成半导体器件的方法，包括下列步骤：
在硅衬底上形成栅绝缘层；
在所述栅绝缘层上形成栅极；
把低浓度离子注入到所述硅衬底中，形成轻掺杂区；
在所得结构上形成绝缘层；
对所述绝缘进行各向异性腐蚀工艺，在所述硅衬底上留下部分所述绝缘层，以便在所述栅极的侧壁上形成绝缘间隔，在所述硅衬底的表面上形成缓冲氧化层；
通过所述缓冲氧化层，把高浓度的离子注入到所述硅衬底中，形成重掺杂区；
除去所述缓冲氧化层；以及
在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触，从而除去由对所述硅衬底表面的离子注入产生的缺陷。
18、根据权利要求17所述的方法，其中，在760-820℃温度下形成所述中温CVD氧化层。
19、一种形成半导体器件的方法，包括下列步骤：
在硅衬底上形成栅绝缘层；
在所述栅绝缘层上形成栅极；
把低浓度离子注入到所述硅衬底中，形成轻掺杂区；
在所得结构上形成绝缘层；
对所述绝缘层进行各向异性腐蚀工艺，在所述硅衬底上留下部分所述绝缘层，以便在所述栅极的侧壁上形成绝缘间隔，在所述硅衬底的表面上形成缓冲氧化层；
通过所述缓冲氧化层，把高浓度的离子注入到所述硅衬底中，形成重掺杂区；
除去所述缓冲氧化层；
在所得结构上形成中温CVD氧化层，使所述中温CVD氧化层与所述有源区接触；
在所述中温CVD氧化层上形成离子掺杂的SiO2层；
进行使所述离子掺杂的SiO2层平面化的热处理工艺；以及
进行快速热退火工艺。
20、根据权利要求19所述的方法，其中，在760-820℃温度下形成所述中温CVD氧化层。
21、根据权利要求19所述的方法，其中，进行所述快速热退火工艺的步骤还包括在所述离子掺杂的SiO2层上形成氧化层的步骤。
22、一种形成半导体器件的方法，包括下列步骤：
提供有一个表面的半导体衬底；
形成氧化层，覆盖所述半导体衬底的所述表面；
借助离子注入，通过所述氧化层，把杂质引入半导体衬底中，形成有源区，所述有源区在所述表面之下的第一位置有一结区，所述引入步骤使所述表面之下的第二位置处的所述半导体中产生多个缺陷，所述第一位置与所述第二位置相邻；
从所述表面上除去所述氧化层；以及
在所述表面上与其接触地形成中温层间介质层，所述形成中温层间介质层的步骤，使大多数所述缺陷从所述第一位置向所述表面迁移。
23、根据权利要求22所述的方法，其中，在760-820℃温度下形成所述中温CVD氧化层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR45482/1995 | 1995-11-30 | ||
| KR45482/95 | 1995-11-30 | ||
| KR19950045482 | 1995-11-30 | ||
| KR50433/1995 | 1995-11-30 | ||
| KR50433/95 | 1995-11-30 | ||
| KR1019950050433A KR0170901B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 소자의 초저접합 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1165399A true CN1165399A (zh) | 1997-11-19 |
| CN1103494C CN1103494C (zh) | 2003-03-19 |
Family
ID=26631444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96123096A Expired - Lifetime CN1103494C (zh) | 1995-11-30 | 1996-11-29 | 半导体器件的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5846887A (zh) |
| JP (1) | JP3249753B2 (zh) |
| CN (1) | CN1103494C (zh) |
| DE (1) | DE19649701B4 (zh) |
| GB (1) | GB2307790B (zh) |
| TW (1) | TW358229B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294632C (zh) * | 2001-12-13 | 2007-01-10 | 优志旺电机株式会社 | 半导体晶片的热处理方法 |
| CN1319151C (zh) * | 2003-10-31 | 2007-05-30 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| CN102756359A (zh) * | 2011-04-26 | 2012-10-31 | 博世电动工具（中国）有限公司 | 便携式切割工具 |
| CN104332407A (zh) * | 2014-08-27 | 2015-02-04 | 上海华力微电子有限公司 | 用于镍硅合金化工艺的阻挡层的制备方法 |
| CN106435721A (zh) * | 2016-09-22 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种GaAs/Si外延材料制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387372A (ja) * | 1988-07-22 | 1991-04-12 | Canon Inc | 堆積膜形成方法 |
| US5217912A (en) * | 1990-07-03 | 1993-06-08 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| JP2771066B2 (ja) * | 1992-02-03 | 1998-07-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US5418173A (en) * | 1992-11-24 | 1995-05-23 | At&T Corp. | Method of reducing ionic contamination in integrated circuit fabrication |
-
1996
- 1996-11-27 US US08/757,161 patent/US5846887A/en not_active Expired - Lifetime
- 1996-11-29 DE DE19649701A patent/DE19649701B4/de not_active Expired - Lifetime
- 1996-11-29 GB GB9624883A patent/GB2307790B/en not_active Expired - Fee Related
- 1996-11-29 JP JP32043096A patent/JP3249753B2/ja not_active Expired - Fee Related
- 1996-11-29 CN CN96123096A patent/CN1103494C/zh not_active Expired - Lifetime
- 1996-11-30 TW TW085114813A patent/TW358229B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294632C (zh) * | 2001-12-13 | 2007-01-10 | 优志旺电机株式会社 | 半导体晶片的热处理方法 |
| CN1319151C (zh) * | 2003-10-31 | 2007-05-30 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| CN102756359A (zh) * | 2011-04-26 | 2012-10-31 | 博世电动工具（中国）有限公司 | 便携式切割工具 |
| CN104332407A (zh) * | 2014-08-27 | 2015-02-04 | 上海华力微电子有限公司 | 用于镍硅合金化工艺的阻挡层的制备方法 |
| CN104332407B (zh) * | 2014-08-27 | 2020-03-31 | 上海华力微电子有限公司 | 用于镍硅合金化工艺的阻挡层的制备方法 |
| CN106435721A (zh) * | 2016-09-22 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种GaAs/Si外延材料制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5846887A (en) | 1998-12-08 |
| GB2307790B (en) | 2000-07-05 |
| JP3249753B2 (ja) | 2002-01-21 |
| DE19649701B4 (de) | 2006-01-12 |
| DE19649701A1 (de) | 1997-06-12 |
| TW358229B (en) | 1999-05-11 |
| JPH09171970A (ja) | 1997-06-30 |
| CN1103494C (zh) | 2003-03-19 |
| GB9624883D0 (en) | 1997-01-15 |
| GB2307790A (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124272A (en) | Method of producing field effect transistor | |
| KR100328188B1 (ko) | 반도체 기판,고체 촬상 장치 및 그 제조 방법 | |
| CN1139973C (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| CN1295779C (zh) | 集成电路晶体管与其形成方法 | |
| US6376318B1 (en) | Method of manufacturing a semiconductor device | |
| US5998253A (en) | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell | |
| JP3513411B2 (ja) | 半導体デバイスの製造方法 | |
| CN1320614C (zh) | 用于改善晶体管性能的复合间隔区内衬 | |
| US5872047A (en) | Method for forming shallow junction of a semiconductor device | |
| EP0852394A2 (en) | Method for making very shallow junctions in silicon devices | |
| KR100231607B1 (ko) | 반도체 소자의 초저접합 형성방법 | |
| KR970006262B1 (ko) | 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법 | |
| CN1103494C (zh) | 半导体器件的制造方法 | |
| US5217924A (en) | Method for forming shallow junctions with a low resistivity silicide layer | |
| CN1202004A (zh) | 集成电路制造方法 | |
| US5623165A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
| CN1319880A (zh) | 反向短沟道效应的减少 | |
| US6455366B1 (en) | Method of forming a junction region in a semiconductor device | |
| US5874344A (en) | Two step source/drain anneal to prevent dopant evaporation | |
| KR100440078B1 (ko) | 반도체소자의 제조방법 | |
| RU2235388C2 (ru) | Способ изготовления мдп транзистора с локальными участками захороненного изолятора | |
| CN1207759C (zh) | 一种防止mos晶体管发生栅极贫化现象的方法 | |
| KR20000041382A (ko) | 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터 제조방법 | |
| JPH05190850A (ja) | 半導体装置の製造方法 | |
| KR100326250B1 (ko) | 트랜지스터의얕은접합형성을위한반도체소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HAIRYOKSA SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Gyeonggi Do, South Korea Patentee after: Hairyoksa Semiconductor Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Hyundai Electronics Industries Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: 658868 NEW BRUNSWICK, INC. Free format text: FORMER OWNER: HAIRYOKSA SEMICONDUCTOR CO., LTD. Effective date: 20120615 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120615 Address after: new brunswick Patentee after: Hynix Semiconductor Inc. Address before: Gyeonggi Do, South Korea Patentee before: Hairyoksa Semiconductor Co., Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: CONVERSANT INTELLECTUAL PROPERTY N.B.868 INC. Free format text: FORMER NAME: 658868 NEW BRUNSWICK, INC. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: new brunswick Patentee after: Covenson wisdom N.B.868 company Address before: new brunswick Patentee before: Hynix Semiconductor Inc. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20030319 |
|
| EXPY | Termination of patent right or utility model |