JPH09171970A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH09171970A JPH09171970A JP8320430A JP32043096A JPH09171970A JP H09171970 A JPH09171970 A JP H09171970A JP 8320430 A JP8320430 A JP 8320430A JP 32043096 A JP32043096 A JP 32043096A JP H09171970 A JPH09171970 A JP H09171970A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- manufacturing
- forming
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 230000007547 defect Effects 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 241000440442 Oenocarpus bataua Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体素子のソースドレイン接合
で生ずる漏れ電流および接合深さを最小限に抑さえるた
め、イオン注入による欠陥を中温酸化膜を用いて除去す
るようにした半導体素子の製造方法を提供する。 【解決手段】 半導体素子の製造方法は、中温ＣＶＤ酸
化膜を形成する際に、中温ＣＶＤ酸化膜を活性領域と接
するように形成し、中温ＣＶＤ酸化膜と活性領域との接
触によって、イオン不純物を注入する段階で生じた欠陥
がシリコン基板の表面に移動するようにする。
で生ずる漏れ電流および接合深さを最小限に抑さえるた
め、イオン注入による欠陥を中温酸化膜を用いて除去す
るようにした半導体素子の製造方法を提供する。 【解決手段】 半導体素子の製造方法は、中温ＣＶＤ酸
化膜を形成する際に、中温ＣＶＤ酸化膜を活性領域と接
するように形成し、中温ＣＶＤ酸化膜と活性領域との接
触によって、イオン不純物を注入する段階で生じた欠陥
がシリコン基板の表面に移動するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法、特にソース／ドレイン接合(source/drain junctio
n) 形成に関する。より一層詳しくは、本発明は、半導
体素子のソースドレイン接合で生ずる漏れ電流および接
合深さを最小限に抑さえるため、イオン注入による欠陥
を中温酸化膜を用いて除去するようにした半導体素子の
製造方法に関する。
法、特にソース／ドレイン接合(source/drain junctio
n) 形成に関する。より一層詳しくは、本発明は、半導
体素子のソースドレイン接合で生ずる漏れ電流および接
合深さを最小限に抑さえるため、イオン注入による欠陥
を中温酸化膜を用いて除去するようにした半導体素子の
製造方法に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９５−４５４８２号（１
９９５年１１月３０日出願）および韓国特許出願第１９
９５−５０４３３号（１９９５年１１月３０日出願）の
明細書の記載に基づくものであって、当該韓国特許出願
の番号を参照することによって当該韓国特許出願の明細
書の記載内容が本明細書の一部分を構成するものとす
る。
の基礎たる韓国特許出願第１９９５−４５４８２号（１
９９５年１１月３０日出願）および韓国特許出願第１９
９５−５０４３３号（１９９５年１１月３０日出願）の
明細書の記載に基づくものであって、当該韓国特許出願
の番号を参照することによって当該韓国特許出願の明細
書の記載内容が本明細書の一部分を構成するものとす
る。
【０００３】
【従来の技術】一般に半導体素子の開発にともなって、
該素子の電気的特性を改善する上でソース／ドレイン接
合の接合深さ(junction depth)が重要な役割を担うこと
が知られている。すなわち、半導体素子の集積度が増加
することにともなって極めて浅い接合深さ（以下、超低
接合ともいう）の必要性が高まっている。
該素子の電気的特性を改善する上でソース／ドレイン接
合の接合深さ(junction depth)が重要な役割を担うこと
が知られている。すなわち、半導体素子の集積度が増加
することにともなって極めて浅い接合深さ（以下、超低
接合ともいう）の必要性が高まっている。
【０００４】図５は、従来技術により製造した半導体素
子の模式的構造を説明するための断面図である。この図
では、Ｎ−ウェルに形成されたＭＯＳトランジスタが示
されている。 このトランジスタは既知のＭＯＳＦＥＴを
形成する方法にもとづいて作られるもので、シリコン基
板１上にＮ−ウェルを形成した後、 該Ｎ−ウェルにフィ
ールド酸化膜３、ゲート酸化膜４、ゲート電極５、 およ
びスペーサ酸化膜６を順次形成する。
子の模式的構造を説明するための断面図である。この図
では、Ｎ−ウェルに形成されたＭＯＳトランジスタが示
されている。 このトランジスタは既知のＭＯＳＦＥＴを
形成する方法にもとづいて作られるもので、シリコン基
板１上にＮ−ウェルを形成した後、 該Ｎ−ウェルにフィ
ールド酸化膜３、ゲート酸化膜４、ゲート電極５、 およ
びスペーサ酸化膜６を順次形成する。
【０００５】この際、 緩衝酸化膜１１をソース／ドレイ
ン領域に形成することによって、ゲート電極５を形成す
るエッチング工程時にシリコン基板１の損傷を防止す
る。また、前記緩衝酸化膜１１はゲート電極５の形成に
続いて、スペーサ酸化膜６を形成する際に、シリコン基
板１の損傷を防止するために前記緩衝酸化膜上に残留し
てなるスペーサ酸化膜の一部分からなる。さらに、この
緩衝酸化膜１１はソース／ドレイン接合形成のための高
濃度イオン注入後、後続イオン注入間金属不純物が基板
へ拡散されることを防止するために提供される。
ン領域に形成することによって、ゲート電極５を形成す
るエッチング工程時にシリコン基板１の損傷を防止す
る。また、前記緩衝酸化膜１１はゲート電極５の形成に
続いて、スペーサ酸化膜６を形成する際に、シリコン基
板１の損傷を防止するために前記緩衝酸化膜上に残留し
てなるスペーサ酸化膜の一部分からなる。さらに、この
緩衝酸化膜１１はソース／ドレイン接合形成のための高
濃度イオン注入後、後続イオン注入間金属不純物が基板
へ拡散されることを防止するために提供される。
【０００６】つぎに、前記した層構造上にテトラエトキ
シシラン（以下、ＴＥＯＳとする）等からなる第１層間
絶縁膜８を形成する。また、この第１層間絶縁膜８上に
ボロホスホシリケート・ガラス層（以下、ＢＰＳＧ膜と
する）等からなる高流動性の第２層間絶縁膜９を形成す
る。最後に、約８５０℃でファーネス・アニーリング
（以下、ＦＡとする）を実施する。
シシラン（以下、ＴＥＯＳとする）等からなる第１層間
絶縁膜８を形成する。また、この第１層間絶縁膜８上に
ボロホスホシリケート・ガラス層（以下、ＢＰＳＧ膜と
する）等からなる高流動性の第２層間絶縁膜９を形成す
る。最後に、約８５０℃でファーネス・アニーリング
（以下、ＦＡとする）を実施する。
【０００７】
【発明が解決しようとする課題】しかし、このような製
造方法として超低接合のｐ＋ｎを形成することは困難で
ある。浅いｐ＋ｎ接合を形成するためには、シリコン基
板に低エネルギーのＢＦ2 イオンを注入することが必要
となる。
造方法として超低接合のｐ＋ｎを形成することは困難で
ある。浅いｐ＋ｎ接合を形成するためには、シリコン基
板に低エネルギーのＢＦ2 イオンを注入することが必要
となる。
【０００８】ところで、半導体製造時に現在使用されて
いるイオン注入器は、１０ＫｅＶの加速エネルギーでイ
オン注入を可能とする。しかし、実際の工程でこのよう
な低エネルギーを用いることは困難である。なぜなら、
イオンビーム電流がかなり低いからである。また、イオ
ン注入の後に続く熱処理工程では、低温で処理すること
が浅い接合にとって有益となるけれども、ＢＰＳＧ膜を
平坦化するための臨界条件を考慮すると、このような熱
処理温度には限界がある。低温熱処理の場合、ドーパン
ト活性化と欠陥を除去する程度が減少するために面抵抗
（Ｒｓ）および接合漏れ電流の増加を防止することが困
難である。
いるイオン注入器は、１０ＫｅＶの加速エネルギーでイ
オン注入を可能とする。しかし、実際の工程でこのよう
な低エネルギーを用いることは困難である。なぜなら、
イオンビーム電流がかなり低いからである。また、イオ
ン注入の後に続く熱処理工程では、低温で処理すること
が浅い接合にとって有益となるけれども、ＢＰＳＧ膜を
平坦化するための臨界条件を考慮すると、このような熱
処理温度には限界がある。低温熱処理の場合、ドーパン
ト活性化と欠陥を除去する程度が減少するために面抵抗
（Ｒｓ）および接合漏れ電流の増加を防止することが困
難である。
【０００９】特に、ＢＦ2 イオン注入時にフッ素がシリ
コン基板を非晶質化させるため、点欠陥(Silicon inter
stitials) のような欠陥が生じてシリコン基板の非晶質
／結晶質構造の境界面に分布する。このような欠陥は、
熱処理の後に空乏層に位置し、接合漏れ電流の増加をも
たらす。
コン基板を非晶質化させるため、点欠陥(Silicon inter
stitials) のような欠陥が生じてシリコン基板の非晶質
／結晶質構造の境界面に分布する。このような欠陥は、
熱処理の後に空乏層に位置し、接合漏れ電流の増加をも
たらす。
【００１０】したがって、本発明は上記課題を解決し、
シリコン基板上に酸化膜を形成する際に蒸着温度を制御
することによって電気的特性および信頼性が改善された
半導体製造方法を提供することを目的とする。
シリコン基板上に酸化膜を形成する際に蒸着温度を制御
することによって電気的特性および信頼性が改善された
半導体製造方法を提供することを目的とする。
【００１１】また、本発明の第２の目的は、熱処理の工
程でドーパントがシリコン基板内に拡散することを防止
することによって浅い接合を形成することが可能な半導
体製造方法を提供することである。
程でドーパントがシリコン基板内に拡散することを防止
することによって浅い接合を形成することが可能な半導
体製造方法を提供することである。
【００１２】さらに、本発明の第３の目的は、低い面抵
抗をもつ接合を形成することが可能な半導体製造方法を
提供することである。
抗をもつ接合を形成することが可能な半導体製造方法を
提供することである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明にもとづく半導体の製造方法は以下のように
構成される。
に、本発明にもとづく半導体の製造方法は以下のように
構成される。
【００１４】すなわち、請求項１に記載された発明の半
導体素子の製造方法は、シリコン基板の上に緩衝酸化膜
を形成する段階と、活性領域を形成するために前記シリ
コン基板にイオン不純物を注入する段階と、前記緩衝酸
化膜を除去する段階と、前記緩衝酸化膜を除去する段階
を経ることによって得られた構造物の表面全体上に中温
ＣＶＤ酸化膜を形成する段階とを有し、さらに、前記中
温ＣＶＤ酸化膜を形成する際に、前記中温ＣＶＤ酸化膜
を前記活性領域と接するように形成し、前記中温ＣＶＤ
酸化膜と前記活性領域との接触によって前記イオン不純
物を注入する段階で生じた欠陥が前記シリコン基板の表
面に移動することを特徴とする。
導体素子の製造方法は、シリコン基板の上に緩衝酸化膜
を形成する段階と、活性領域を形成するために前記シリ
コン基板にイオン不純物を注入する段階と、前記緩衝酸
化膜を除去する段階と、前記緩衝酸化膜を除去する段階
を経ることによって得られた構造物の表面全体上に中温
ＣＶＤ酸化膜を形成する段階とを有し、さらに、前記中
温ＣＶＤ酸化膜を形成する際に、前記中温ＣＶＤ酸化膜
を前記活性領域と接するように形成し、前記中温ＣＶＤ
酸化膜と前記活性領域との接触によって前記イオン不純
物を注入する段階で生じた欠陥が前記シリコン基板の表
面に移動することを特徴とする。
【００１５】好ましくは、前記中温ＣＶＤ酸化膜の形成
は、約７６０〜８２０℃の温度条件下で行われる。
は、約７６０〜８２０℃の温度条件下で行われる。
【００１６】好ましくは、前記中温酸化膜の厚さを約３
００〜８００Åとする。
００〜８００Åとする。
【００１７】好ましくは、前記中温ＣＶＤ酸化膜の形成
はＳｉＨ4 とＮ2 Ｏとの比率が約１：５０ないし１：１
００の条件下で行われる。
はＳｉＨ4 とＮ2 Ｏとの比率が約１：５０ないし１：１
００の条件下で行われる。
【００１８】好ましくは、前記緩衝酸化膜は、自然酸化
膜、熱成長酸化膜、および残留酸化膜から選択される。
膜、熱成長酸化膜、および残留酸化膜から選択される。
【００１９】つぎに、請求項６に記載された発明にもと
づく半導体素子の製造方法は、シリコン基板上に緩衝酸
化膜を形成する段階と、活性領域を形成するために前記
シリコン基板にイオン不純物を注入する段階と、前記緩
衝酸化膜を除去する工程と、前記緩衝酸化膜を除去する
段階を経ることによって得られた構造物の表面全体上
に、中温ＣＶＤ酸化膜を前記活性領域と接するようにし
て形成する段階と、前記中温ＣＶＤ酸化膜上にイオン注
入したＳｉＯ2 膜を形成する段階と、前記イオン注入し
たＳｉＯ2 膜を平坦化するために熱処理する段階と、急
速熱処理を行う段階とを有する。
づく半導体素子の製造方法は、シリコン基板上に緩衝酸
化膜を形成する段階と、活性領域を形成するために前記
シリコン基板にイオン不純物を注入する段階と、前記緩
衝酸化膜を除去する工程と、前記緩衝酸化膜を除去する
段階を経ることによって得られた構造物の表面全体上
に、中温ＣＶＤ酸化膜を前記活性領域と接するようにし
て形成する段階と、前記中温ＣＶＤ酸化膜上にイオン注
入したＳｉＯ2 膜を形成する段階と、前記イオン注入し
たＳｉＯ2 膜を平坦化するために熱処理する段階と、急
速熱処理を行う段階とを有する。
【００２０】好ましくは、前記急速熱処理を行う際に、
前記イオン注入したＳｉＯ2 膜上に酸化膜を形成する。
前記イオン注入したＳｉＯ2 膜上に酸化膜を形成する。
【００２１】好ましくは、前記中温ＣＶＤ酸化膜の形成
は、約７６０〜８２０℃の温度条件下で行われる。
は、約７６０〜８２０℃の温度条件下で行われる。
【００２２】好ましくは、前記中温酸化膜の厚さを約３
００〜８００Åとする。
００〜８００Åとする。
【００２３】好ましくは、前記中温ＣＶＤ酸化膜の形成
はＳｉＨ4 とＮ2 Ｏとの比率が約１：５０ないし１：１
００の条件下で行われる。
はＳｉＨ4 とＮ2 Ｏとの比率が約１：５０ないし１：１
００の条件下で行われる。
【００２４】好ましくは、前記緩衝酸化膜は、自然酸化
膜、熱成長酸化膜、および残留酸化膜から選択される。
膜、熱成長酸化膜、および残留酸化膜から選択される。
【００２５】好ましくは、前記急速熱処理の実施時間
は、約２〜２０秒である。
は、約２〜２０秒である。
【００２６】好ましくは、前記急速熱処理を行う段階
は、窒素雰囲気下で行われる。
は、窒素雰囲気下で行われる。
【００２７】好ましくは、前記イオン注入したＳｉＯ2
膜はＢＰＳＧ膜である。
膜はＢＰＳＧ膜である。
【００２８】好ましくは、前記イオン注入したＳｉＯ2
膜はＰＳＧ膜である。
膜はＰＳＧ膜である。
【００２９】好ましくは、前記イオン注入した酸化膜の
表面を覆う前記酸化膜の厚さは、約１００〜５００Åで
ある。
表面を覆う前記酸化膜の厚さは、約１００〜５００Åで
ある。
【００３０】さらに、請求項１７に記載された発明にも
とづく半導体素子の製造方法は、シリコン基板上にゲー
ト酸化膜を形成する段階と、前記ゲート酸化膜上にゲー
ト電極を形成する段階と、前記シリコン基板に低濃度イ
オンを注入して低濃度イオン注入領域を形成する段階
と、前記低濃度イオン注入領域を形成する段階を経るこ
とによって得られた構造物の表面全体にわたって酸化膜
を形成する段階と、前記酸化膜を非等方性蝕刻すること
によって、前記シリコン基板上に前記酸化膜の一部を残
留させ、前記ゲート電極にはスペーサを形成し、また前
記シリコン基板上には緩衝酸化膜を形成する段階と、前
記緩衝膜を介して前記シリコン基板内に高濃度イオンを
注入することによって高濃度イオン注入領域を形成する
段階と、前記緩衝酸化膜を除去する段階と、前記緩衝酸
化膜を除去する段階を経ることによって得られた構造物
の表面全体上に中温ＣＶＤ酸化膜を前記活性領域と接す
るように形成し、前記中温ＣＶＤ酸化膜と前記活性領域
との接触によって前記イオン不純物を注入する段階で生
じた欠陥が前記シリコン基板の表面に移動することを特
徴とする。
とづく半導体素子の製造方法は、シリコン基板上にゲー
ト酸化膜を形成する段階と、前記ゲート酸化膜上にゲー
ト電極を形成する段階と、前記シリコン基板に低濃度イ
オンを注入して低濃度イオン注入領域を形成する段階
と、前記低濃度イオン注入領域を形成する段階を経るこ
とによって得られた構造物の表面全体にわたって酸化膜
を形成する段階と、前記酸化膜を非等方性蝕刻すること
によって、前記シリコン基板上に前記酸化膜の一部を残
留させ、前記ゲート電極にはスペーサを形成し、また前
記シリコン基板上には緩衝酸化膜を形成する段階と、前
記緩衝膜を介して前記シリコン基板内に高濃度イオンを
注入することによって高濃度イオン注入領域を形成する
段階と、前記緩衝酸化膜を除去する段階と、前記緩衝酸
化膜を除去する段階を経ることによって得られた構造物
の表面全体上に中温ＣＶＤ酸化膜を前記活性領域と接す
るように形成し、前記中温ＣＶＤ酸化膜と前記活性領域
との接触によって前記イオン不純物を注入する段階で生
じた欠陥が前記シリコン基板の表面に移動することを特
徴とする。
【００３１】好ましくは、前記中温ＣＶＤ酸化膜の形成
は、約７６０〜８２０℃の温度条件下で行われる。
は、約７６０〜８２０℃の温度条件下で行われる。
【００３２】つぎに、請求項１９に記載された発明にも
とづく半導体素子の製造方法は、シリコン基板上にゲー
ト酸化膜を形成する段階と、前記ゲート酸化膜上にゲー
ト電極を形成する段階と、前記シリコン基板に低濃度イ
オンを注入して低濃度イオン注入領域を形成する段階
と、前記低濃度イオン注入領域を形成する段階を経るこ
とによって得られた構造物の表面全体にわたって酸化膜
を形成する段階と、前記酸化膜を非等方性蝕刻すること
によって、前記シリコン基板上に前記酸化膜の一部を残
留させ、前記ゲート電極にはスペーサを形成し、また前
記シリコン基板上には緩衝酸化膜を形成する段階と、前
記緩衝膜を介して前記シリコン基板内に高濃度イオンを
注入することによって高濃度イオン注入領域を形成する
段階と、前記緩衝酸化膜を除去する段階と、前記緩衝酸
化膜を除去する段階を経ることによって得られた構造物
の表面全体上に中温ＣＶＤ酸化膜を前記活性領域と接す
るように形成する段階と、前記中温ＣＶＤ酸化膜上にイ
オン注入したＳｉＯ2 膜を形成する段階と、前記イオン
注入したＳｉＯ2 膜を平坦化するために熱処理する段階
と、急速熱処理を行う段階とを有することを特徴とす
る。
とづく半導体素子の製造方法は、シリコン基板上にゲー
ト酸化膜を形成する段階と、前記ゲート酸化膜上にゲー
ト電極を形成する段階と、前記シリコン基板に低濃度イ
オンを注入して低濃度イオン注入領域を形成する段階
と、前記低濃度イオン注入領域を形成する段階を経るこ
とによって得られた構造物の表面全体にわたって酸化膜
を形成する段階と、前記酸化膜を非等方性蝕刻すること
によって、前記シリコン基板上に前記酸化膜の一部を残
留させ、前記ゲート電極にはスペーサを形成し、また前
記シリコン基板上には緩衝酸化膜を形成する段階と、前
記緩衝膜を介して前記シリコン基板内に高濃度イオンを
注入することによって高濃度イオン注入領域を形成する
段階と、前記緩衝酸化膜を除去する段階と、前記緩衝酸
化膜を除去する段階を経ることによって得られた構造物
の表面全体上に中温ＣＶＤ酸化膜を前記活性領域と接す
るように形成する段階と、前記中温ＣＶＤ酸化膜上にイ
オン注入したＳｉＯ2 膜を形成する段階と、前記イオン
注入したＳｉＯ2 膜を平坦化するために熱処理する段階
と、急速熱処理を行う段階とを有することを特徴とす
る。
【００３３】好ましくは、前記中温ＣＶＤ酸化膜の形成
は、約７６０〜８２０℃の温度条件下で行われる。
は、約７６０〜８２０℃の温度条件下で行われる。
【００３４】好ましくは、前記急速熱処理工程を行う際
に、前記イオン注入したＳｉＯ2 膜上に酸化膜を形成す
る。
に、前記イオン注入したＳｉＯ2 膜上に酸化膜を形成す
る。
【００３５】請求項２２に記載された発明にもとづく半
導体素子の製造方法は、表面を持つ半導体基板を設ける
段階と、前記半導体基板の前記表面に酸化膜を形成する
段階と、前記酸化膜を通じて前記半導体基板内に不純物
を注入することによって、前記表面の下の第１位置に接
合領域を持つ活性領域を形成し、前記第１位置を、前記
不純物の注入に伴って発生する複数の欠陥を持つととも
に前記表面の下にある第２位置に近接させる段階と、前
記表面で前記酸化膜を除去する段階と、前記表面の上に
中温層間誘電膜を形成する段階とを有し、さらに、前記
中温層間誘電膜を形成する段階で前記複数の欠陥が前記
第１位置で前記表面上に移動することを特徴とする。
導体素子の製造方法は、表面を持つ半導体基板を設ける
段階と、前記半導体基板の前記表面に酸化膜を形成する
段階と、前記酸化膜を通じて前記半導体基板内に不純物
を注入することによって、前記表面の下の第１位置に接
合領域を持つ活性領域を形成し、前記第１位置を、前記
不純物の注入に伴って発生する複数の欠陥を持つととも
に前記表面の下にある第２位置に近接させる段階と、前
記表面で前記酸化膜を除去する段階と、前記表面の上に
中温層間誘電膜を形成する段階とを有し、さらに、前記
中温層間誘電膜を形成する段階で前記複数の欠陥が前記
第１位置で前記表面上に移動することを特徴とする。
【００３６】好ましくは、前記中温ＣＶＤ酸化膜の形成
は、約７６０〜８２０℃の温度条件下で行われる。
は、約７６０〜８２０℃の温度条件下で行われる。
【００３７】
【発明の実施の形態】以下、本発明の半導体素子の製造
方法の実施形態例を図面を参照しながら説明する。
方法の実施形態例を図面を参照しながら説明する。
【００３８】図１は、本発明の半導体素子の製造方法に
よって製造される半導体素子の一例を模式的に示す断面
図である。
よって製造される半導体素子の一例を模式的に示す断面
図である。
【００３９】まず、当業者によく知られた方法によっ
て、シリコン基板２１上にＮ−ウェル２２を形成し、さ
らに該Ｎ−ウェル２２上にフィールド酸化膜２３、ゲー
ト酸化膜２４、ゲート電極２５およびスペーサ酸化膜２
６を順に形成する。スペーサ酸化膜２６はＬＤＤ(Light
ly Doped Drain) 構造を形成するためのもので、該当分
野に公知した技術である。この時点で、熱酸化膜（図示
せず）（例えば、図１の緩衝酸化膜）を約２０〜１５０
の厚さでシリコン基板上に形成する。その後、ＢＦ２
イオンを熱酸化膜を通じてシリコン基板に注入してソー
ス／ドレインの高濃度イオン注入領域を形成する。
て、シリコン基板２１上にＮ−ウェル２２を形成し、さ
らに該Ｎ−ウェル２２上にフィールド酸化膜２３、ゲー
ト酸化膜２４、ゲート電極２５およびスペーサ酸化膜２
６を順に形成する。スペーサ酸化膜２６はＬＤＤ(Light
ly Doped Drain) 構造を形成するためのもので、該当分
野に公知した技術である。この時点で、熱酸化膜（図示
せず）（例えば、図１の緩衝酸化膜）を約２０〜１５０
の厚さでシリコン基板上に形成する。その後、ＢＦ２
イオンを熱酸化膜を通じてシリコン基板に注入してソー
ス／ドレインの高濃度イオン注入領域を形成する。
【００４０】イオン注入後、熱酸化膜がＨＦ溶液でエッ
チングされて前記ソース／ドレイン領域が露出されるこ
とに有意しなければならない。つづいて、約７６０〜８
２０℃の温度条件下で、ＳｉＨ4 とＮ2 Ｏの比率(flow
rate) を１：５０ないし１：１００とし、さらに膜厚が
３００〜８００Å程度となるようにして、中温ＣＶＤ酸
化膜２８を形成する。その結果、この酸化膜は露出した
ソース／ドレイン領域に接する。好ましくは、中温ＣＶ
Ｄ酸化膜２８の膜厚は約７８０℃で５００Å程度とす
る。
チングされて前記ソース／ドレイン領域が露出されるこ
とに有意しなければならない。つづいて、約７６０〜８
２０℃の温度条件下で、ＳｉＨ4 とＮ2 Ｏの比率(flow
rate) を１：５０ないし１：１００とし、さらに膜厚が
３００〜８００Å程度となるようにして、中温ＣＶＤ酸
化膜２８を形成する。その結果、この酸化膜は露出した
ソース／ドレイン領域に接する。好ましくは、中温ＣＶ
Ｄ酸化膜２８の膜厚は約７８０℃で５００Å程度とす
る。
【００４１】一方、図５で述べたように第１層間絶縁膜
として低圧化学蒸着（ＬＰＣＶＤ）ＴＥＯＳを利用する
場合、非晶質／結晶質構造の界面直下に拡張された欠陥
が生じる一方で、この拡張欠陥に属しない欠点は界面下
に存在する。すなわち、２×１０18ｄｙｎｅ／ｃｍ2 の
引張り応力を持つＬＰＣＶＤ・ＴＥＯＳ膜によりシリコ
ン基板に圧縮応力がかかり、７１０℃の熱処理工程では
上記欠陥はシリコン基板表面に移動できなくて非晶質／
結晶室構造の界面の直下に存在することになる。
として低圧化学蒸着（ＬＰＣＶＤ）ＴＥＯＳを利用する
場合、非晶質／結晶質構造の界面直下に拡張された欠陥
が生じる一方で、この拡張欠陥に属しない欠点は界面下
に存在する。すなわち、２×１０18ｄｙｎｅ／ｃｍ2 の
引張り応力を持つＬＰＣＶＤ・ＴＥＯＳ膜によりシリコ
ン基板に圧縮応力がかかり、７１０℃の熱処理工程では
上記欠陥はシリコン基板表面に移動できなくて非晶質／
結晶室構造の界面の直下に存在することになる。
【００４２】しかし、本発明では第１層間絶縁膜として
中温ＣＶＤ酸化膜２８を蒸着して、イオン注入により発
生する点欠陥(interstitials) をシリコン基板２１の表
面に移動させる。約７８０℃で蒸着された中温ＣＶＤ酸
化膜（ＭＴＯ）２８８は１．５３×１０9 ｄｙｎｅ／ｃ
ｍ2 の引張り応力がシリコン基板２１の表面にかかり、
該表面へ欠陥が移動する外拡散が発生する。この結果、
シリコン基板２１内での欠陥濃度が減少してシリコン基
板２１上に小さな拡張欠陥が存在する。この拡張欠陥は
ＲＴＡ工程によりシリコン基板２１の表面で自然に除去
される。
中温ＣＶＤ酸化膜２８を蒸着して、イオン注入により発
生する点欠陥(interstitials) をシリコン基板２１の表
面に移動させる。約７８０℃で蒸着された中温ＣＶＤ酸
化膜（ＭＴＯ）２８８は１．５３×１０9 ｄｙｎｅ／ｃ
ｍ2 の引張り応力がシリコン基板２１の表面にかかり、
該表面へ欠陥が移動する外拡散が発生する。この結果、
シリコン基板２１内での欠陥濃度が減少してシリコン基
板２１上に小さな拡張欠陥が存在する。この拡張欠陥は
ＲＴＡ工程によりシリコン基板２１の表面で自然に除去
される。
【００４３】本発明によれば、たとえ拡張欠陥がシリコ
ン基板の表面い移動するとしても、シリコン基板内に硼
素イオンをトラップする数多くの欠陥が著しく減少する
ので面抵抗の増加は認められない。
ン基板の表面い移動するとしても、シリコン基板内に硼
素イオンをトラップする数多くの欠陥が著しく減少する
ので面抵抗の増加は認められない。
【００４４】図２は、Ａｓ注入(As-implanted)の硼素の
深さ分布を示すもので、試料は緩衝酸化膜を除去した後
にＴＥＯＳ酸化膜およびＭＴＯが蒸着されたもので、こ
の図によれば、本発明による接合の深さは従来のＴＥＯ
Ｓ膜を利用したものよりも浅い。
深さ分布を示すもので、試料は緩衝酸化膜を除去した後
にＴＥＯＳ酸化膜およびＭＴＯが蒸着されたもので、こ
の図によれば、本発明による接合の深さは従来のＴＥＯ
Ｓ膜を利用したものよりも浅い。
【００４５】つぎに、本発明の半導体の製造方法の他の
実施形態例を説明する。
実施形態例を説明する。
【００４６】中温ＣＶＤ酸化膜２８上に平坦化用の絶縁
膜を形成する場合、絶縁膜の平坦化を向上させるために
高温熱処理が必要になる。一般に、平坦化のための絶縁
膜はＢＰＳＧやＰＳＧ膜で構成される。すなわち、中温
ＣＶＤ酸化膜２８を形成した後、その上に約８５０℃で
ＢＰＳＧ膜を形成して平坦化するために熱処理する。
膜を形成する場合、絶縁膜の平坦化を向上させるために
高温熱処理が必要になる。一般に、平坦化のための絶縁
膜はＢＰＳＧやＰＳＧ膜で構成される。すなわち、中温
ＣＶＤ酸化膜２８を形成した後、その上に約８５０℃で
ＢＰＳＧ膜を形成して平坦化するために熱処理する。
【００４７】シリコン表面の欠陥を除去するために、Ｂ
ＰＳＧ膜を平坦化するための熱処理とは別に、追加の熱
処理を施す必要がある。したがって、本発明の他の実施
形態例は適当な熱処理工程を提供する。
ＰＳＧ膜を平坦化するための熱処理とは別に、追加の熱
処理を施す必要がある。したがって、本発明の他の実施
形態例は適当な熱処理工程を提供する。
【００４８】ＢＰＳＧ膜２９を熱処理する段階でシリコ
ン表面へ欠陥を移動させるために高温工程が必要となる
が、接合の深さを増加させないために温度調節を行わな
ければならない。特に、高温熱処理はＢＰＳＧ膜２９の
質低下を招く恐れがあるという問題点を有し、高温熱工
程の流れに依存して、シリコン基板２１内のイオン注入
により生じた点欠陥から幅広く広がった欠陥が成長する
可能性がある。さらに、高温アニーリングに先行する高
濃度イオン注入は高密度の積層欠陥を招く。
ン表面へ欠陥を移動させるために高温工程が必要となる
が、接合の深さを増加させないために温度調節を行わな
ければならない。特に、高温熱処理はＢＰＳＧ膜２９の
質低下を招く恐れがあるという問題点を有し、高温熱工
程の流れに依存して、シリコン基板２１内のイオン注入
により生じた点欠陥から幅広く広がった欠陥が成長する
可能性がある。さらに、高温アニーリングに先行する高
濃度イオン注入は高密度の積層欠陥を招く。
【００４９】その結果、ＢＰＳＧ膜を平坦化する臨界温
度は、シリコン基板内に拡張欠陥を形成することなしに
浅い接合を形成することが可能な特定の温度範囲に制限
される。
度は、シリコン基板内に拡張欠陥を形成することなしに
浅い接合を形成することが可能な特定の温度範囲に制限
される。
【００５０】好ましい実施形態例では、急速熱処理（ラ
ピッド・サーマル・アニーリング、以下ＲＴＡとする）
工程が利用される。ＲＴＡを遂行する前にＢＰＳＧ膜２
９上に低温酸化膜３０を形成して、ＲＴＡ工程進行中に
ＢＰＳＧ内部の硼素イオンが装備へ拡散されることを防
止する。したがって、プラズマ強化化学蒸着法(plasma
enhanced chemical vapor deposition、ＰＥＣＶＤ）を
使用して約１００〜５００Åの酸化膜３０を形成した
後、９５０〜１０５０℃、２ないし１０秒間にわたって
窒素雰囲気でＲＴＡを実施する。
ピッド・サーマル・アニーリング、以下ＲＴＡとする）
工程が利用される。ＲＴＡを遂行する前にＢＰＳＧ膜２
９上に低温酸化膜３０を形成して、ＲＴＡ工程進行中に
ＢＰＳＧ内部の硼素イオンが装備へ拡散されることを防
止する。したがって、プラズマ強化化学蒸着法(plasma
enhanced chemical vapor deposition、ＰＥＣＶＤ）を
使用して約１００〜５００Åの酸化膜３０を形成した
後、９５０〜１０５０℃、２ないし１０秒間にわたって
窒素雰囲気でＲＴＡを実施する。
【００５１】図３はシリコン表面上の多様な酸化膜につ
いてＦＡおよびＲＴＡを行った後の硼素深さ分布を示
す。図３のように、ＢＰＳＧ膜２９を平坦化するために
従来の熱処理を実施し、１０００℃で１０秒間ＲＴＡを
実施する。それにもかかわらず、本発明の接合深さは従
来技術の深さよりもっと浅い。
いてＦＡおよびＲＴＡを行った後の硼素深さ分布を示
す。図３のように、ＢＰＳＧ膜２９を平坦化するために
従来の熱処理を実施し、１０００℃で１０秒間ＲＴＡを
実施する。それにもかかわらず、本発明の接合深さは従
来技術の深さよりもっと浅い。
【００５２】表１はＲＴＡ工程なら抵抗の減少に影響を
及ぼすことを示す。
及ぼすことを示す。
【００５３】
【表１】
【００５４】図４は、従来技術および本発明にもとづい
た逆バイアス電圧による接合漏れ電流の変化を示す図
で、接合漏れ電流が非常に減少することがわかる。
た逆バイアス電圧による接合漏れ電流の変化を示す図
で、接合漏れ電流が非常に減少することがわかる。
【００５５】以上、本発明の半導体素子の製造方法をい
くつかの実施形態例にもとづいて説明した。しかし、こ
れらの実施形態例は本発明を限定するものではなく、あ
くまでも説明を容易にするために例示したものであり、
本発明の技術的思想を脱しない範囲内でいろいろな置
換、変形、および変更が可能であることが本発明が属す
る技術分野で通常の知識をもつ者ならば容易に理解され
よう。
くつかの実施形態例にもとづいて説明した。しかし、こ
れらの実施形態例は本発明を限定するものではなく、あ
くまでも説明を容易にするために例示したものであり、
本発明の技術的思想を脱しない範囲内でいろいろな置
換、変形、および変更が可能であることが本発明が属す
る技術分野で通常の知識をもつ者ならば容易に理解され
よう。
【００５６】
【発明の効果】以上説明したように、本発明にもとづく
半導体素子の製造方法によれば、中温ＣＶＤ酸化膜とＦ
Ａを利用して浅い接合をもつ半導体素子を形成すること
が可能となる。また、本発明によれば、イオン注入によ
る欠陥を効果的に除去し、半導体素子の電流駆動力に寄
与して電気的活性化を向上させることが可能となる。
半導体素子の製造方法によれば、中温ＣＶＤ酸化膜とＦ
Ａを利用して浅い接合をもつ半導体素子を形成すること
が可能となる。また、本発明によれば、イオン注入によ
る欠陥を効果的に除去し、半導体素子の電流駆動力に寄
与して電気的活性化を向上させることが可能となる。
【図１】本発明にもとづく半導体素子の製造方法によっ
て製造される半導体素子の一例の概略的構成を説明する
ための断面図である。
て製造される半導体素子の一例の概略的構成を説明する
ための断面図である。
【図２】緩衝酸化膜除去後シリコン基板の表面上に塗布
されたＴＥＳＯ酸化膜またＭＴＯ酸化膜に対して、イオ
ン注入後硼素の深さ分布を示すグラフである。
されたＴＥＳＯ酸化膜またＭＴＯ酸化膜に対して、イオ
ン注入後硼素の深さ分布を示すグラフである。
【図３】シリコン基板の表面上に塗布された多様な酸化
膜に対して、短時間の急速熱処理した後硼素の深さ分布
を示すグラフである。
膜に対して、短時間の急速熱処理した後硼素の深さ分布
を示すグラフである。
【図４】従来技術と本発明による接合に対して、逆バイ
アス電圧に対する接合漏れ電流を示す図である。
アス電圧に対する接合漏れ電流を示す図である。
【図５】従来技術による半導体素子の断面図である。
２１ シリコン基板 ２２ Ｎ−ウェル ２３ フィールド酸化膜 ２４ ゲート酸化膜 ２５ ゲート電極 ２６ スペーサ酸化膜 ２８ 中温ＣＶＤ酸化膜 ２９ ＢＰＳＧ膜 ３０ 低温酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゾ ビョン ジン 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内
Claims (23)
- 【請求項１】 半導体素子を製造するための方法であっ
て、 シリコン基板の上に緩衝酸化膜を形成する段階と、 活性領域を形成するために前記シリコン基板にイオン不
純物を注入する段階と、 前記緩衝酸化膜を除去する段階と、 前記緩衝酸化膜を除去する段階を経ることによって得ら
れた構造物の表面全体上に中温ＣＶＤ酸化膜を形成する
段階とを有し、さらに、 前記中温ＣＶＤ酸化膜を形成する際に、前記中温ＣＶＤ
酸化膜を前記活性領域と接するように形成し、前記中温
ＣＶＤ酸化膜と前記活性領域との接触によって前記イオ
ン不純物を注入する段階で生じた欠陥が前記シリコン基
板の表面に移動することを特徴とする半導体素子の製造
方法。 - 【請求項２】 前記中温ＣＶＤ酸化膜の形成は、７６０
〜８２０℃の温度条件下で行われることを特徴とする請
求項１に記載の半導体素子の製造方法。 - 【請求項３】 前記中温酸化膜の厚さを３００〜８００
Åとすることを特徴とする請求項１または２に記載の半
導体素子の製造方法。 - 【請求項４】 前記中温ＣＶＤ酸化膜の形成はＳｉＨ4
とＮ2 Ｏとの比率が１：５０ないし１：１００の条件下
で行われることを特徴とする請求項１ないし３のいずれ
か一項に記載の半導体素子の製造方法。 - 【請求項５】 前記緩衝酸化膜は、自然酸化膜、熱成長
酸化膜、および残留酸化膜から選択されることを特徴と
する請求項１ないし４のいずれか一項に記載の半導体素
子の製造方法。 - 【請求項６】 半導体素子を製造するための方法であっ
て、 シリコン基板上に緩衝酸化膜を形成する段階と、 活性領域を形成するために前記シリコン基板にイオン不
純物を注入する段階と、 前記緩衝酸化膜を除去する工程と、 前記緩衝酸化膜を除去する段階を経ることによって得ら
れた構造物の表面全体上に、中温ＣＶＤ酸化膜を前記活
性領域と接するようにして形成する段階と、 前記中温ＣＶＤ酸化膜上にイオン注入したＳｉＯ2 膜を
形成する段階と、 前記イオン注入したＳｉＯ2 膜を平坦化するために熱処
理する段階と、 急速熱処理を行う段階とを有することを特徴とする半導
体素子の製造方法。 - 【請求項７】 前記急速熱処理を行う際に、前記イオン
注入したＳｉＯ2 膜上に酸化膜を形成することを特徴と
する請求項６に記載の半導体素子の製造方法。 - 【請求項８】 前記中温ＣＶＤ酸化膜の形成は、７６０
〜８２０℃の温度条件下で行われることを特徴とする請
求項６または７に記載の半導体素子の製造方法。 - 【請求項９】 前記中温酸化膜の厚さを３００〜８００
Åとすることを特徴とする請求項６ないし８のいずれか
一項に記載の半導体素子の製造方法。 - 【請求項１０】 前記中温ＣＶＤ酸化膜の形成はＳｉＨ
4 とＮ2 Ｏとの比率が１：５０ないし１：１００の条件
下で行われることを特徴とする請求項６ないし９のいず
れか一項に記載の半導体素子の製造方法。 - 【請求項１１】 前記緩衝酸化膜は、自然酸化膜、熱成
長酸化膜、および残留酸化膜から選択されることを特徴
とする請求項６ないし１０のいずれか一項に記載の半導
体素子の製造方法。 - 【請求項１２】 前記急速熱処理の実施時間は、２〜２
０秒であることを特徴とする請求項６ないし１１のいず
れか一項に記載の半導体素子の製造方法。 - 【請求項１３】 前記急速熱処理を行う段階は、窒素雰
囲気下で行われることを特徴とする請求項６ないし１２
のいずれか一項に記載の半導体素子の製造方法。 - 【請求項１４】 前記イオン注入したＳｉＯ2 膜はＢＰ
ＳＧ膜であることを特徴とする請求項６ないし１３のい
ずれか一項に記載の半導体素子の製造方法。 - 【請求項１５】 前記イオン注入したＳｉＯ2 膜はＰＳ
Ｇ膜であることを特徴とする請求項６ないし１４のいず
れか一項に記載の半導体素子の製造方法。 - 【請求項１６】 前記イオン注入した酸化膜の表面を覆
う前記酸化膜の厚さは、１００〜５００Åであることを
特徴とする請求項６ないし１５のいずれか一項に記載の
半導体素子の製造方法。 - 【請求項１７】 半導体素子を製造するための方法であ
って、 シリコン基板上にゲート酸化膜を形成する段階と、 前記ゲート酸化膜上にゲート電極を形成する段階と、 前記シリコン基板に低濃度イオンを注入して低濃度イオ
ン注入領域を形成する段階と、 前記低濃度イオン注入領域を形成する段階を経ることに
よって得られた構造物の表面全体にわたって酸化膜を形
成する段階と、 前記酸化膜を非等方性蝕刻することによって、前記シリ
コン基板上に前記酸化膜の一部を残留させ、前記ゲート
電極にはスペーサを形成し、また前記シリコン基板上に
は緩衝酸化膜を形成する段階と、 前記緩衝膜を介して前記シリコン基板内に高濃度イオン
を注入することによって高濃度イオン注入領域を形成す
る段階と、 前記緩衝酸化膜を除去する段階と、 前記緩衝酸化膜を除去する段階を経ることによって得ら
れた構造物の表面全体上に中温ＣＶＤ酸化膜を前記活性
領域と接するように形成し、前記中温ＣＶＤ酸化膜と前
記活性領域との接触によって前記イオン不純物を注入す
る段階で生じた欠陥が前記シリコン基板の表面に移動す
ることを特徴とする半導体素子の製造方法。 - 【請求項１８】 前記中温ＣＶＤ酸化膜の形成は、７６
０〜８２０℃の温度条件下で行われることを特徴とする
請求項１７に記載の半導体素子の製造方法。 - 【請求項１９】 半導体素子を製造するための方法であ
って、 シリコン基板上にゲート酸化膜を形成する段階と、 前記ゲート酸化膜上にゲート電極を形成する段階と、 前記シリコン基板に低濃度イオンを注入して低濃度イオ
ン注入領域を形成する段階と、 前記低濃度イオン注入領域を形成する段階を経ることに
よって得られた構造物の表面全体にわたって酸化膜を形
成する段階と、 前記酸化膜を非等方性蝕刻することによって、前記シリ
コン基板上に前記酸化膜の一部を残留させ、前記ゲート
電極にはスペーサを形成し、また前記シリコン基板上に
は緩衝酸化膜を形成する段階と、 前記緩衝膜を介して前記シリコン基板内に高濃度イオン
を注入することによって高濃度イオン注入領域を形成す
る段階と、 前記緩衝酸化膜を除去する段階と、 前記緩衝酸化膜を除去する段階を経ることによって得ら
れた構造物の表面全体上に中温ＣＶＤ酸化膜を前記活性
領域と接するように形成する段階と、 前記中温ＣＶＤ酸化膜上にイオン注入したＳｉＯ2 膜を
形成する段階と、 前記イオン注入したＳｉＯ2 膜を平坦化するために熱処
理する段階と、 急速熱処理を行う段階とを有することを特徴とする半導
体素子の製造方法。 - 【請求項２０】 前記中温ＣＶＤ酸化膜の形成は、７６
０〜８２０℃の温度条件下で行われることを特徴とする
請求項１９に記載の半導体素子の製造方法。 - 【請求項２１】 前記急速熱処理工程を行う際に、前記
イオン注入したＳｉＯ2 膜上に酸化膜を形成することを
特徴とする請求項１９または２０に記載の半導体素子の
製造方法。 - 【請求項２２】 半導体素子を製造するための方法であ
って、 表面を持つ半導体基板を設ける段階と、 前記半導体基板の前記表面に酸化膜を形成する段階と、 前記酸化膜を通じて前記半導体基板内に不純物を注入す
ることによって、前記表面の下の第１位置に接合領域を
持つ活性領域を形成し、前記第１位置を、前記不純物の
注入に伴って発生する複数の欠陥を持つとともに前記表
面の下にある第２位置に近接させる段階と、 前記表面で前記酸化膜を除去する段階と、 前記表面の上に中温層間誘電膜を形成する段階とを有
し、さらに、 前記中温層間誘電膜を形成する段階で前記複数の欠陥が
前記第１位置で前記表面上に移動することを特徴とする
半導体素子の製造方法。 - 【請求項２３】 前記中温ＣＶＤ酸化膜の形成は、７６
０〜８２０℃の温度条件下で行われることを特徴とする
半導体素子の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-45482 | 1995-11-30 | ||
| KR1995-50433 | 1995-11-30 | ||
| KR19950045482 | 1995-11-30 | ||
| KR1019950050433A KR0170901B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 소자의 초저접합 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171970A true JPH09171970A (ja) | 1997-06-30 |
| JP3249753B2 JP3249753B2 (ja) | 2002-01-21 |
Family
ID=26631444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32043096A Expired - Fee Related JP3249753B2 (ja) | 1995-11-30 | 1996-11-29 | 半導体素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5846887A (ja) |
| JP (1) | JP3249753B2 (ja) |
| CN (1) | CN1103494C (ja) |
| DE (1) | DE19649701B4 (ja) |
| GB (1) | GB2307790B (ja) |
| TW (1) | TW358229B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| TWI242815B (en) * | 2001-12-13 | 2005-11-01 | Ushio Electric Inc | Method for thermal processing semiconductor wafer |
| KR100596775B1 (ko) * | 2003-10-31 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN102756359B (zh) * | 2011-04-26 | 2017-06-23 | 博世电动工具（中国）有限公司 | 便携式切割工具 |
| CN104332407B (zh) * | 2014-08-27 | 2020-03-31 | 上海华力微电子有限公司 | 用于镍硅合金化工艺的阻挡层的制备方法 |
| CN106435721A (zh) * | 2016-09-22 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种GaAs/Si外延材料制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387372A (ja) * | 1988-07-22 | 1991-04-12 | Canon Inc | 堆積膜形成方法 |
| US5217912A (en) * | 1990-07-03 | 1993-06-08 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| JP2771066B2 (ja) * | 1992-02-03 | 1998-07-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US5418173A (en) * | 1992-11-24 | 1995-05-23 | At&T Corp. | Method of reducing ionic contamination in integrated circuit fabrication |
-
1996
- 1996-11-27 US US08/757,161 patent/US5846887A/en not_active Expired - Lifetime
- 1996-11-29 CN CN96123096A patent/CN1103494C/zh not_active Expired - Lifetime
- 1996-11-29 GB GB9624883A patent/GB2307790B/en not_active Expired - Fee Related
- 1996-11-29 DE DE19649701A patent/DE19649701B4/de not_active Expired - Lifetime
- 1996-11-29 JP JP32043096A patent/JP3249753B2/ja not_active Expired - Fee Related
- 1996-11-30 TW TW085114813A patent/TW358229B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1165399A (zh) | 1997-11-19 |
| CN1103494C (zh) | 2003-03-19 |
| TW358229B (en) | 1999-05-11 |
| DE19649701B4 (de) | 2006-01-12 |
| US5846887A (en) | 1998-12-08 |
| GB2307790B (en) | 2000-07-05 |
| DE19649701A1 (de) | 1997-06-12 |
| GB9624883D0 (en) | 1997-01-15 |
| GB2307790A (en) | 1997-06-04 |
| JP3249753B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| US7402473B2 (en) | Semiconductor device and process for producing the same | |
| JP3209878B2 (ja) | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 | |
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| US7208360B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5872047A (en) | Method for forming shallow junction of a semiconductor device | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| KR970006262B1 (ko) | 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법 | |
| US5683920A (en) | Method for fabricating semiconductor devices | |
| US20070128742A1 (en) | Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| US6455366B1 (en) | Method of forming a junction region in a semiconductor device | |
| US7015088B2 (en) | High-K gate dielectric defect gettering using dopants | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JPH10214888A (ja) | 半導体装置の製造方法 | |
| US5851909A (en) | Method of producing semiconductor device using an adsorption layer | |
| JPH04245442A (ja) | Ｌｄｄトランジスタの製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH11340316A (ja) | アニ―リングを用いたトレンチ型素子分離膜形成方法 | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |