KR0170901B1 - 반도체 소자의 초저접합 형성방법 - Google Patents

반도체 소자의 초저접합 형성방법 Download PDF

Info

Publication number
KR0170901B1
KR0170901B1 KR1019950050433A KR19950050433A KR0170901B1 KR 0170901 B1 KR0170901 B1 KR 0170901B1 KR 1019950050433 A KR1019950050433 A KR 1019950050433A KR 19950050433 A KR19950050433 A KR 19950050433A KR 0170901 B1 KR0170901 B1 KR 0170901B1
Authority
KR
South Korea
Prior art keywords
oxide film
heat treatment
forming
film
junction
Prior art date
Application number
KR1019950050433A
Other languages
English (en)
Other versions
KR970053028A (ko
Inventor
이길호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950050433A priority Critical patent/KR0170901B1/ko
Priority to US08/757,161 priority patent/US5846887A/en
Priority to JP32043096A priority patent/JP3249753B2/ja
Priority to DE19649701A priority patent/DE19649701B4/de
Priority to CN96123096A priority patent/CN1103494C/zh
Priority to GB9624883A priority patent/GB2307790B/en
Priority to TW085114813A priority patent/TW358229B/zh
Publication of KR970053028A publication Critical patent/KR970053028A/ko
Application granted granted Critical
Publication of KR0170901B1 publication Critical patent/KR0170901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 소오스/드레인 접합 형성방법에 관한 것으로, 게이트전극을 형성하고 소오스/드레인을 형성하기 위하여 이온주입을 실시하고 전체구조 상부에 제1층간절연막으로 중온 산화막을 증착하고 BPSG막 평탄화후 특정조건에서 단시간 급속 열처리를 실시하여 얕은 접합을 유지하면서 전기적 활성화를 극대화시키고 잔류결함이 전혀없는 접합을 형성하는 기술이다.

Description

반도체 소자의 초저접합 형성방법
제1도는 종래기술에 의해 반도체소자의 접합을 형성한 것을 도시한 단면도.
제2도는 본 발명에 의해 반도체소자의 접합을 형성한 것을 도시한 단면도.
제3도는 본 발명과 종래기술에 의해 제조되는 반도체소자에서 보론 농도에 따라 깊이가 달라짐을 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : N-well
3 : 필드산화막 4 : 게이트산화막
5 : 게이트전극 6 : 산화막 스페이서
7 : 소오스/드레인 접합 8 : 써멀 TEOS
9,9' : BPSG막 10 : 저온 산화막
8' : 중온 산화막 11 : 잔류 산화막
본 발명은 반도체 소자의 소오스/드레인 접합 형성방법에 관한 것으로, 특히, 반도체소자의 소오스/드레인을 형성하기 위하여 이온주입후 전체구조 상부에 중온 산화막을 증착하고 그상부에 BPSG막을 평탄화후 단시간에 급속 열처리하여 양질의 초저 접합을 형성하는 방법에 관한 것이다.
반도체 소자가 집적도가 증가함에 따라 소오스/드레인이 접합깊이는 점점 더 줄어들게 되어 초저접합 형성의 중요성이 점점 더 증대되고 있다.
종래에 반도체 소자에서 소오스/드레인 영역을 형성하는 방법으로는 제1도와 같다. 실리콘기판(1)에 N-well(2)과 필드 산화막(3), 게이트 산화막(4), 게이트 전극(4), 게이트 전극(5) 및 스페이서 산화막(6)을 연차적으로 형성한 후 이온주입과 후속의 열처리공정으로 P+소오스/드레인 접합(7)을 형성한다. 이때 상기 소오스/드레인 접합(7)의 상단에는 게이트 전극(5) 형성을 위한 식각 손상을 회복하고자 사용하는 열 산화막(Thermal Oxide)과 스페이서 산화막 형성을 위한 식각공정시 잔류산화막(11)이 남도록 한상태에서 잔류산화막(11)을 통해 이온주입을 실시한다. 이러한 잔류 산화막(11)은 도펀트인 보론(Boron)의 채널링과 이온주입에 의한 손상을 줄이기 위함이다. 그 후 제1층간 절연막은 써멀(Thermal) TEOS(8)를, 제2층간 절연막은 BPSG막(9)을 증착한다.
그러나 이와 같은 방법으로 초고집적 소자의 디자인룰을 만족시키는 초저접합, 특히 p+ -n접합을 형성하기가 매우 힘들다.
그 이유는 다음과 같다.
첫째, 얕은 p+ - n 접합을 형성하기 위해서는 BF2, 이온의 주입에너지를 크게 낮추어 주입하는 저에너지 이온주입이 필요하다. 그러나 현재의 상용 고전류이온주입기는 10 KeV이하의 이온주입이 가능은 하나 이온 빔전류가 너무 낮아 공정에 이용하기는 아직 어려움이 많다.
둘째, 접합깊이를 작게 하기 위해 이온주입후 후속 열처리 온도 및 시간의 감소는 접합깊이 감소 측면에서는 유리하나, BPSG막과 같은 층간 절연막의 평탄화를 위한 임계조건이 존재하기 때문에 열처리 온도 및 시간의 감소에 한계가 있고, 도펀트 활성화 및 결함제거 정도가 감소되어 면저항 및 접합누설 전류의 증가를 막을 수 없다.
특히 BF2이온주입은 함께 주입되는 플로린(Fluorine)이 실리콘기판을 비절질화 시키므로, 기조의 써멀 TEOS와 BPSG 평탄화를 위한 열처리후 결함이 초기 비정질/결정질 경계면 하단에 폭넓게 분포하고 있어서의 확산을 억제하기 힘들다. 잔류 결함을 없애기 위해서는 BF2이온주입시 보론과 함께 주입된 플로린을 후속 열처리시 외확산을 통해 제거하여야 하는데 그 이유는 잔류 플로린이 전위환과 같은 확장결함 생성과 관계가 있기 때문이다. 기존의 방법으로써는 써멀 TEOS의 증착온도가 710℃내외로 낮기 때문에 플로린의 제거가 힘들다. 따라서 이들 결함이 접합의 공핍층에 위치할 가능성이커 접합누설전류가 증가한다.
따라서, 본 발명은 상기한 도펀트 확산 및 결함제거의 어려움과 높은 접합누설전류의 문제점을 해결하기 위하여 잔류 산화막을 통한 이온주입후 잔류산화막을 제거하고 제1층간절연막으로 중온 산화막(Medium Themperature Oxide)을 증착한 다음, 후속 BPSG막 평탄화를 위한 열처리를 행할때 도펀트 확산이 억제되는 초저접합 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 제조방법에 있어서, 실로콘 기판에 필드산화막, 게이트 산화막, 게이트 전극을 형성하는 단계와, 상기 게이트전극의 측벽에 산화막 스페이서 형성하되 실리콘 기판의 표면에 얇은 두께의 잔류 산화막을 남기고 p형 이온을 실리콘기판으로 주입하는 단계와, 상기 잔류 산화막을 제거하고, 전체구조 상부에 중온 산화막을 증착하고 그상부에 BPSG막을 증착하고 평탄화를 위한 열처리공정을 실시하는 단계와, 저온 산화막을 상기 BPSG막 상부에 증착하고, 단시간 급속 열처리를 실시하는 단계를 포함하여 실리콘기판에 초저 접합을 형성하는 것을 특징으로 한다.
본 발명은 이온주입후 제1차 층간 절연막으로 중온 산화막을 증착하여 결함의 밀도를 크게 줄이면서 그 위치를 실리콘 표면으로 이동시키고, BPSG막 평탄화후 특정조건에서 단시간 급속 열처리를 극대화시키는 동시에 잔류결함이 전혀 없는 초저접합 형성 방법과 관련된 것이다. 따라서 본 발명을 통해 우수한 전기적 특성을 지닌 반도체 소자 제조가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명의 실시예에 의해 반도체소자를 제조한 것을 도시한 단면도로서, 실리콘 기판(1)에 N-well(2), 필드산화막(3), 게이트 산화막(4), 게이트 전극(5) 및 스페이서 산화막(6)을 순차적으로 형성한 후, 노출된 실리콘기판(1) 상부에 50Å 두께의 잔류 산화막(도시안됨)을 통해 BF2이온을 주입한다. 그후 잔류산화막을 제거하기 위해 실리콘 기판(1)에 손상을 주지 않는 HF용액을 이용한다. 그리고 전체구조 상부에 중온 산화막(Medium Teperature Oxide)(8')을 730-850℃에서 증착한다. 중온 산화막(8')은 SiH4와 N2O 가스를 이용하여 증착할 수 있다. 이 중온 산화막(8')이 증착되는 동안 이전에 보론과 함께 주입되었으며 열처리후 잔류결함 형성에 큰 영향을 끼치는 플로린의 외확산이 가속되어 잔류결함의 크기가 작으면서 실리콘 기판(1)표면에 위치하게 된다.
그후에 BPSG막(9')을 증착하고 평탄화를 위한 열처리후 잔류결함은 실리콘 표면에 그대로 남아 있게 되는데, 이는 얕은 접합을 형성하면서 BPSG막(9') 평탄화를 이룰 수 있는 임계온도가 낮기 때문이다. 이러한 잔류결함을 완전히 없애기 위해서는 고온 공정이 필요하나, 이로인해 도펀트의 확산과 BPSG막(9') 질 변형이 우려되므로 적절한 추가 열처리 조건이 선정되야 하는데 가장 유망한 방법이 단시간 급속 열처리(Rapid Thermal Annealing)이다. BPSG막(9') 평탄화를 위한 열처리후 바로 단시간 급속 열처리를 실시하면, BPSG막으로 부터의 Out-gassing으로 인해 단시간 급속 열처리 장비의 오염이 우려되므로 BPSG막(9') 상단에 저온 공정인 PE-CVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의해 산화막(10)을 100-500Å두께로 증착한다. 단시간 급속 열처리는 950-1050℃, 2-10초간 질소분위기에서 실시한다.
종래의 방법은 잔류결함의 모습으로 고밀도의 결함이 실리콘내에 존재하나 본 발명은 잔류결함이 완전 제거된다.
제3도는 도펀트인 보론의 깊이 분포로 종래의 방법과 비교해서 본 발명은 1000℃, 10초간 열공정을 더 추가했는데도 불구하고 200Å 더 얕은 접합을 얻을수 있다. 또한 잔류결함이 완전 제거 되었으므로 도펀트의 전기적 활성을 극대화시키면서 낮은 접합 누설전류를 얻을 수 있다.
따라서, 상기한 본 발명은 얕은 접합을 형성하고, 실리콘 표면 근접효과(Silicon Proximity Effect)를 이용하여 특정조건에서 단시간 급속 열처리를 실시하여 얕은 접합을 유지하면서 전기적 활성화를 극대화시키고 잔류결함이 전혀없는 접합을 형성할 수 있다. 또한, 소자의 고집적화에 기여할 뿐만 아니라, 트랜지스터에서의 전류 구동력(Current Drivability)를 향상시켜 우수한 전기적 특성을 지닌 반도체 소자의 제조가 가능하다.

Claims (5)

  1. 반도체소자의 제조방법에 있어서, 실리콘 기판에 필드산화막, 게이트 산화막, 게이트 전극을 형성하는 단계와, 상기 게이트전극의 측벽에 산화막 스페이서 형성하되 실리콘 기판의 표면에 얇은 두께의 잔류 산화막을 남기고 p형 이온을 실리콘기관으로 주입하는 단계와, 상기 잔류 산화막을 제거하고, 전체구조 상부에 중온 산화막을 증착하고 그 상부에 BPSG막을 증착하고 평탄화를 위한 열처리공정을 실시하는 단계와, 저온 산화막을 상기 BPSG막 상부에 증착하고 단시간 급속 열처리를 실시하는 단계를 포함하여 실리콘기판에 초저 접합을 형성하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
  2. 제1항에 있어서, 상기 P형 이온을 주입할때 BF2를 이용하는 것을 특징으로 하는 반도체 소자의 초저접합 형성방법.
  3. 제1항에 있어서, 상기 중온 산화막은 730-850℃의 온도에 증착하는 것을 특징으로 하는 반도체 소자의 초저접합 형성방법.
  4. 제1항에 있어서, 상기 BPSG막 상부에 저온 산화막은 PE-CVD방법으로 100-500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 초저접합 형성방법.
  5. 제1항에 있어서, 상기 단시간 급속 열처리는 950-1050℃의 온도에 2-10초간 실시하는 것을 특징으로 하는 반도체 소자의 초저접합 형성방법.
KR1019950050433A 1995-11-30 1995-12-15 반도체 소자의 초저접합 형성방법 KR0170901B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950050433A KR0170901B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 초저접합 형성방법
US08/757,161 US5846887A (en) 1995-11-30 1996-11-27 Method for removing defects by ion implantation using medium temperature oxide layer
JP32043096A JP3249753B2 (ja) 1995-11-30 1996-11-29 半導体素子の製造方法
DE19649701A DE19649701B4 (de) 1995-11-30 1996-11-29 Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur
CN96123096A CN1103494C (zh) 1995-11-30 1996-11-29 半导体器件的制造方法
GB9624883A GB2307790B (en) 1995-11-30 1996-11-29 Semiconductor device and method of manufacture
TW085114813A TW358229B (en) 1995-11-30 1996-11-30 Method for removing defects by ion implantation using medium temperature oxide layer the invention relates to a method for removing defects by ion implantation using medium temperature oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050433A KR0170901B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 초저접합 형성방법

Publications (2)

Publication Number Publication Date
KR970053028A KR970053028A (ko) 1997-07-29
KR0170901B1 true KR0170901B1 (ko) 1999-03-30

Family

ID=19440431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050433A KR0170901B1 (ko) 1995-11-30 1995-12-15 반도체 소자의 초저접합 형성방법

Country Status (1)

Country Link
KR (1) KR0170901B1 (ko)

Also Published As

Publication number Publication date
KR970053028A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6627488B2 (en) Method for fabricating a semiconductor device using a damascene process
US6784060B2 (en) Method for fabricating high voltage and low voltage transistors
KR100332106B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US6617212B2 (en) Semiconductor device and method for fabricating the same using damascene process
KR100839359B1 (ko) 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법
KR19980069833A (ko) 반도체 장치 및 그 제조방법
KR100488546B1 (ko) 트랜지스터의 제조방법
US6509613B1 (en) Self-aligned floating body control for SOI device through leakage enhanced buried oxide
US5872047A (en) Method for forming shallow junction of a semiconductor device
US20020168828A1 (en) Method of reducing threshold voltage shifting of a gate
US20030003670A1 (en) Method for fabricating semiconductor device
JP2000252366A (ja) Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス
US5846887A (en) Method for removing defects by ion implantation using medium temperature oxide layer
KR0170901B1 (ko) 반도체 소자의 초저접합 형성방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100940440B1 (ko) 반도체 소자의 제조 방법
KR20040100501A (ko) 유효 채널 길이가 증대된 반도체 소자 및 그 제조방법
KR19980050125A (ko) 초저접합을 갖는 반도체소자 제조방법
KR100481396B1 (ko) 반도체 소자의 제조 방법
KR100256822B1 (ko) 반도체 소자의 제조방법
KR20010059614A (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR20050104228A (ko) 반도체 소자의 콘택플러그 형성방법
JP2006121103A (ja) 電界効果型トランジスタ及びその製造方法
JPH0555232A (ja) 半導体装置の製造方法
KR20010063858A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee