DE19649701B4 - Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur - Google Patents

Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur Download PDF

Info

Publication number
DE19649701B4
DE19649701B4 DE19649701A DE19649701A DE19649701B4 DE 19649701 B4 DE19649701 B4 DE 19649701B4 DE 19649701 A DE19649701 A DE 19649701A DE 19649701 A DE19649701 A DE 19649701A DE 19649701 B4 DE19649701 B4 DE 19649701B4
Authority
DE
Germany
Prior art keywords
layer
oxide layer
forming
silicon substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19649701A
Other languages
English (en)
Other versions
DE19649701A1 (de
Inventor
Kil Ho Lee
Byung Jin Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conversant IP NB 868 Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950050433A external-priority patent/KR0170901B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19649701A1 publication Critical patent/DE19649701A1/de
Application granted granted Critical
Publication of DE19649701B4 publication Critical patent/DE19649701B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten:
Bilden einer Pufferoxidschicht auf einem Siliziumsubstrat (21, 22);
Implantieren von Fremdionen in das Siliziumsubstrat (21, 22) zur Bildung aktiver Bereiche (27), wobei durch die Fremdionenimplantation Kristallfehler im Siliziumsubstrat erzeugt werden,
Entfernen der Pufferoxidschicht;
Bilden einer CVD-Oxidschicht (28) mittlerer Temperatur auf der sich ergebenden Struktur derart, daß die CVD-Oxidschicht (28) mittlerer Temperatur in Berührung ist mit den aktiven Bereichen (27);
wobei die durch die Fremdionenimplantation erzeugten Kristallfehler sich zur Oberfläche des Siliziumsubstrats bewegen;
Bilden einer ionendotierten SiO2-Schicht (29) auf der CVD-Oxidschicht (28) mittlerer Temperatur;
Durchführen eines thermischen Behandlungsverfahrens zum Planarisieren der ionendotierten SiO2-Schicht (29); und
Bilden einer Oxidschicht (30) auf der ionendotierten SiO2-Schicht (29);
Durchführen eines schnellen thermischen Ausheizverfahrens.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleitervorrichtungen und insbesondere betrifft sie ein Verfahren zum Minimieren des Leckstroms, der in Source/Drain-Übergängen der Vorrichtungen und tiefliegenden Übergangsbereichen erzeugt wird.
  • Ein solches Verfahren ist aus der JP 05-218072 A bekannt, wobei auf einem Halbleitersubstrat eine Gate-Elektrode mit einer Seitenwand über einer Gate-Oxidschicht ausgebildet wird. Dann werden Dotierungsionen durch einen ersten Oxidfilm hindurch in das Halbleitersubstrat implantiert und bilden den Source/Drain-Abschnitt. Nachdem der erste Oxidfilm entfernt wurde, wird durch trockene, thermische Oxidation bei mittlerer Temperatur eine Siliziumdioxidschicht auf dem Halbleitersubstrat hergestellt.
  • Aus der US 5 217 912 ist ein weiteres Verfahren zur Herstellung einer Halbleitervorrichtung bekannt. Darin werden Galvanisierungsschichten beschrieben, die auf die Halbleitervorrichtung aufgebracht werden.
  • Im allgemeinen spielt bei der Entwicklung von integrierten Schaltungen die Übergangstiefe von Source/Drain eine wichtige Rolle bei der Verbesserung elektrischer Eigenschaften der Vorrichtungen.
  • 1 ist eine Querschnittsansicht, die das Verfahren zum Herstellen einer Halbleitervorrichtung nach dem Stand der Technik veranschaulicht, wobei ein in einer N-Wanne gebildeter MOS-Transistor gezeigt ist. Wie in 1 gezeigt ist, werden eine Feldoxidschicht 3, eine Gateoxidschicht 4, eine Gateelektrode 5 und ein Abstandshalter 6 in dieser Reihenfolge auf einer N-Wanne 2 in einem Siliziumsubstrat 1 unter Verwendung des herkömmlichen Verfahrens zur Herstellung eines MOSFETs gebildet.
  • Dabei wird eine Oxidschicht 11, wie z.B. eine thermische Pufferoxidschicht, auf den Source/Drain-Bereichen gebildet, um zu verhindern, daß das Siliziumsubstrat 1 durch den Ätzprozeß zum Bilden der Gateelektrode 5 beschädigt wird. Zudem kann die Oxidschicht 11 durch Belassen eines Teils einer isolierenden Schicht auf dem Siliziumsubstrat erzeugt werden, wenn ein anisotroper Ätzprozeß an der isolierenden Schicht für den Abstandshalter 6 durchgeführt wird. Dann wird der Abstandshalter 6 an der Seitenwand der Gateelektrode gebildet, und die Oxidschicht 11 wird auf der Oberfläche des Siliziumsubstrats 1 ge bildet, wodurch verhindert wird, daß das Siliziumsubstrat 1 durch den anisotropen Ätzprozeß beschädigt wird. Wenn weiter der Ionenimplantationsvorgang zum Bilden hochdotierter Bereiche 7 für die Source/Drain durchgeführt wird, dient die Oxidschicht 11 als eine Schutzschicht, die verhindert, daß metallische Verunreinigungen in das Substrat während der nachfolgenden Ionenimplantation eindringen.
  • Als nächstes wird eine erste isolierende Schicht 8, wie z.B. eine Tetraethoxysilan-(TEOS)-Schicht, auf dem sich ergebenden Aufbau gebildet. Eine zweite isolierende Schicht 9 mit einer hohen Fluidität, wie eine Borosilikatglasschicht (nachfolgend als eine BPSG-Schicht bezeichnet), auf der ersten isolierenden Schicht 8 gebildet. Schließlich wird ein Ofenausheizverfahren bei einer Temperatur von ungefähr 850°C ausgeführt.
  • Dieses Verfahren weist jedoch eine Schwierigkeit bei der Bildung des sehr flachen p+n-Übergangs auf. Bei der Bildung des flachen p+n-Übergangs sollten BF2-Ionen in das Siliziumsubstrat bei einer niedrigen Energie implantiert werden. Obwohl die Ionenimplantationsvorrichtung, die Ionen mit einer Beschleunigungsenergie von 10 keV implantieren kann, ist es sehr schwierig, diese niedrige Energie in dem tatsächlichen Verfahren aufgrund des sehr niedrigen Ionenstrahlstroms zu verwenden. Zudem wirkt sich in der an die Ionenimplantation nachfolgenden thermischen Behandlung ein Niedertemperaturprozeß auf den flachen Übergang aus, wobei es jedoch Einschränkungen von dessen Temperatur gibt aufgrund der kritischen Bedingungen für die Planarisierung der BPSG-Schicht. In der thermischen Niedertemperaturbehandlung ist es schwierig zu verhindern, daß sich der Schichtwiderstand (Rs) und der Übergangsleckstrom erhöht aufgrund der Verringerung der Dotierstoffaktivierung und der Möglichkeit zur Entfernung von Kristallfehlern.
  • Da insbesondere das Fluor (F) in den BF2-Ionen das Siliziumsubstrat amorph macht, werden die Kristallfehler, wie Siliziumzwischengitterdefekte, erzeugt und im unteren Bereich des Übergangs von der amorphen Struktur und der kristallinen Struktur des Siliziumsubstrats verteilt. Die Kristallfehler sind nach der thermischen Behandlung an dem Verarmungsbereich lokalisiert, wodurch der Übergangsleckstrom erhöht wird.
    •
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden einer Halbleitervorrichtung zu schaffen mit einer verbesserten elektrischen Eigenschaft und Zuverlässigkeit durch Steuerung der Ablagerungstemperatur bei der Bildung einer Oxidschicht auf einem Siliziumsubstrat, weiterhin ein Verfahren zum Herstellen eines flachen Übergangs zu schaffen, indem verhindert wird, daß Dotierstoffe in das Siliziumsubstrat während des thermischen Behandlungsprozesses diffundieren, sowie ein Verfahren zum Herstellen eines Übergangs mit einem niedrigen Schichtwiderstand zu schaffen.
  • Dies wird mit den Merkmalen der Ansprüche 1, 10 und 12 gelöst.
  • Bevorzugte Ausführungsformen ergeben sich aus den abhängigen Ansprüchen.
  • Dabei kann die CVD-Oxidschicht 28 mittlerer Temperatur so auf der sich ergebenden Struktur gebildet werden, daß die CVD-Oxidschicht mittlerer Temperatur in Berührung steht mit den aktiven Bereichen, wobei die durch die Ionenimplantati on erzeugten Kristallfehler zu der Oberfläche des Siliziumsubstrats hin entfernt werden.
    •
  • Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele in bezug auf die begleitenden Zeichnungen beispielhaft näher erläutert und beschrieben. In den Zeichnungen zeigen:
  • 1 eine Querschnittsansicht, die das Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Stand der Technik veranschaulicht;
  • 2 eine Querschnittsansicht, die das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung veranschaulicht;
  • 3A eine Auftragung, die die Bortiefenprofile zeigt von Proben wie implantiert und von Proben, auf denen ein TEOS-Oxid und MTO nach dem Entfernen der Pad-(Abschirm)-Oxidschicht abgelagert wurde;
  • 3B eine Auftragung, die die Bortiefenprofile zeigt nach dem Ofenausheizen und dem schnellen thermischen Ausheizen für verschiedene, die Siliziumoberfläche überziehende Oxidschichten; und
  • 4 eine Auftragung der Veränderung des Übergangsleckstroms gegenüber der Sperrspannung gemäß dem Stand der Technik und nach der vorliegenden Erfindung.
  • Nachfolgend wird eine Ausführungsform der Erfindung in Bezug auf 2 beschrieben.
  • 2 ist eine Querschnittsansicht, die das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung veranschaulicht. Zuerst werden eine N-Wanne 22, eine Feldoxidschicht 23, eine Gateoxidschicht 24, eine Gateelektrode 25 und ein isolierender Abstandshalter 26 in dieser Reihenfolge auf einem Siliziumsubstrat 21 gebildet unter Verwendung herkömmlicher Verfahren. Der Abstandshalter 26 wird verwendet zum Bilden der leicht dotierten Drain (LDD)-Struktur, was dem Fachmann wohlbekannt ist. Dabei wird eine thermische Oxidschicht (nicht gezeigt), wie die in 1 gezeigte Pufferoxidschicht auf dem Siliziumsubstrat 21 mit einer Dicke von ungefähr 2-15 Nanometer für den gleichen wie oben beschriebenen Zweck gebildet. Dann werden BF2-Ionen in das Siliziumsubstrat 21 durch die thermische Oxidschicht implantiert zur Bildung der hochdotierten Bereiche für die Source/Drain.
  • Nach der Ionenimplantierung wird die thermische Oxidschicht mit einer HF-Lösung geätzt und die Source/Drain-Bereiche werden freigelegt. Nachfolgend wird eine CVD-Oxidschicht 28 mittlerer Temperatur auf der sich ergebenden Struktur bei einer Temperatur von 760-820°C mit einer Dicke von ungefähr 30-80 Nanometer und bei einer Flußrate von 1:50 bis 1:100 für SiH4 zu N2O derart gebildet, daß sie in Berührung ist mit den freiliegenden Source/Drain-Bereichen. In der bevorzugten Ausführungsform weist die CVD-Oxidschicht 28 mittlerer Temperatur eine Dicke von ungefähr 50 Nanometer bei einer Temperatur von ungefähr 780°C auf.
  • Andererseits sind im Falle der Verwendung von LPCVD-(chemische Gasphasenablagerung bei Niederdruck)-TEOS als eine erste isolierende Zwischenschicht, wie in 1 dargelegt wurde, die ausgedehnten Kristallfehler an dem unteren Bereich der Übergangsschicht von der amorphen Struktur und der kristallinen Struktur erzeugt worden, und die Kristallfehler, die nicht teilnehmen an den ausgedehnten Kristallfehlern, existieren unterhalb der Übergangsschicht. Da das Siliziumsubstrat einer Druckspannung unterworfen ist aufgrund der LPCVD-TEOS-Schicht mit einer Zugspannung von 2 × 108 Dyne/cm2 und da die Kristallfehler nicht zu der Oberfläche des Siliziumsubstrats bei einem Niedertemperaturprozeß von 710°C bewegt werden können, existieren die Kristallfehler an dem unteren Bereich der Übergangsschicht von der amorphen Struktur zu der kristallinen Struktur.
  • Nach der vorliegenden Erfindung jedoch werden, während die CVD-Schicht 28 mittlerer Temperatur als eine erste isolierende Zwischenschicht abgelagert wird, die Punktdefekte (Zwischengitterdefekte), die durch die Ionenimplantation erzeugt werden, zu der Oberfläche des Siliziumsubstrats 21 bewegt. Die CVD-Oxidschicht 28 mittlerer Temperatur (MTO) mit einer Druckspannung von 1,53 × 109 Dyne/cm2 verursacht, daß die Oberfläche des Siliziumsubstrats 21 einer Zugspannung unterworfen ist, und ihre Ablagerung wird bei einer Temperatur von ungefähr 780°C ausgeführt, so daß die Ausdiffusion, die die Bewegung der Kristallfehler zu der Oberfläche verursacht, erzeugt wird. Als Folge davon verringert sich die Konzentration der Kristallfehler im Inneren des Siliziumsubstrats 21 und die auf eine kleine Größe ausgedehnten Kristallfehler befinden sich an der Oberfläche des Siliziumsubstrats 21. Die ausgedehnten Kristallfehler können auf natürliche Weise von der Oberfläche des Siliziumsubstrats 21 entfernt werden durch Durchführen des schnellen thermischen Ausheizens.
  • Obwohl nach der vorliegenden Erfindung sich die ausgedehnten Kristallfehler zu der Oberfläche des Siliziumsubstrats bewegen, erhöht sich dessen Schichtwiderstand nicht, da eine große Zahl der ausgedehnten Kristallfehler, die die Borionen im inneren des Siliziumsubstrats eingefangen haben, sich beträchtlich verringern.
  • 3A ist eine Auftragung, die die Bortiefenprofile zeigt von Proben so wie implantiert und von mit TEOS-Oxid und MTO nach Ablösen der Pad-(Abschirm)-Oxidschicht beschichteten Proben, wobei gezeigt ist, daß die Übergangstiefe nach der vorliegenden Erfindung geringer ist als die nach dem Stand der Technik unter Verwendung der TEOS-Schicht.
  • In dem Fall, daß eine isolierende Schicht zur Planarisierung auf der CVD-Oxidschicht 28 mittlerer Temperatur gebildet wird, wird eine thermische Hochtemperaturbehandlung benötigt zum Verbessern der Planarisierung der isolierenden Schicht. Typischerweise ist die isolierende Schicht zur Planarisierung aus einer BPSG- oder einer PSG-(Phosphorsilikatglas)Schicht hergestellt. Das heißt, nach Bildung der CVD-Oxidschicht 28 mittlerer Temperatur wird eine BPSG-Schicht 29 auf der sich ergebenden Struktur bei einer Temperatur von ungefähr 850°C gebildet und wird dann zur Planarisierung thermisch behandelt.
  • Zur Entfernung der Defekte auf der Siliziumoberfläche muß eine zusätzliche thermische Behandlung durchgeführt werden, unabhängig von der thermischen Behandlung zur Planarisierung der PBSG-Schicht. Dementsprechend sieht die vorliegenden Erfindung das geeignete thermische Behandlungsverfahren vor.
  • Obwohl das Hochtemperaturverfahren notwendig ist zum Bewegen der Defekte zu der Siliziumoberfläche bei dem Schritt der thermischen Behandlung der PBSG-Schicht 29, muß die Temperatur überwacht werden, um nicht die Übergangstiefe zu erhöhen.
  • Insbesondere besitzt die thermische Hochtemperaturbehandlung ein Problem darin, daß die Qualität der BPSG-Schicht 29 sich verschlechtern kann, und es ist möglich, große ausgedehnte Kristallfehler zu wachsen aus den implantationsinduzierten Punktdefekten im Innern des Siliziumsubstrats 21, abhängig von der Reihenfolge der thermischen Hochtemperaturbehandlung. Weiter können Implantationen hoher Konzentration, denen eine Ausheizung bei hoher Temperatur folgt, zu einer hohen Dichte von Stapelfehlern führen.
  • Als Folge davon muß die kritische Temperatur zur Planarisierung der PBSG-Schicht 29 auf eine bestimmte Temperatur beschränkt werden, die zur Bildung des flachen Übergangs geeignet ist, ohne die Bildung von ausgedehnten Kristallfehler im Inneren des Siliziumsubstrats.
  • In der bevorzugten Ausführungsform kann das schnelle thermische Ausheizverfahren (nachfolgend als RTA-Verfahren bezeichnet) verwendet werden. Zum Ausführen des RTA-Verfahrens muß eine Niedertemperaturoxidschicht 30 auf der PBSG-Schicht 29 gebildet werden, die verhindert, daß Borionen darin über die Bearbeitungskammer, in der das RTA-Verfahren durchgeführt wird, diffundieren. Dementsprechend wird nach Bildung der Oxidschicht 30 mit einer Dicke von ungefähr 10-50 Nanometer unter Verwendung des PECVD (plasmaverstärkte chemische Gasphasenablagerung)-Verfahrens das RTA-Verfahren für 2-10 Sekunden bei einer Temperatur von 950-1050°C in einer Stickstoffatmosphäre durchgeführt.
  • Die 3B ist eine Auftragung, die die Bortiefenprofile zeigt nach dem Ofenausheizen und dem RTA-Verfahren für verschiedene, die Siliziumoberfläche abdeckende Oxidschichten. Wie in 3B gezeigt ist, wurde die herkömmliche thermische Behandlung zur Planarisierung der BPSG-Schicht 29 ausgeführt und dann wurde das RTA-Verfahren für 10 Sekunden bei einer Temperatur von 1000°C durchgeführt. Trotzdem ist die Übergangstiefe nach der vorliegende Erfindung weniger flach als diejenige nach dem Stand der Technik.
  • Die Tabelle zeigt, daß das RTA-Verfahren eine Auswirkung auf die Verringerung des Schichtwiderstands besitzt.
  • Figure 00120001
  • 4 ist eine Auftragung der Veränderung des Übergangleckstroms gegenüber der Sperrspannung gemäß dem Stand der Technik und der vorliegenden Erfindung, wobei eine beträchtliche Verringerung des Übergangleckstroms gezeigt ist.
  • Wie man aus der obigen Beschreibung sieht, schafft die vorliegende Erfindung eine Vorrichtung mit einem flachen Übergang unter Verwendung einer CVD-Oxidschicht mittlerer Temperatur und dem Ofenausheizverfahren. Zudem entfernt die vorliegende Erfindung auf effektive Weise die von der Implantation herrührenden Kristallfehler, wobei die elektrische Akti vierung beträchtlich verbessert wird, was zur Fähigkeit der Erzeugung von Strömen in der Vorrichtung beiträgt.

Claims (13)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Bilden einer Pufferoxidschicht auf einem Siliziumsubstrat (21, 22); Implantieren von Fremdionen in das Siliziumsubstrat (21, 22) zur Bildung aktiver Bereiche (27), wobei durch die Fremdionenimplantation Kristallfehler im Siliziumsubstrat erzeugt werden, Entfernen der Pufferoxidschicht; Bilden einer CVD-Oxidschicht (28) mittlerer Temperatur auf der sich ergebenden Struktur derart, daß die CVD-Oxidschicht (28) mittlerer Temperatur in Berührung ist mit den aktiven Bereichen (27); wobei die durch die Fremdionenimplantation erzeugten Kristallfehler sich zur Oberfläche des Siliziumsubstrats bewegen; Bilden einer ionendotierten SiO2-Schicht (29) auf der CVD-Oxidschicht (28) mittlerer Temperatur; Durchführen eines thermischen Behandlungsverfahrens zum Planarisieren der ionendotierten SiO2-Schicht (29); und Bilden einer Oxidschicht (30) auf der ionendotierten SiO2-Schicht (29); Durchführen eines schnellen thermischen Ausheizverfahrens.
  2. Verfahren gemäß Anspruch 1, wobei die CVD-Oxidschicht (28) mittlerer Temperatur bei einer Temperatur von ungefähr 760-820°C gebildet wird.
  3. Verfahren gemäß Anspruch 1, wobei die CVD-Oxidschicht (28) mittlerer Temperatur mit einer Dicke von ungefähr 30-80 Nanometer gebildet wird.
  4. Verfahren gemäß Anspruch 1, wobei die CVD-Oxidschicht (28) mittlerer Temperatur bei einer Flußrate von ungefähr 1:50 bis 1:100 für SiH4 zu N2O gebildet wird.
  5. Verfahren gemäß Anspruch 1, wobei die Pufferoxidschicht eine native Oxidschicht, eine absichtlich thermisch gewachsene Oxidschicht oder eine Restoxidschicht ist.
  6. Verfahren gemäß Anspruch 1, wobei das schnelle thermische Ausheizverfahren für ungefähr 2-10 Sekunden durchgeführt wird.
  7. Verfahren gemäß Anspruch 6, wobei das schnelle thermische Ausheizverfahren in einer Stickstoffatmosphäre durchgeführt wird.
  8. Verfahren gemäß Anspruch 1, wobei die ionendotierte SiO2-Schicht (29) eine BPSG-Schicht oder eine PSG-Schicht ist.
  9. Verfahren gemäß Anspruch 1, wobei die Oxidschicht (30) als eine Deckschicht mit einer Dicke von ungefähr 10-50 Nanometer gebildet wird.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Bilden einer Gateisolationsschicht (24) auf einem Siliziumsubstrat (21); Bilden einer Gateelektrode (25) auf der Gateisolationsschicht (24); Bilden von leicht dotierten Bereichen durch Implantierung einer niedrigen Konzentration von Ionen in das Siliziumsubstrat (21); Bilden einer isolierenden Schicht auf der sich ergebenden Struktur; Anwenden eines anisotropen Ätzverfahrens auf die isolierende Schicht unter Belassen eines Teils der isolierenden Schicht auf dem Siliziumsubstrat derart, daß ein isolierender Abstandshalter (26) auf der Seitenwand der Gatelektrode (25) gebildet wird und eine Pufferoxidschicht auf der Oberfläche des Siliziumsubstrats gebildet wird; Bilden hochdotierter Bereiche (27) durch Implantieren einer hohen Konzentration von Ionen in das Siliziumsubstrat (22) durch die Pufferoxidschicht hindurch; Entfernen der Pufferoxidschicht; Bilden einer CVD-Oxidschicht (28) mittlerer Temperatur auf der sich ergebenden Struktur derart, daß die CVD-Oxidschicht (28) mit mittlerer Temperatur in Berührung ist mit den aktiven Bereichen (27); wobei die durch die Ionenimplantation erzeugten Kristallfehler sich zur Oberfläche des Siliziumsubstrats bewegen; Bilden einer ionendotieren SiO2-Schicht (29) auf der CVD-Schicht mittlerer Temperatur; Durchführen eines thermischen Behandlungsverfahrens zur Planarisierung der ionendotierten SiO2-Schicht; und Bilden einer Oxidschicht (30) auf der ionendotierten SiO2-Schicht (29); Durchführen eines schnellen thermischen Ausheizverfahrens.
  11. Verfahren gemäß Anspruch 10, wobei die CVD-Oxidschicht (28) mittlerer Temperatur bei einer Temperatur von ungefähr 760-820°C gebildet wird.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (21) mit einer Oberfläche; Bilden einer Oxidschicht, die über der Oberfläche des Halbleitersubstrats (22) liegt; Einbringen von Fremdstoffen durch Implantation in das Halbleitersubstrat (22) durch die Oxidschicht hindurch zur Bildung eines aktiven Bereichs (27) , wobei der aktive Bereich (27) einen Übergangsbereich zum Halbleitersubstrat (22) hin an einer ersten Stelle unterhalb der Oberfläche aufweist, wobei der Schritt des Einbringens eine Vielzahl von Kristallfehlern in dem Halbleitersubstrat (22) an einer zweiten Stelle unterhalb der Oberfläche hervorruft, wobei die erste Stelle an die zweite Stelle angrenzt; Entfernen der Oxidschicht von der Oberfläche; und Bilden einer interdielektrischen Schicht (28) mit mittlerer Temperatur auf und in Berührung mit der Oberfläche, worauf der Schritt des Bildens der interdielektrischen Schicht (28) mittlerer Temperatur bewirkt, dass ein wesentlicher Teil der Kristallfehler von der ersten Stelle zu der Oberfläche hin wegwandert; Bilden einer ionendotierten SiO2-Schicht (29) auf der interdielektrischen Schicht (28) mittlerer Temperatur; Durchführen eines thermischen Behandlungsverfahrens zum Planarisieren der ionendotierten SiO2-Schicht (29); Bilden einer Oxidschicht (30) auf der ionendotierten SiO2-Schicht (29); und Durchführen eines schnellen thermischen Ausheizverfahrens.
  13. Verfahren gemäß Anspruch 12, wobei die interdielektrische Schicht (28) mittlerer Temperatur bei einer Temperatur von ungefähr 760-820°C gebildet wird.
DE19649701A 1995-11-30 1996-11-29 Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur Expired - Lifetime DE19649701B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR95-45482 1995-11-30
KR95-50433 1995-11-30
KR19950045482 1995-11-30
KR1019950050433A KR0170901B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 초저접합 형성방법

Publications (2)

Publication Number Publication Date
DE19649701A1 DE19649701A1 (de) 1997-06-12
DE19649701B4 true DE19649701B4 (de) 2006-01-12

Family

ID=26631444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19649701A Expired - Lifetime DE19649701B4 (de) 1995-11-30 1996-11-29 Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur

Country Status (6)

Country Link
US (1) US5846887A (de)
JP (1) JP3249753B2 (de)
CN (1) CN1103494C (de)
DE (1) DE19649701B4 (de)
GB (1) GB2307790B (de)
TW (1) TW358229B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083795A (ko) * 2001-04-30 2002-11-04 삼성전자 주식회사 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법
TWI242815B (en) * 2001-12-13 2005-11-01 Ushio Electric Inc Method for thermal processing semiconductor wafer
KR100596775B1 (ko) * 2003-10-31 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN102756359B (zh) * 2011-04-26 2017-06-23 博世电动工具（中国）有限公司 便携式切割工具
CN104332407B (zh) * 2014-08-27 2020-03-31 上海华力微电子有限公司 用于镍硅合金化工艺的阻挡层的制备方法
CN106435721A (zh) * 2016-09-22 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种GaAs/Si外延材料制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217912A (en) * 1990-07-03 1993-06-08 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device
JPH05218072A (ja) * 1992-02-03 1993-08-27 Sharp Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387372A (ja) * 1988-07-22 1991-04-12 Canon Inc 堆積膜形成方法
US5418173A (en) * 1992-11-24 1995-05-23 At&T Corp. Method of reducing ionic contamination in integrated circuit fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217912A (en) * 1990-07-03 1993-06-08 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device
JPH05218072A (ja) * 1992-02-03 1993-08-27 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1103494C (zh) 2003-03-19
GB9624883D0 (en) 1997-01-15
JP3249753B2 (ja) 2002-01-21
TW358229B (en) 1999-05-11
DE19649701A1 (de) 1997-06-12
GB2307790A (en) 1997-06-04
JPH09171970A (ja) 1997-06-30
GB2307790B (en) 2000-07-05
CN1165399A (zh) 1997-11-19
US5846887A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE19963674B4 (de) Verfahren zur Ausbildung eines Oxynitridgatedielektrikums, Oxynitridgatedielektrikum und darauf angeordneter Gatestapel
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE2422195C2 (de) Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
EP0224199B1 (de) Verfahren zum Herstellen von p- und n-Kanal-MOS-Transistoren enthaltenden hochintegrierten Schaltungen mit aus einer dotierten Doppelschicht aus Polysilizium und Metallsilizid bestehenden Gateelektroden
EP0939430A2 (de) Herstellverfahren für eine polykristalline Siliziumstruktur
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE4409875C2 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE19649701B4 (de) Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE102005054219B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor
DE102004063578B4 (de) Verfahren zur Ausbildung von Dual Gate Elektroden bei Anwendung des Damaszener Gate Prozesses
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
EP0964455A1 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE19756530B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KYONGGI, KR

Effective date: 20111122

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KR

Effective date: 20111122

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20111122

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20111122

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20111122

Representative=s name: ISARPATENT, DE

Effective date: 20111122

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20111122

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHON-SHI, KYOUNGKI-DO, KR

Effective date: 20120821

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHON-SHI, KR

Effective date: 20120821

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20120821

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20120907

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20120821

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20120907

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120821

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120907

Representative=s name: ISARPATENT, DE

Effective date: 20120907

Representative=s name: ISARPATENT, DE

Effective date: 20120821

R082 Change of representative

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA

Effective date: 20140925

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20140925

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20140925

R071 Expiry of right