DE69333078T2

DE69333078T2 - Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement

Info

Publication number: DE69333078T2
Application number: DE69333078T
Authority: DE
Inventors: Mamoru Ohta-ku Miyawaki
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-31
Filing date: 1993-01-29
Publication date: 2004-05-27
Anticipated expiration: 2013-01-30
Also published as: EP0553861B1; JP3187109B2; EP0553861A1; DE69333078D1; US5543648A; EP0828289A1; JPH05217981A

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindun
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere auf ein Verfahren zur Herstellung eines für die Bildung eines integrierten Schaltkreises mit einem hohen Grad an Integration geeigneten Halbleiterbauelements, und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, welche das Halbleiterbauelement und ein darauf gebildetes, funktionelles Element umfasst.
Verwandter Stand der Technik
Halbleiterbauelemente, für die ein monokristalliner Si-Wafer typisch ist, wurden als Bauelemente zur Bildung von integrierten Schaltkreisen verwendet, und es wurden welche mit besserer Kristallqualität entwickelt.
Da die Informationsmengen, welche durch Systemmaschinen verarbeitet werden, angestiegen sind, wurde für die integrierten Schaltkreise ein höherer Grad an Integration und eine höhere Arbeitsgeschwindigkeit erforderlich. Mit dem Fortschritt in der höheren Integration wurden die Abmessungen von Elementen, wie etwa Transistoren, in den integrierten Schaltkreisen immer feiner hergestellt und die Verlässlichkeit der Einzelelemente wurde sehr wichtig, um die Chipausbeute beim Verfahren zur Herstellung von Halbleiterbauelementen auf einem bestimmten Niveau zu halten oder zu erhöhen. Die Verlässlichkeit der einzelnen Bauelemente, wie etwa Transistoren, Dioden usw. hängt stark von der Ebenheit der Oberfläche und der Kristallinität eines Halbleiterbauelements zur Bildung eines integrierten Schaltkreises ab. Um zum Beispiel ein Grad von Integration auf einem Niveau von 256 M bit bis 1 G bit bei der DRAM-Technologie zu erreichen, ist es notwendig, dass eine auf der Oberfläche eines Halbleiters gebildete Isolationsschicht eine sehr geringe Stärke von etwa 1,0 bis 1,5 nm hat. Ferner sind Halbleiterbauelemente mit einer Kristallinität, die gut genug ist, um eine DRAM-Vorrichtung mit einem Auffrischungszyklus von 64 ms bis 128 ms zu erreichen, erwünscht.
Um die Verlässlichkeit von Transistoren zu erhöhen ist es unerlässlich, neben den vorher erwähnten Erfordernissen, metallische oder organische Verschmutzungen und auf den Oberflächen der Halbleiterbauelemente vorhandene Partikel zu entfernen. Für diesen Zweck wurden verschiedene Oberflächenwaschverfahren vorgeschlagen und ein Waschverfahren zur Entfernung von metallischen oder organischen Verschmutzungen und Partikeln durch Waschen mit einer wässrigen Ammoniak-Wasserstoffperoxidlösung (NH₄OH : H₂O₂ : H₂O) wurde bisher als erfolgversprechend angesehen.
Jedoch kann in dem Fall von herkömmlichen Halbleiterbauelementen aus Si usw., die Verschmutzung durch Waschen mit einer wässrigen Ammoniak-Wasserstoffperoxidlösung der herkömmlichen Zusammensetzung, d. h. einer Zusammensetzung in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5 entfernt werden, aber bei einer derartig ebenen Oberfläche mit einer Oberflächenebenheit von 0,2 nm vor dem Waschen, die auf etwa 0,5 nm oder mehr nach dem Waschen aufgeraut wird, und wenn ein MOS-FET darauf gebildet wird, ist die dielektrische Festigkeit einer filmartigen Gate-Oxidschicht nicht ausreichend, um den Gestaltungserfordernissen zu genügen.
Andererseits hat ein Wafer in Silizium-auf-Isolator (SOI) Bauweise, welcher die folgenden ausgezeichneten Eigenschaften hat, aufgrund seiner Unterschiedlichkeit von den massiven Si-Halbleiterbauelementen Aufmerksamkeit auf sich gezogen:

1. Einfache dielektrische Isolation mit der Möglichkeit einer höheren Integration,
2. Ausgezeichnete Strahlungsbeständigkeit,
3. Verringerte schwebende Kapazität mit der Möglichkeit einer höheren Geschwindigkeit,
4. Wegfall des Wannen-bildenden Schrittes,
5. Verhinderung des Durchzündens (latch-up),
6. Möglichkeit der Bildung eines vollständig verarmten Feldeffekttransistors durch Dünnschichtbildung,
7. Möglichkeit der Unterdrückung eines Kurzkanaleffekts, selbst in Mikrotransistoren.

Die am häufigsten verwendeten Halbleiterbauelemente in SOI-Bauweise schließen zwei Sorten ein, d. h. einen Wafer, der als SIMOX bezeichnet wird und einen SOI-Wafer, welcher durch Verbinden von zwei Si-Wafern aneinander gebildet wird (verbundener SOI-Wafer).
Ein SIMOX-(Trennung durch Ionen-implantierten Sauerstoff; separation by ion-implanted oxygen) Wafer, um eine SiO₂-Schicht innerhalb des monokristallinen Si-Halbleitersubstrats zu bilden, wird durch Implantieren von Sauerstoff in ein monokristallines Si-Halbleitersubstrat durch Ionen-Implantation, und durch Vorsehen einer monokristallinen Si-Halbleiterdünnschicht auf seiner Oberfläche gebildet. Der SIMOX-Wafer mit einer derartigen Struktur wird jetzt von den Halbleiterbauelementen in SOI-Bauweise vielfältig eingesetzt, da er relativ gut zu dem Si-Halbleiterverfahren passt. Jedoch müssen, um eine SiO₂-Schicht innerhalb des monokristallinen Si-Halbleitersubstrats zu bilden, wenigstens 10¹⁸ Ionen/cm² der Sauerstoffionen implantiert werden, und die Implantationsdauer ist sehr lang und die Wirtschaftlichkeit der Produktion nicht sehr hoch. Ebenfalls sind die Waferkosten hoch. Ferner hat die monokristalline Si-Halbleiterdünnschicht viele im Ionen-Implantationsschritt erzeugte Kristalldefekte. Daher können im Wesentlichen SIMOX-Wafer keine Kristallinität haben, die gut genug ist, um einen hoch integrierten Schaltkreis in guter Qualität zu erzeugen. Ferner wird, wenn die Oberfläche mit der wässrigen Ammoniak-Wasserstoffperoxidlösung gewaschen wird, der SIMOX-Wafer eine Oberflächenebenheit von mehreren nm haben, und ist daher nicht zur Bildung eines hoch integrierten Schaltkreises darauf geeignet.
Andererseits wird, um eine monokristalline Si-Dünnschicht auf der SiO₂-Schicht zu erzeugen, der verbundene SOI-Wafer aus einem Paar Si-Wafern durch Oxidieren der Oberfläche eines ersten Si-Wafers zur Bildung einer SiO₂-Schicht und Bindung eines zweiten Wafers an die Oberfläche der SiO₂-Schicht des ersten Wafers und folgendem Glätten der freien Oberfläche des zweiten Wafers gebildet. Der verbundene SOI-Wafer hat eine bessere Kristallinität als der SIMOX-Wafers, aber das Glätten muss bei strenger Kontrolle der Stärke der monokristallinen Si-Dünnschicht durchgeführt werden. Jedoch ist es nicht sehr schwierig, die Kontrolle der Schichtstärke durchzuführen, um eine Schichtstärkeverteilung von weniger als einigen Prozent über die gesamte Waferoberfläche zu erhalten. Ferner wird die Oberfläche des gebundenen SOI-Wafers zu einer Oberflächenebenheit von 0,5 bis 0,8 nm aufgeraut, wenn sie mit der wässrigen Ammoniak-Wasserstoffperoxidlösung gewaschen wird, und die ausgezeichneten Eigenschaften, welche der Wafer in SOI-Bauweise aufweist, können nicht genutzt werden.
Wie vorher beschrieben, ist die Oberflächenebenheit und die Kristallinität der bisher erhältlichen Halbleiterbauelemente nicht immer zur Bildung von Halbleitervorrichtungen in der Massenproduktion mit einem hohen Grad von Integration und einer hohen Arbeitsgeschwindigkeit ausreichend.
In „1991 Symposium on VLSI Technology, IEEE Cat. No. 91 CH 3017-1, March 28, 1991, Oiso IP, pp. 45–46", wird von der Abhängigkeit der Oberflächenmikrorauheit von der Qualität des Oxiddünnfilms berichtet und eine verbesserte Reinigungswaschung unter Verwendung einer (0,05 : 1 : 5). NH₄OH : H₂O₂ : H₂O-Lösung vorgeschlagen.
„Microelectromic Engineering, Vol. 10, No. 3/4, February 1991, pp. 235–257" berichtet vom Einfluss der Si-Oberflächeneigenschaften auf die Ausbeute von MOS-Vorrichtungen zur ULS I.
ZUSAMMENFASUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung ist die Probleme des Standes der Technik zu lösen und ein Verfahren zur Herstellung eines Halbleiterbauelements, welches für die Massenproduktion einen integrierten Schaltkreis mit einer hohen Arbeitsgeschwindigkeit und einem hohen Grad an Integration zur Verfügung stellen kann, und ebenfalls ein Verfahren für die Herstellung einer Halbleitervorrichtung unter Verwendung des Halbleiterbauelementes zur Verfügung stellen kann.
Eine weitere Aufgabe der vorliegenden Erfindung ist das zur Verfügung stellen eines Verfahrens zur Herstellung eines Halbleiterbauelementes, welches eine monokristalline Halbleiterschicht zur Bildung eines funktionellen Elements umfasst, wobei die Hauptebene der monokristallinen Halbleiterschicht eine Mittenrauwert Ra von nicht mehr als 0,4 nm, als ein Merkmal des Oberflächenzustandes, hat, wenn die Hauptebene mit einer wässrigen Ammoniak-Wasserstoffperoxidlösung in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O von 1 : 1 : 5 bei einer Waschtemperatur von 85°C mit einer Waschdauer von 10 Minuten gewaschen wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die 1 ist ein Vergleichsbeispiel für das Verständnis der vorliegenden Erfindung, liegt aber außerhalb ihres Umfangs.
Die 2 ist eine schematische Querschnittsansicht, welche ein zweites Beispiel der vorliegenden Erfindung zeigt.
Die 3A bis 3F sind Querschnittansichten, welche ein Herstellungsverfahren gemäß des zweiten Beispiels zeigen.
Die 4 ist eine schematische Querschnittsansicht, welche ein drittes Beispiel der vorliegenden Erfindung zeigt.
Die 5 ist eine schematische Querschnittsansicht, welche ein viertes Beispiel der vorliegenden Erfindung zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im Folgenden werden die bevorzugten Ausführungsformen des Halbleiterbauelementes der vorliegenden Erfindung beschrieben.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelementes, wie in Anspruch 1 definiert, zur Verfügung gestellt.
Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen spezifiziert.
In dem erfindungsgemäß erhaltenen Halbleiterbauelement ist die Hauptebene der monokristallinen Schicht zur Bildung eines integrierten Schaltkreises sehr eben und die monokristalline Schicht hat eine sehr gute Kristallinität. Folglich kann eine Halbleitervorrichtung mit bemerkenswert hoher Arbeitsgeschwindigkeit und einem beachtenswert hohen Grad an Integration, im Vergleich zu den herkömmlichen Vorrichtungen mit dem Halbleiterbauelement erzeugt werden, und kann kommerziell mit einer hohen Ausbeute in einem bemerkenswerten Umfang in Massenproduktion hergestellt werden.
Die bevorzugten Ausführungsformen der vorliegenden Erfindung werden im Detail unter Bezugnahme auf die Zeichnungen beschrieben.
In der 1 ist das Bezugszeichen 1 ein monokristallines Substrat, welches gewöhnlicherweise ein sogenanntes 4°gegen die Ebene geneigtes Substrat ist, dessen Oberfläche sich aus der (100) Ebene um 4° ± 0,5° neigt, und dessen Leitungsart vom p-Typ oder n-Typ ist. Eine n⁺ oder p⁺ Ionen-implantierte Schicht, welche als eine eingebettete Schicht in dem späteren Schritt der Bildung eines funktionalen Elements dienen wird, kann auf der Oberfläche des Substrats 1 vorgesehen werden.
Das Bezugszeichen 2 ist eine epitaktische Si-Schicht, welche auf dem monokristallinen Substrat 1 wachsen gelassen wurde und ihre Schichtstärke ist bevorzugt 0,01 μm bis mehrere zehn μm. Die Konzentration an Dotierstoffen, welche in der Schicht enthalten ist, kann im Hinblick auf die Form einer auf der epitaktischen Si-Schicht gebildeten Vorrichtung ausgewählt werden. Wenigstens die Hauptoberfläche des monokristallinen Substrats 1, auf der eine epitaktische Si-Schicht 2 vorgesehen wird, wird durch eine Glättungstechnik mit hoher Präzision geglättet, und es ist erwünscht, dass der in JIS Codes XB0601 definierte Mittenrauwert Ra nicht mehr als 0,2 nm ist.
Wenn das in 1 gezeigte Halbleiterbauelement mit einer wässrigen Ammoniak-Wasserstoffperoxidlösung (Bewertungswaschlösung) in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5, bei einer Waschtemperatur von 85°C für 10 Minuten gewaschen wird und mit hochreinem Wasser, eingestellt auf Raumtemperatur (gelöste Sauerstoffkonzentration: 40 ppb oder weniger), für 10 Minuten gewaschen wird, ist der Mittenrauwert Ra der Oberfläche nicht mehr als 0,2 nm. Es ist für die strenge Waschbewertung wünschenswert, dass die Bewertungswaschlösung zur Verwendung in der vorliegenden Erfindung eine relativ hohe Reinheit von denen zur Zeit erhältlichen wässrigen Ammoniak-Wasserstoffperoxidlösungen für die Verwendung bei der Erzeugung von integrierten Schaltkreisvorrichtungen mit einem hohen Grad an Integration hat. Von allen wird eine Lösung, mit "29 Masse-% EL+; hergestellt durch Sankyo Kasei K. K. als auch NH₄OH, "30 Masse-% Hochrein", hergestellt durch Santoku Kagaku K. K., als auch H₂O₂ und hochreines Wasser (gelöste Sauerstoffkonzentration: 40 ppb oder weniger) als H₂O, für die Verwendung in der vorliegenden Erfindung mehr bevorzugt.
Beispiel 1 (Vergleich)
Ein Halbleiterbauelement mit der gleichen Struktur wie in 1 gezeigt, wurde gemäß den folgenden Schritten hergestellt:
Ein 4°gegen die Ebene geneigtes n-Substrat (S) mit einer Dotierstoffkonzentration von 10¹⁵cm^–3, welches zu einer Oberflächenebenheit von nicht mehr als 0,2 nm geglättet wurde, wurde mit einer flüssigen Mischung aus Schwefelwasserstoffsäure (H₂SO₄) und Wasserstoffperoxidlösung (H₂O₂) in einem Volumenverhältnis von H₂SO₄ : H₂O₂ = 4 : 1, welche hier nach als „H₂SO₄/H₂O₂-flüssige Mischung" bezeichnet wird, für 5 Minuten gewaschen, und dann mit dem gleichen hochreinen Wasser, wie vorher erwähnt, für 5 Minuten gespült. Dann wurde der auf der Oberfläche gebildete Oxidfilm und die metallische Verunreinigung durch eine wässrige Fluorwasserstoffsäure-Wasserstoffperoxidlösung in einem Masseverhältnis von HF : H₂O₂ : H₂O = 0,05 : 0,1 : 9 entfernt. Dann wurde das Substrat (S) mit einer wässrigen Ammoniak-Wasserstoffperoxid-Lösung in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5 gewaschen, um die Partikel zu entfernen. Dann wurde es mit dem gleichen wie vorher beschriebenen hochreinen Wasser gewaschen und mit warmem hochreinen Wasser (eingestellt auf die Temperatur von 100°C) in einer N₂-Atmosphäre gespült, in einer N₂-Atmosphäre durch einen Drehtrockner getrocknet und in ein Niederdruck-CVD-Gerät gebracht. Dann wurde das Niederdruck-CVD-Gerät in einen Niederdruckzustand von nicht mehr als 10^–6 Torr versetzt und dann ein hochreines Wasserstoffgas (Restwasserkonzentration: nicht mehr als 10 ppb) durch einen Radikal-bildenden Katalysator in das Gerät geleitet. Die Oberfläche des Substrats (S) wurde der Wasserstoffradikal-Atmosphäre für 30 Minuten ausgesetzt, während das Substrat (S) auf 300°C erwärmt wurde, wodurch die Oberfläche des Substrats (S) einer Hydrierungsbehandlung unterzogen wurde. Die Erwärmungstemperatur des Substrats (S) kann mit Blick auf andere Bedingungen angemessen gewählt werden, und es ist wünschenswert, die Erwärmungstemperatur auf eine Temperatur zwischen 200°C und 400°C festzusetzen. Der Grad des Hydrogenierungsbehandlungs-Zustandes auf der Oberfläche des Substrats (S) wurde durch Bestimmung der Stärke der spontan gebildeten oxidierten Schicht durch ein XPS-(Photoelektronenspektroskopie mit Röntgenstrahlanregung; X-ray Photoelectron Spectroscopy) Gerät nach Verbleib in der Atmosphäre für eine Woche untersucht. Der Grad des Hydrogenierungs-behandelten Zustandes der Oberfläche des Substrats (S), welches in dem vorhergehenden Vorgang Hydrogenierungs-behandelt wurde, war derartig, dass die Stärke des spontan oxidierten Films auf der Oberfläche nicht mehr als 0,2 nm war, d. h. kein wesentliches Wachstum des spontan oxidierten Films beobachtet werden konnte, und folglich wurde angenommen, dass die Oberfläche des Substrats (S) im wesentlichen durch Wasserstoff fertiggestellt war. Dann wurde Si auf der Hydrogenierungs-behandelten Oberfläche des Substrats (S) mit einem Reaktionsgas SiH₂Cl₂ bei einer Strömungsgeschwindigkeit von 1.000 SCCM, einem Druck von 80 Torr und einer Temperatur von 950°C epitaktisch wachsen gelassen.
Wie vorher beschrieben, wurde die Oberflächenunebenheit des Si-Substrats (S) vor dem epitaktischen Wachstum auf einen Ra von nicht mehr als 0,2 nm geregelt, und die Oberfläche des Si-Substrats (S) wurde vor dem epitaktischen Wachstum mit Wasserstoff fertiggestellt. Es hafteten keine Verschmutzungen an der Oberfläche des Si-Substrats (S) und folglich konnte der Si-Monokristall auf der Oberfläche des Si-Substrats (S) mit einer guten Kristallinität wachsen gelassen werden.
Dann wurde das derartig hergestellte Halbleiterbauelement mit einer wässrigen Ammoniak- Wasserstoffperoxidlösung in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5 bei 85°C für 10 Minuten gewaschen, und dann mit dem gleichen hochreinen Wasser wie vorher bei Raumtemperatur für 10 Minuten und dann mit dem gleichen warmen hochreinen Wasser wie vorher für 10 Minuten gewaschen. Die Beobachtung der Oberfläche der epitaktischen Schicht durch ein Rastertunnelmikroskop (STM) nach dem Waschen ergab, dass die Oberflächenunebenheit bei Ra nicht mehr als 0,2 nm war.
In diesem Beispiel wurde die Kristallinität der Siepitaktischen Schicht, neben der Überprüfung der Oberflächenebenheit der Si-epitaktischen Schicht, gemäß dem folgenden Verfahren überprüft:
Die Oberfläche der Si-epitaktischen Schicht nach dem vorher erwähnten Waschen mit der wässrigen Ammoniak-Wasserstoffperoxidlösung, dem Waschen mit dem hochreinen Wasser bei Raumtemperatur und dem Waschen mit warmen hochreinen Wasser, wurde durch wiederholte Nassoxidation (durch in Wasser geblasenen Sauerstoff) bei 1.000°C für 4 Stunden und Waschen mit der wässrigen Ammoniak-Wasserstoffperoxidlösung weggeätzt, um das Verhältnis zwischen dem Voranschreiten des Ätzens und der Oberflächenunebenheit zu untersuchen. Es wurde gefunden, dass die Oberflächenunebenheit bis zu einer Tiefe von etwa 40 nm mit dem Ätzen erhöht wurde, danach aber einen im Wesentlichen konstanten Wert erreichte. Die ätzbehandelte Oberfläche der Si-epitaktischen Schicht war sehr eben, mit einer Oberflächenrauheit Ra von nicht mehr als 0,3 nm, wenn die Si-epitaktische Schicht bis zu einer Tiefe von 40 nm von der Hauptebene des vorliegenden Halbleiterbauelements weggeätzt wurde. Dies zeigte, dass die epitaktische Schicht eine sehr gute Kristallinität hatte.
Eine SRAM-Vorrichtung mit einem Integrationsgrad von 16 M, bestehend aus feinen MOS-FETs mit einer Gate-Länge von 0,3 μm, wurde auf dem Halbleiterbauelement mit der derartig gebildeten epitaktischen Schicht, wie in der in 1 gezeigten Struktur gebildet. Sie wurde mit einer hohen Ausbeute von etwa 70% gebildet. Die Zugriffzeit der derartig erhaltenen SRAM-Vorrichtung war 5 bis 6 ns, und konnte folglich ein Hochgeschwindigkeitsarbeiten durchführen. Seine technischen Fähigkeiten scheinen aus der Tatsache zu resultieren, dass die Grenzfläche zwischen der Gate-isolierenden Schicht und der Siepitaktischen Schicht sehr eben war und die Mobilität der Grenzfläche so hoch wie die des massiven Si war.
Beispiel 2 (Erfindung)
Die 2 ist eine schematische Querschnittansicht, welche ein Beispiel des erfindungsgemäß hergestellten Halbleiterbauelements zeigt.
In der 2 bezeichnet das Bezugszeichen 11 ein Substrat, dessen Oberfläche auf einen Mittenrauwert Ra von etwa 0,2 nm geglättet wurde, und als ein Si-Substrat usw. verwendet werden kann. Die Art der Leitfähigkeit des Si-Substrats 11 kann entweder vom n-Typ oder p-Typ sein, und seine Dotierstoffkonzentration hängt von einer auf einer filmartigen monokristallinen Si-Dünnschicht ab zu bildenden Vorrichtung ab, welche später erklärt werden wird, und ist gewöhnlicherweise 10¹⁵ bis 10¹⁶ cm^–3. Das Bezugszeichen 12 ist eine SiO₂-Schicht mit einer Stärke von gewöhnlicherweise 0,1 bis 1,0 μm. Im Falle der Bildung eines MOS-FET mit hoher dielektrischer Festigkeit, kann die Stärke von einigen bis mehreren zehn μm sein. Das Bezugszeichen 13 ist eine filmartige monokristalline Si-Dünnschicht mit einer Stärke von gewöhnlicherweise 0,01 bis einigen zehn μm. Wie in 2 gezeigt, hat die filmartige monokristalline Si-Dünnschicht 13 eine derartige Struktur, dass ihre Kanten an inneren Positionen wie die Kanten sowohl des Substrats 11 als auch der SiO₂-Schicht 12 liegen. Die filmartige monokristalline Si-Dünnschicht 13 hat, falls sie mit der vorher erwähnten wässrigen Ammoniak-Wasserstoffperoxidlösung gewaschen wird, eine glatte Oberfläche mit einem Mittenrauwert Ra von nicht mehr als 0,4 nm.
Im Falle der Bildung eines funktionellen Elements auf dem Halbleiterbauelement, wie in 2 gezeigt, ist es notwendig eine Oxidschicht, wie etwa eine Gate-Oxidschicht, zu bilden.
Die Oxidschicht wurde gemäß dem folgenden Verfahren gebildet.
Anfänglich wurde das Halbleiterbauelement mit einer flüssigen Mischung aus H₂SO₄/H₂O₂ für 5 Minuten gewaschen, dann mit dem gleichen hochreinen Wasser wie vorher für 5 Minuten gewaschen und mit der gleichen wässrigen Fluorwasserstoff-Wasserstoffperoxidlösung wie vorher gewaschen, um den auf der Oberfläche gebildeten Oxidfilm und die verschmutzenden, metallischen Verunreinigungen darin zu entfernen. Dann wurde die Oberfläche des Halbleiterbauelements mit einer Ammoniak-Wasserstoffperoxidlösung in einem Volumenverhältnis von NH₄OH : H₂O₂ : H₂O = 1 : 1 : 5 gewaschen, um die Partikel zu entfernen, wodurch die Partikel im Wesentlichen vollständig von der Oberfläche entfernt wurden. Dann wurde das Halbleiterbauelement mit dem gleichen hochreinen Wasser bei Raumtemperatur und dem gleichen warmen hochreinen Wasser wie vorher gewaschen. Die Oberfläche der filmartigen, monokristallinen Si-Dünnschicht hatte zu diesem Zeitpunkt einen Mittenrauwert Ra von nicht mehr als 0,4 nm. Dann wurde eine integrierte Schaltkreisvorrichtung von 200.000 Gates von MOS-FETs mit der filmartigen monokristallinen Si-Dünnschicht hergestellt. Die Gate-Oxidfilme der MOS-FETs wurden zu einer Stärke von 100 Å durch Trockenoxidation bei 1.000°C gebildet. Die dielektrische Festigkeit des derartig gebildeten Oxidfilms hatte bei allen MOS-FET einen derartig hohen Wert wie 12 MV/cm oder höher.
Das in 2 gezeigte Halbleiterbauelement wurde gemäß der in den 3A bis 3F gezeigten Schritte hergestellt (ein erstes Herstellungsverfahren).
Ein erstes p-Substrat 14 mit einer Dotierstoffkonzentration von 10¹⁷ bis 10¹⁹ cm^–3 und einer Platinelektrode wurde in eine Lösung aus HF : H₂O : C₂H₅OH = 1 : 1 : 1, bezogen aufs Volumen, getaucht, und eine positive Spannung wurde an das erstere angelegt, während eine negative Spannung an das letztere angelegt wurde, wodurch ein Strom mit einer Stromdichte von 30 mA/cm² dazwischen floss. Dadurch wurde, wie in 3A gezeigt, eine poröse Si-Schicht 15 auf der Oberfläche des Substrats 14 gebildet. Die poröse Si-Schicht 15 hatte sehr feine Poren von wenigen nm im Durchmesser und einen Porenabstand von mehreren zehn nm. Dann wurde die Lösung mit einer Lösung aus H₂O : C₂H₅OH = 1 : 1, bezogen aufs Volumen, ersetzt und die Polarität umgekehrt. Durch das Fließen eines Stroms dazwischen, wurde die in die poröse Schicht aufgenommene Fluorwasserstoffsäure entfernt. Dann wurde das Substrat mit einer flüssigen Mischung aus H₂SO₄ : H₂O₂ = 4 : 1, bezogen aufs Volumen, für 5 Minuten gewaschen und dann mit reinem Wasser für 10 Minuten gespült. Dann wurde das Substrat in einer N₂-Atmosphäre auf 400°C erwärmt und im Vakuum mit einem inerten Gas wie etwa N₂ usw. gereinigt. Ferner wurde das Substrat einer Wärmebehandlung in einer O₂-Atmosphäre bei 400°C für 30 Minuten unterzogen, um die Poren innerhalb der porösen Schicht mit einer Oxidschicht zu füllen, und um ebenfalls eine Oxidschicht auf der Oberfläche zu bilden. Nach der Wärmebehandlung in der O₂-Atmosphäre wurde die auf der Oberfläche gebildete filmartige Oxiddünnschicht mit einer Lösung aus HF : H₂O₂ : H₂O = 0,05 : 0,1 : 9, bezogen auf die Masse entfernt, und dann wurde das Substrat einer Wärmebehandlung in einer Wasserstoffatmosphäre bei 900°C für 10 Minuten unterzogen, wodurch die Oberflächenunebenheit der porösen Schicht 15 geebnet wurde. Anstatt der Wärmebehandlung in der Wasserstoffatmosphäre ist es möglich, das Substrat (S) auf 200° bis 400°C zu erwärmen und es mit Wasserstoff-ECR-Plasma (10 mTorr, 200 W) zu bestrahlen, oder es einer Oberflächenbehandlung mit einem H₂-gelösten, Ultraviolett-angeregten F₂-Gas zu unterziehen. Im letzteren Fall kann eine bemerkenswerte Glättungswirkung mit einem Gasgemisch, welches 0,03 Vol.-O₂ und 0, 5 Vol.-% F₂, verdünnt mit 50 Vol.-% H₂, enthält, erzielt werden.
Eine monokristalline Si-Schicht 13 mit einer Stärke von 0,1 bis 1 μm wurde epitaktisch auf der geglätteten porösen Schicht durch Molekularstrahlepitaxie, Gegenfeldzerstäubung, Niederdruck-CVD usw. bei einer niedrigen Temperatur (wünschenswerterweise durch Erhalt der Temperatur der epitaktischen Wachstumsoberfläche bei 300 bis 900°C) mit einer geringen Wachstumsgeschwindigkeit wachsen gelassen (3B). In diesem Beispiel wurde die Gegenfeldzerstäubung eingesetzt, und die Si-epitaktische Schicht 13 wurde auf der geebneten porösen Schicht 15 in einer Ar-Plasmaatmosphäre von 3 mTorr bei einem Grunddruck von 10^–10 Torr wachsen gelassen, während die epitaktische Wachstumsoberfläche bei 350°C gehalten wurde, um ein Halbleiterbauelement I zu erhalten.
Die Oberflächenunebenheit der derart gewachsenen Siepitaktischen Schicht 13 hatte einen Mittenrauwert Ra von etwa 0,3 nm, wie durch STM-Messung bestimmt wurde.
Es scheint so, dass die stark geglättete Oberfläche der folglich gewachsenen Si-epitaktischen Schicht 13, derartig aufgrund des epitaktischen Wachstums auf der geglätteten porösen Schicht 15 ist.
Die Oberfläche des in 3B gezeigten Halbleiterbauelements I wurde mit der gleichen Ammoniak-Wasserstoffperoxidlösung gewaschen, dann mit dem gleichen hochreinen Wasser bei Raumtemperatur gewaschen und dann mit dem gleichen warmen hochreinen Wasser wie vorher in einer N₂-Atmosphäre gewaschen (Waschdauer: 500 bis 600 Sekunden), wodurch die Oberfläche der Si-epitaktischen Schicht 13 mit Wasserstoff fertiggestellt und chemisch stabilisiert wurde, und eine verbesserte Beständigkeit gegenüber der Verschmutzung mit anderen Verunreinigungen hatte.
Dann wurde eine thermisch oxidierte Schicht 12 mit einer Stärke von 500 nm auf der Oberfläche eines zweiten Si-Substrats 11, wie in 3C gezeigt, gebildet, um ein Halbleiterbauelement II zu erhalten. Das folglich erhaltene Halbleiterbauelement II wurde in einer N₂-Atmosphäre in einem Verbindungsgerät zusammen mit dem in 3B gezeigten Halbleiterbauelement I angeordnet.
Die Oberfläche der thermisch oxidierten Schicht 12 wurde in diesem Zustand mit der Oberfläche der epitaktischen Schicht 13 wie in 3D in Kontakt gebracht und auf etwa 800°C bis etwa 900°C erwärmt, wodurch diese zwei Oberflächen stabil miteinander verbunden wurden. Durch die Wärmebehandlung bei einer derartig niedrigen Temperatur konnte verhindert werden, dass die in der porösen Schicht 15 enthaltene p-Dotierung, wie etwa Bor, in die epitaktische Schicht 13 diffundiert.
Dann wurde das Si-Substrat 14 durch ein Rückschleifgerät entfernt, wobei das Si-Substrat mit einer Stärke von nur wenigen bis einigen zehn μm zurückblieb, wie in 3E gezeigt. Dann wurde die verbleibende Si-Schicht 14 mit einer Lösung aus Fluorwasserstoffsäure-Salpetersäure geätzt, wobei die Seitenflächen der epitaktischen Schicht 13 weggeätzt wurden, aber die poröse Schicht 15 nicht durch die Lösung aus Fluorwasserstoffsäure-Salpetersäure geätzt wurde.
Das Verfahren für selektives Ätzen beim nichtelektrisches Nassätzen nur der porösen Si-Schicht 15, wird im Folgenden erläutert.
Bevorzugte Ätzlösungen, welche selektiv nur poröses Si ohne Ätzen von kristallinem Si ätzen können, schließen ein Fluorwasserstoffsäure; gepufferte Fluorwasserstoffsäure, welche Ammoniumfluorid (NH₄F) enthält, Wasserstofffluorid (HF) usw.; flüssige Mischungen von Fluorwasserstoffsäure oder gepufferter Fluorwasserstoffsäure mit beigemischter Wasserstoffperoxidlösung; flüssige Mischungen von Fluorwasserstoffsäure oder gepufferter Fluorwasserstoffsäure mit beigemischtem Alkohol; und flüssige Mischungen von Fluorwasserstoffsäure oder gepufferter Fluorwasserstoffsäure mit beigemischter Wasserstoffperoxidlösung und einem Alkohol. Die verbundenen Substrate wurden mit der Ätzlösung benetzt und geätzt. Die Ätzgeschwindigkeit hing von den Konzentrationen der Fluorwasserstoffsäure oder der gepufferten Fluorwasserstoffsäure und der Wasserstoffperoxidlösung sowie der Temperatur ab. Durch die Zugabe von Wasserstoffperoxidlösung konnte im Vergleich mit dem Fall ohne eine derartige Zugabe, die Oxidation von Si beschleunigt und die Reaktionsgeschwindigkeit erhöht werden. Ferner konnte durch Änderung des Mischungsverhältnisses des Wasserstoffperoxids die Reaktionsgeschwindigkeit gesteuert werden. Durch die Zugabe von Alkohol konnten Blasen des gasförmigen Reaktionsproduktes des Ätzens unverzüglich von der geätzten Oberfläche ohne Rühren entfernt werden, und das poröse Si konnte gleichmäßig und wirkungsvoll weggeätzt werden.
Die HF-Konzentration in der gepufferten Fluorwasserstoffsäure ist, auf der Basis der Ätzlösung, bevorzugt von 1 bis 95 Masse-%, mehr bevorzugt von 1 bis 85 Masse-%, am meisten bevorzugt von 1 bis 70 Masse-%. Die NH₄F-Konzentration in der gepufferten Fluorwasserstoffsäure ist bevorzugt 1 bis 95 Masse-%, mehr bevorzugt 5 bis 90 Masse-% und am meisten bevorzugt 5 bis 80 Masse-% auf der Basis der Ätzlösung.
Die HF-Konzentration ist, auf der Basis der Ätzlösung, bevorzugt 1 bis 95 Masse-%, mehr bevorzugt 5 bis 90 Masse-% und am meisten bevorzugt 5 bis 80 Masse-%.
Die H₂O₂-Lösung ist, auf der Basis der Ätzlösung, bevorzugt von 1 bis 95 Masse-%, mehr bevorzugt von 5 bis 90 Masse-% und am meisten bevorzugt 10 bis 80 Masse-%, und wird in einem Bereich eingestellt, der die Wirkung des Wasserstoffperoxids erzielen kann.
Die Alkoholkonzentration ist, auf der Basis der Ätzlösung, bevorzugt nicht mehr als 80 Masse-%, mehr bevorzugt nicht mehr als 60 Masse-% und am meisten bevorzugt nicht mehr als 40 Masse-%, und wird in einem Bereich festgesetzt, welcher die Wirkung des Alkohols erzielen kann.
Die Temperatur wird bevorzugt auf einem Bereich von 0 bis 100°C, mehr bevorzugt 5 bis 80°C und am meisten bevorzugt von 5 bis 60°C festgesetzt.
In der vorliegenden Erfindung verwendbare Alkohole schließen Ethanol und andere Alkohole, welche zu Verfahren sind mit der erwünschten Wirkung der Alkoholzugabe zugesetzt werden können, wie etwa Isopropanol usw., ein.
In dem derartig erhaltenen Halbleiterbauelement III, in der in 3F gezeigten Struktur, wird eine monokristalline Si-Schicht, welche gleichwertig zu dem gewöhnlichen Si-Wafer ist, über dem gesamten Substrat 11 in einem großen Bereich als eine glatte und gleichmäßige Dünnschicht gebildet.
Das Halbleiterbauelement III in der Form nach dem vorher erwähnten Ätzschritt der porösen Schicht 15, wie in 3F gezeigt, hat im Wesentlichen die gleiche Struktur wie in 2 gezeigt. Wie in 3E gezeigt hat die Peripherie des Halbleiterbauelements eine etwas geringere Stärke und deshalb sind die epitaktische Schicht 13 und die SiO₂-Schicht 12 in der Peripherie des Halbleiterbauelementes nicht miteinander verbunden. Folglich wird die epitaktische Schicht 13 in einer etwas nach innen gerichteten Position von den Kanten des Halbleiterbauelements, wie in 3F gezeigt, gebildet.
Falls die Si-epitaktische Schicht 13 mit der wässrigen Ammoniak-Wasserstoffperoxidlösung gewaschen wurde, war ihre Oberfläche sehr glatt, zum Beispiel mit einem Mittenrauwert von nicht mehr als 0,3 nm, gemäß der Untersuchung mit einem Rastertunnelmikroskop (STM). Durch wiederholte Nassoxidation und Waschen mit der wässrigen Ammoniak-Wasserstoffperoxidlösung war nach der Entfernung durch Ätzen bis zu 40 nm die Ra nicht mehr als 0,3 nm, und es wurde gefunden, dass die epitaktische Schicht eine gute Kristallinität hatte. Wenn ferner das massive Si mit der Waschlösung und den Waschbedingungen der vorliegenden Erfindung gewaschen wurde, wurde die Oberflächenunebenheit des massiven Si größer im Vergleich mit jener der gewaschenen, epitaktischen Si-Schicht. Es scheint so, dass dieser Unterschied aufgrund des Unterschiedes in der im Kristall enthaltenen Sauerstoffkonzentration usw, ist.
Wie vorher beschrieben, kann die epitaktische Si-Schicht 13 auf der SiO₂-Schicht 12 die Merkmale der Vorrichtung verbessern, da die Kristalldefekte und Verschmutzung mit Verunreinigungen auf eine geringere Ebene als bei herkömmlichen Wafern gesenkt werden kann.
Beispiel 3 (Erfindung)
Die 4 zeigt schematisch einen Querschnitt eines zweiten Beispiels der vorliegenden Erfindung.
Ein Unterschied dieses Beispiels zu dem in 2 gezeigten, ist die Bindung der filmartigen monokristallinen Si-Dünnschicht 13 an die auf dem anderen Si-Substrat 11 gebildete Isolationsschicht 12 durch eine SiO₂-Schicht 17. Mit dieser Struktur ist die Grenzschicht zwischen der Si-Schicht 13, als eine aktive Schicht für die Vorrichtung, und der SiO₂-Schicht 12, eine nichtgebundene Grenzschicht und folglich kann im Vergleich mit dem zweiten Beispiel die Grenzschicht reduziert werden. Im Falle der Bildung eines Transistors usw. auf dem Halbleiterbauelement, kann ein Vorteil der Reduzierung von Leckstrom erzielt werden.
Ein Verfahren zur Herstellung einer derartigen Struktur wird im Folgenden kurz erläutert. Der bis zu dem in 3B gezeigten Schritt bearbeitete Wafer wurde in eine Mischung aus Platin-Wasserstoffperoxidlösung, Pt-H₂O₂, getaucht, wodurch ein dünner Oxidfilm mit einer Stärke von zehn Å oder einige darüber auf der Waferoberfläche gebildet wurde. Dann wurde der Wafer in einer N₂-Atmosphäre bei 500°C erwärmt, um die Dichte des dünnen Oxidfilmes zu erhöhen. Durch diese Behandlung konnte ein Oxidfilm 17 mit einer sehr gleichmäßigen Stärke und einer guten Qualität bei einer derartig niedrigen Temperatur wie 500°C gebildet werden. Da die Oxidationstemperatur gering war, gab es keine Bor-Diffusion in die poröse Schicht, was keinen Einfluss auf die Vorrichtung zur Folge hatte. Ferner war der Oxidfilm dünn wie 10 Å oder einige darüber und es gab keine Bindungsprobleme wie etwa Wölbungen aufgrund der Oxidation usw.
Die Oberflächenrauheit nach dem Waschen mit der wässrigen Ammoniak-Wasserstoffperoxidlösung und die Oberflächenrauheit nach dem Entfernen bis zu einer Tiefe von 40 nm durch Ätzen war die gleiche wie in Beispiel 2.
Beispiel 4 (Erfindung)
Die 5 ist eine schematische Querschnittansicht eines dritten Beispiels der vorliegenden Erfindung.
Ein Unterschied zu den in 1 und 2 gezeigten Beispielen ist, dass die auf der Oberfläche des Substrats 11 vorgesehene Isolationsschicht nicht immer ein thermisch oxidierter Film ist. In der 5 ist das Bezugszeichen 18 ein BPSG (Bor-Phosphor-dotiertes Glas) und 19 ist eine filmartige SiO_xN_1-x-Schicht. Durch zur Verfügung stellen einer Schicht an der Verbindungsoberfläche, die aus einem Material mit im Vergleich zu SiO₂ ausgezeichneten Rückflusseigenschaften besteht, wurde die Bindung vollständiger und die Gleichmäßigkeit wurde verbessert.
In diesem Beispiel wurde eine Kombination von BPSG mit dem SiON-Film erläutert, aber NSG (nicht-dotiertes Glas) oder PSG mit besseren Rückflusseigenschaften als die von BPSG oder einer thermisch oxidierten filmatrigen SiO₂-Schicht, welche durch CVD gebildet wird und allein oder neben SiON vorgesehen wird, ist es möglich AlN, SiN usw. oder ihre Kombinationen zu verwenden.
Beispiel 5 (Erfindung)
Halbleiterbauelemente wurden durch Durchführung aller Schritte der vorhergehenden Einzelbeispiele in einer inerten Gasatmosphäre wie etwa Ar, N₂ usw. mit einem niedrigen Kohlenstoffgehalt, während der Bestrahlung des inerten Gases mit einem ultravioletten Strahl, hergestellt, wodurch die Atmosphäre ionisiert und die statische, durch den Gasfluss auf dem Wafer erzeugte Elektrizität entfernt wurde. Herkömmlicherweise wird der Wafer leicht auf einige zehn kV durch den Abfluss des N₂-Gases aufgeladen. Die Verbindung der Wafer wird uneben und die Wafer sind geladen, wodurch Partikel an die Wafer anhaften, was in der Erzeugung von Mikro-Fehlstellen resultiert.
Jedoch können diese Probleme durch die vorher erwähnte Verhinderung der Aufladung der Wafer gelöst werden und die Ausbeute bei der Herstellung von Wafern kann erhöht werden. Es ist möglich, einige wichtige Schritte, z. B. einen Verbindungsschritt, in einem ionisierten inerten Gas ohne Durchführung aller Schritte in einer inerten Gasatmosphäre, durchzuführen.
Beispiel 6 (Erfindung)
Ein fünftes Beispiel der vorliegenden Erfindung wird im Folgenden erläutert.
Im ersten Beispiel wurde die Oberfläche der Siepitaktischen Schicht mit Wasserstoff durch Waschen mit warmem reinem Wasser fertiggestellt, wobei in diesem Beispiel die Si-Oberfläche einer Wasserstoffradikalatmosphäre ausgesetzt, um einen auf der Oberfläche gebildeten spontanen Oxidfilm oder metallische Verunreinigungen zu entfernen, und die Si-Oberfläche im aktivierten Zustand wurde an eine SiO₂-Schicht auf der Oberfläche eines weiteren Wafers gebunden. Um die Wasserstoffradikalbehandlung durchzuführen, wurde ein Katalysator in dem Wasserstoffgaseinstrom vorgesehen und ein Wasserstoffgas wurde durch den Katalysator geleitet. Im Fall der Durchführung des epitaktischen Wachstums von Si durch ein Gegenfeldzerstäubungsgerät, war es möglich, das Si-Wachstum in einer Sputterkammer durchzuführen, und nachfolgend darin den Wafer an einen anderen Wafer zu binden, oder ferner ein O₂-Gas in die Sputterkammer einzuführen, um die Oberfläche leicht zu oxidieren und dann die Bindung in der Sputterkammer durchzuführen.
Wie vorher beschrieben, kann die Bindungstemperatur niedriger sein als bei der Bindung der Si-Schicht an die SiO₂-Schicht in einer Wasserstoffradikalatmosphäre, und Probleme wie die Bor-Dotierung der porösen Schicht und thermische Verformung können dadurch gelöst werden.
Beispiel 7 (Erfindung)
Eine SiO₂-Schicht mit einer Stärke von 8.500 Å wurde auf einem n-Substrat mit einer Dotierstoffkonzentration von 10¹⁵ cm^–3 gebildet und ferner eine filmartige monokristalline Si-Dünnschicht mit einer Stärke von 0,5 μm wurde darauf ausgebildet. Ein SRAM mit CMOS-Struktur wurde auf dem monokristallinen Si-Dünnfilm unter den folgenden Bedingungen gebildet. Die Gate-Länge des CMOS war 0,3 μm und der Grad der Integration war 16 Mbits.
Als Erstes wurde ein LOCOS zur Vorrichtungsisolation gebildet. Das LOCOS hatte eine Schichtstärke von 10.000 Å, so dass die Vorrichtungsisolation vollständig durch eine Isolationsschicht erzielt werden konnte. Dann wurde die Ionen-Implantation zur Bildung einer p-Wanne bei einer Dosis von 1 × 10^–12 cm^–2 und einer Beschleunigungsspannung von 80 keV durchgeführt und eine Ionen-Implantation zur Bildung einer n-Wanne bei einer Dosis von 5 × 10¹¹ cm^–2 und einer Beschleunigungsspannung von 100 keV durchgeführt, und eine Erwärmung auf 150°C für 2 Stunden zur Aktivierung durchgeführt. Dann wurde die monokristalline Si-Oberfläche mit H₂SO₄ + H₂O₂, dann mit Wasser und dann mit einer wässrigen Ammoniak- Wasserstoffperoxidlösung (NH₄OH : H₂O₂ : H₂O = 0,1 : 1 : 5, bezogen auf das Volumen) gewaschen und wieder mit Wasser bei Raumtemperatur und warmem reinem Wasser gewaschen. Dann wurde ein Oxidfilm mit einer Stärke von 150 Å durch Trockenoxidation bei 1.000°C in einem Gate-Oxidationsofen gebildet. Dann wurde Poly-Si als ein Gate durch CVD gebildet, und ein Source-Drain-Ionenimplantationsvorgang für n-MOS bei einer Dosis von 7 × 10¹⁵ cm^–2 und einer Beschleunigungsspannung von 100 keV durchgeführt, und ein Source-Drain-Ionenimplantationsvorgang für pMOS bei einer Dosis von 2 × 10¹⁵ cm^–2 und 35 keV durchgeführt und ein Glühen bei 1.000°C für 5 Minuten durchgeführt. Dann wurde BPSG als eine Isolationsgrenzschicht gebildet und Kontaktlöcher wurden strukturiert. Zur Leitung wurde Al-Si-Cu als eine filmartige Schicht durch Sputtern gebildet. Nach dem Sputtern wurde SiN als eine filmartige Passivierungsschicht gebildet, um Chips herzustellen.
Im Falle der Herstellung von 1.000 Chips gab es keine Chips mit schlechter Funktion aufgrund des Versagens der dielektrischen Festigkeit der filmartigen Gate-Oxidschicht, und eine gute Gate-dielektrische Festigkeit wurde erzielt. Durch die Verwirklichung einer SOI-Vorrichtungstruktur mit geringer parasitärer Kapazität und einer hohen Beweglichkeit eines Transistors konnte eine Hochgeschwindigkeitsarbeit mit einer Zugriffszeit von 3 bis 4 ns erreicht werden.
Wenn ein ähnliches SRAM auf einen in 1 gezeigten Wafer gebildet wurde, gab es ebenfalls kein Versagen aufgrund des Versagens der dielektrischen Festigkeit der filmartigen Gate-Oxidschicht und eine gute Gate-dielektrische Festigkeit wurde erhalten. Mit dem erfindungsgemäßen Wafer wurde eine CCD-Vorrichtung mit 2.000.000 Bildelementen pro Inch hergestellt. Die fixierte periodische Störspannung der CCD-Vorrichtung tritt gewöhnlicherweise im Bereich des Bildelementes als eine grundlegende Ursache auf, aber die Erzeugung von Dunkelstrom wurde, wenn auf 45°C erwärmt wurde, auf ein so geringes Niveau von nicht mehr als 0,01 nA/cm² gesenkt, und nicht nur die Unebenheit der Waferoberfläche sondern ebenfalls die Kristalldefekte innerhalb der Si-Schicht können niedriger als in dem herkömmlichen erzielt werden.
Wie vorher beschrieben, hat ein erfindungsgemäß hergestelltes Halbleiterbauelement eine monokristalline Schicht mit einer sehr ebenen Hauptebene zur Bildung eines integrierten Schaltkreises mit einer sehr hohen Kristallinität, und eine Halbleitervorrichtung mit hoher Geschwindigkeit und einem hohen Grad an Integration kann mit dem vorliegenden Halbleiterbauelement gebildet werden.

Claims

Verfahren zur Herstellung eines Halbleiterbauelements, welches eine monokristalline Siliziumschicht (13) auf einer Isolationsschicht (12) umfasst, die Schritte umfassend: Bilden einer porösen Siliziumschicht (15) auf einer Oberfläche eines monokristallinen Siliziumsubstrats (14); Bilden von Oxidschichten innerhalb der Poren und auf einer Oberfläche der porösen Siliziumschicht und Entfernen des auf der Oberfläche der porösen Siliziumschicht gebildeten Oxidfilms und Glätten der Oberfläche der porösen Siliziumschicht durch Wärmebehandlung in einer Wasserstoffatmosphäre; und Bilden einer monokristallinen Siliziumschicht (13) auf der geglätteten Oberfläche der porösen Siliziumschicht durch epitaktisches Wachstum, Binden eines zweiten Siliziumsubstrats (11), welches auf seiner Oberfläche mit einer Isolationsschicht (12) versehen ist, an die Oberfläche der monokristallinen Siliziumschicht (13), um so die letztere mit der Oberfläche der Siliziumoxidschicht in Kontakt zu bringen, Entfernen des monokristallinen Siliziumsubstrats (14), und Entfernen der porösen Siliziumschicht (15) durch selektives Ätzen, wobei die Oberfläche der derartig erhaltenen monokristallinen Siliziumschicht (13) eine Oberfläche mit Eigenschaften eines Mittenrauwertes Ra von nicht mehr als 0,4 nm nach Waschen mit einer wässrigen Ammoniak-Wasserstoffperoxidlösung (APM) in einer Zusammensetzung der Volumenverhältnisse von NH₄OH : H₂O₂ : H₂O von 1 : 1: 5 bei 85°C für 10 Minuten ist.
Verfahren nach Anspruch 1, wobei die geätzte Oberfläche (13) der monokristallinen Siliziumschicht einen Mittenrauwert Ra von nicht mehr als 0,4 nm, als ein Merkmal der geätzten Oberfläche, hat, wenn sie wiederholt der Nassoxidation bei 1.000°C für 4 Stunden und dem Waschen bei einer Waschtemperatur von 85°C für eine Waschdauer von 10 Minuten unterzogen wird, wodurch die monokristalline Siliziumschicht zu einer Tiefe von 40 nm von der Hauptebene weggeätzt wird.
Verfahren nach Anspruch 1 oder 2, wobei eine zusätzliche Isolationsschicht (17; 18; 19) zwischen der monokristallinen Siliziumschicht (13) und der Isolationsschicht (12) zur Verfügung gestellt wird.
Verfahren nach einem der Ansprüche 1 bis 3, wobei das Halbleiterbauelement mit einem funktionellen Element auf der monokristallinen Siliziumschicht des Halbleiterbauelementes versehen wird, um eine Halbleitervorrichtung zu erhalten.