DE19749345C2 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben

Info

Publication number
DE19749345C2
DE19749345C2 DE19749345A DE19749345A DE19749345C2 DE 19749345 C2 DE19749345 C2 DE 19749345C2 DE 19749345 A DE19749345 A DE 19749345A DE 19749345 A DE19749345 A DE 19749345A DE 19749345 C2 DE19749345 C2 DE 19749345C2
Authority
DE
Germany
Prior art keywords
oxide film
nitrogen
semiconductor device
concentration
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19749345A
Other languages
English (en)
Other versions
DE19749345A1 (de
Inventor
Toshiaki Iwamatsu
Takashi Ipposhi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19749345A1 publication Critical patent/DE19749345A1/de
Application granted granted Critical
Publication of DE19749345C2 publication Critical patent/DE19749345C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Description

Diese Erfindung ist auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben gerichtet, insbesondere auf eine Halbleitervorrichtung mit einer SOI-(Silizium-auf- Isolator)-Struktur und deren Herstellungsverfahren.
Fig. 23 (entsprechend der US 5,619,053) ist eine Schnittansicht, die als ein Beispiel eine Halbleitervorrichtung mit einer SOI-Struktur NMOS- und PMOS- Transistoren 24, 25 zeigt, die auf einem SOI-Substrat gebil­ det sind.
Wie Fig. 23 zeigt, ist ein eingebetteter Oxidfilm 2 auf der Hauptoberfläche eines Siliziumsubstrats 1 gebildet und eine Einkristallsiliziumschicht 3 (im folgenden als eine SOI- Schicht bezeichnet) ist auf dem eingebetteten Oxidfilm 2 ge­ bildet. Mit der SOI-Schicht als Substrat werden die NMOS- und PMOS-Transistoren 24, 25 auf dieser gebildet.
Der NMOS-Transistor 24 enthält ein Paar von Source-/Drain­ schichten 35b, die unabhängig parallel zueinander auf der Oberfläche der SOI-Schicht 3 gebildet sind, und ein Paar von leicht dotierten Drainschichten 35a (im folgenden als LDD- Schichten bezeichnet), die den einander gegenüberliegenden Rändern der Source-/Drainschichten 35b benachbart gebildet sind. Ein Gate-Oxidfilm 30 ist auf der SOI-Schicht 3 gebildet und eine Gate-Elektrode 28 ist auf dem Gate-Oxidfilm 30 ge­ bildet. Ferner sind Seitenwandoxidfilme 26 an den Seitenober­ flächen des Gate-Oxidfilms 30 der Gate-Elektrode 28 ausgebil­ det.
Der PMOS-Transistor 25 enthält ein Paar von Source-/Drain­ schichten 36b, die unabhängig parallel zueinander auf der Oberfläche der SOI-Schicht 3 gebildet sind, und ein Paar von LDD-Schichten 36a, die den einander gegenüberliegenden Rän­ dern der Source-/Drainschichten 36b benachbart gebildet sind. Der Gate-Oxidfilm 30 ist auf der SOI-Schicht 3 gebildet und die Gate-Elektrode 28 ist auf dem Gate-Oxidfilm 30 gebildet. Ferner sind die Seitenwandoxidfilme 26 an den Seitenober­ flächen des Gate-Oxidfilms 30 und der Gate-Elektrode 28 ge­ bildet.
Der NMOS- und der PMOS-Transistor 24, 25 sind elektrisch durch einen Isolieroxidfilm 40 isoliert, der so gebildet ist, daß er den eingebetteten Oxidfilm 2 von der Oberfläche der SOI-Schicht 3 erreicht. Der Isolieroxidfilm 40 isoliert den NMOS- und den PMOS-Transistor 24, 25 ebenfalls von anderen Elementen.
Fig. 23 zeigt ferner, daß Regionen 130 mit hoher Stör­ stellenkonzentration in Kontaktabschnitten zwischen dem Isolieroxidfilm 40 und der SOI-Schicht 3 gebildet sind, auf welcher der NMOS-Transistor 24 zu bilden ist.
Wie vorstehend beschrieben, haben der auf dem SOI-Substrat ge­ bildete NMOS- und PMOS-Transistor 24, 25 Strukturen mit der SOI-Schicht 3, die als ein Kanal wirken soll, die zwischen dem Gate-Oxidfilm 30 und dem eingebetteten Oxidfilm 2 gehal­ ten sind. Somit hat die SOI-Schicht 3 gegenüber einem Sili­ ziummassensubstrat unterlegene kristalline Eigenschaften und ist ferner dünn ausgebildet, wie aus Fig. 23 ersichtlich ist.
Ferner werden in einer derartigen SOI-Schicht 3 Störstellen­ ionen allgemein in einem Herstellungsprozeß, wie etwa Kanal­ implantation und Source-/Drainimplantation, des NMOS- und des PMOS-Transistors 24, 25 implantiert. Dies verursacht eine Be­ schädigung der SOI-Schicht 3 und verursacht eine weitere Ver­ schlechterung der kristallinen Eigenschaften. Somit ist ein auf dem SOI-Substrat gebildeter Transistor hinsichtlich sei­ ner Transistoreigenschaften einem auf dem Massensiliziumsub­ strat gebildeten unterlegen.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, ei­ ne Halbleitervorrichtung mit einer SOI-Struktur, die eine Verschlechterung der Vorrichtungseigenschaften verhindert und diese verbessert, sowie ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
Diese Aufgabe wird erfindungsgemäß bei der Halbleitervorrich­ tung der eingangs genannten Art durch die im Kennzeichnungs­ teil des Anspruches 1 aufgeführten Merkmale gelöst.
In Verbindung mit dem Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung auf einem SOI-Substrat wird die genannte Aufgabe durch die im Anspruch 7 aufgeführten Merkma­ le gelöst.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der erfindungsgemäßen Halbleitervorrichtung und des erfin­ dungsgemäßen Herstellungsverfahrens ergeben sich aus den Un­ teransprüchen.
Es wird darauf hingewiesen, daß auch andere Kombinationen als diejenigen, die aus den Ansprüchen hervorgehen, möglich sind.
Ein erster Aspekt der vorliegenden Erfindung ist auf eine auf einem SOI-Substrat gebildete Halbleitervorrichtung gerichtet, in der ein eingebetteter Oxidfilm und eine SOI- Schicht auf ein Siliziumsubstrat geschichtet sind. Die Halb­ leitervorrichtung enthält: eine erste Halbleiterregion eines ersten Leitfähigkeitstyps, die in einer vorbestimmten Positi­ on der SOI-Schicht gebildet ist und von der oberen Oberfläche der SOI-Schicht zu der oberen Oberfläche des eingebetteten Oxidfilms reicht; ein Paar von zweiten Halbleiterregionen ei­ nes zweiten Leitfähigkeitstyps, die auf der Oberfläche der SOI-Schicht auf gegenüberliegenden Seiten der ersten Halblei­ terregion gebildet sind; einen Gate-Oxidfilm, der in einem oberen Abschnitt der ersten Halbleiterregion gebildet ist; und eine Gate-Elektrode, die auf dem Gate-Oxidfilm gebildet ist, wobei die erste Halbleiterregion Stickstoff enthält, dessen Konzentrationsverteilung in Richtung der Tiefe der er­ sten Halbleiterregion einen Spitzenwertabschnitt mit einer ersten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halbleiterregion und dem eingebetteten Oxidfilm und einen zweiten Spitzenwertabschnitt mit einer zweiten Konzen­ tration in der Nähe der Grenzfläche zwischen der ersten Halb­ leiterregion und dem Gate-Oxidfilm hat.
Vorzugsweise hat gemäß einem zweiten Aspekt der vorliegenden Erfindung die vorbestimmte Konzentrationsverteilung in einer Region zwischen dem ersten und dem zweiten Spitzenwertab­ schnitt eine nahezu gleichförmige dritte Konzentration, die niedriger ist als die erste und die zweite Konzentration.
Vorzugsweise liegt gemäß einem dritten Aspekt der vorliegen­ den Erfindung die erste Konzentration in einem Bereich von 1 × 1018 bis 1 × 1019/cm3; die zweite Konzentration liegt in ei­ nem Bereich von 1 × 1019 bis 1 × 1020/cm3; und die dritte Kon­ zentration liegt in einem Bereich von 1 × 1016 bis 1 × 1017/cm3.
Vorzugsweise hat gemäß einem vierten Aspekt der vorliegenden Erfindung die vorbestimmte Konzentration nahe dem Zentrum ei­ ner Region zwischen dem ersten und dem zweiten Spitzenwertab­ schnitt einen dritten Spitzenwertabschnitt mit einer dritten Konzentration, die zumindest niedriger ist als die zweite Konzentration.
Vorzugsweise liegt gemäß einem fünften Aspekt der vorliegen­ den Erfindung die erste Konzentration in einem Bereich von 1 × 1018 bis 1 × 1019/cm3; die zweite Konzentration liegt in ei­ nem Bereich von 1 × 1019 bis 1 × 1020/cm3; und die dritte Kon­ zentration liegt in einem Bereich von 1 × 1018 bis 5 × 1019/cm3.
Vorzugsweise enthalten gemäß einem sechsten Aspekt der vor­ liegenden Erfindung die zweiten Halbleiterregionen Stickstoff mit einer Konzentration, die nahezu dieselbe ist, wie die zweite Konzentration.
Ein siebter Aspekt der vorliegenden Erfindung ist auf ein Verfahren zur Herstellung einer Halbleitervorrichtung gerich­ tet, die aus einem SOI-Substrat gebildet ist, in welchem ein eingebetteter Oxidfilm und eine SOI-Schicht auf einem Silizi­ umsubstrat geschichtet sind. Das Verfahren zur Herstellung der Halbleitervorrichtung enthält die Schritte: (a) Herstel­ len des SOI-Substrats; (b) Bestimmen einer Region zum Bilden der Halbleitervorrichtung durch elektrisches Isolieren der vorbestimmten Region der SOI-Schicht von anderen Regionen; (c) Bilden einer ersten Halbleiterregion eines ersten Leitfä­ higkeitstyps durch Ionenimplantation von Störstellen eines ersten Leitfähigkeitstyps und von Stickstoff in die vorbe­ stimmte Region; (d) Wärmebehandlung der ersten Halbleiterre­ gion unter einer solchen Bedingung, daß der Stickstoff eine vorbestimmte Konzentrationsverteilung in Richtung der Tiefe der ersten Halbleiterregion erhält; (e) Bilden eines Gate- Oxidfilms auf der ersten Halbleiterregion; (f) Bilden einer Gate-Elektrode auf dem Gate-Oxidfilm; und (g) Bilden von zwei­ ter Halbleiterregionen eines zweiten Leitfähigkeitstyps durch Ionenimplantation von Störstellen eines zweiten Leitfähig­ keitstyps und von Stickstoff in die erste Halbleiterregion mit der Gate-Elektrode als Maske, wobei die vorbestimmte Kon­ zentrationsverteilung des Stickstoffs einen ersten Spitzen­ wert mit einer ersten Konzentration in der Nähe der Grenzflä­ che zwischen der ersten Halbleiterregion und dem eingebette­ ten Oxidfilm und einen zweiten Spitzenwertabschnitt mit einer zweiten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halbleiterregion und dem Gate-Oxidfilm hat.
Vorzugsweise enthält gemäß einem achten Aspekt der vorliegen­ den Erfindung der Schritt (c) einen Schritt der Ionenimplan­ tation des Stickstoffs nach der Ionenimplantation von Stör­ stellen eines ersten Leitfähigkeitstyps.
Vorzugsweise enthält gemäß einem neunten Aspekt der vorlie­ genden Erfindung der Schritt (c) einen Schritt der Ionenim­ plantation von Störstellen eines ersten Leitfähigkeitstyps nach der Ionenimplantation des Stickstoffs.
Vorzugsweise wird gemäß einem zehnten Aspekt der vorliegenden Erfindung der Stickstoff mit einer Dosis von 0,1 × 1012 bis 100 × 1012/cm2 bei einer Energie von 20 bis 35 keV implan­ tiert.
Vorzugsweise enthält gemäß einem elften Aspekt der vorliegen­ den Erfindung der Schritt (d) einen Schritt der Ausführung einer Wärmebehandlung in einer Stickstoffatmosphäre über 5 bis 30 Minuten bei einer Temperatur von 800 bis 900°C.
Vorzugsweise enthält gemäß einem zwölften Aspekt der vorlie­ genden Erfindung der Schritt (e) einen Schritt der Bildung eines Gate-Oxidfilms durch thermische Oxidation. Die Wärmebe­ handlung in Schritt (d) dient auch als der Schritt zur Bil­ dung des Oxidfilms durch thermische Oxidation in Schritt (e).
Vorzugsweise enthält gemäß einem dreizehnten Aspekt der vor­ liegenden Erfindung der Schritt (g) die Schritte: (g-1) Io­ nenimplantation der Störstellen eines zweiten Leitfähigkeits­ typs in die erste Halbleiterregion mit der Gate-Elektrode als Maske; und (g-2) Bilden eines Oxidfilms auf dem Gate-Oxidfilm und der Gate-Elektrode und anschließend Ionenimplantation des Stickstoffs durch den Oxidfilm.
Vorzugsweise enthält gemäß einem vierzehnten Aspekt der vor­ liegenden Erfindung der Schritt (g-2) einen Schritt der Io­ nenimplantation des Stickstoffs mit einer Dosis von 0,1 × 1012 bis 10 × 1012/cm2 bei einer Energie von 5 bis 20 keV.
Vorzugsweise enthält gemäß einem fünfzehnten Aspekt der vor­ liegenden Erfindung der Schritt (f) die Schritte: (f-1) Bil­ den einer Polysiliziumschicht auf dem Gate-Oxidfilm; und (f- 2) Bilden der Gate-Elektrode durch selektives Entfernen der Polysiliziumschicht nach der Ionenimplantation von Stickstoff in die Polysiliziumschicht.
Vorzugsweise enthält gemäß einem sechzehnten Aspekt der vor­ liegenden Erfindung der Schritt (f-2) einen Schritt zur Im­ plantation von Stickstoff mit einer Dosis von 3 × 1014 bis 12 × 1014/cm2 bei einer Energie von 5 bis 30 keV.
In der Halbleitervorrichtung gemäß dem ersten Aspekt der vor­ liegenden Erfindung enthält die erste Halbleiterregion Stick­ stoff, der so eingeführt ist, daß er eine Konzentrationsver­ teilung in Richtung der Tiefe hat, welche Konzentrationsver­ teilung einen ersten Spitzenwertabschnitt hat, der mit der ersten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halbleiterregion und dem eingebetteten Oxidfilm vor­ ragt, und den zweiten Spitzenwertabschnitt, der mit der zwei­ ten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halbleiterregion und dem Gate-Oxidfilm vorragt. Auf diese Weise kann eine Verschlechterung der Transistoreigen­ schaften durch Verbinden von Stickstoff mit freien Bindungen bzw. Schlenkverbindungen, die in großer Menge in der Grenz­ fläche zwischen der ersten Halbleiterregion und dem eingebet­ teten Oxidfilm vorliegen, verhindert werden, während die Transistoreigenschaften durch Verbinden von Stickstoff mit freien Bindungen verbessert werden können, die in großer Menge in der Grenzfläche zwischen der ersten Halbleiterregion und dem Gate-Oxidfilm vorliegen.
In der Halbleitervorrichtung gemäß dem zweiten Aspekt der vorliegenden Erfindung ist Stickstoff beinahe gleichförmig verteilt, wobei die dritte Konzentration niedriger ist als die erste und die zweite Konzentration in einer Region zwi­ schen dem ersten und dem zweiten Spitzenwertabschnitt. Der Stickstoff ist in den Kristalldefekten in der SOI-Schicht festgehalten, was es verhindert, daß eine Störstelle in den Kristalldefekten festgehalten wird. Dies verhindert Ver­ änderungen der Konzentration der Störstellen, die in der SOI- Schicht aktiv sind. Auf diese Weise kann eine Verschlech­ terung der Transistoreigenschaften, die durch das Vorliegen von Kristalldefekten verursacht wird, verhindert werden, und ferner werden in dem SOI-Transistor dem nicht isoliert aufgebautem Transistor ähn­ liche Transistoreigenschaften verfügbar.
Bei der Halbleitervorrichtung gemäß dem dritten Aspekt der vorliegenden Erfindung erzielt der optimale Wert der Konzen­ trationsverteilung von Stickstoff eine praxisgerechte Halb­ leitervorrichtung, die die Verschlechterung der Transistorei­ genschaften verhindert und eine Verbesserung derselben er­ reicht.
Bei der Halbleitervorrichtung gemäß dem vierten Aspekt der vorliegenden Erfindung hat die Stickstoffkonzentration den dritten Spitzenwertabschnitt, der mit der dritten Konzentra­ tion, die niedriger ist als die erste und die zweite Konzen­ tration, in einem Abschnitt zwischen dem ersten und dem zwei­ ten Spitzenwertabschnitt vorragt. Der Stickstoff ist in Kristalldefekten in der SOI-Schicht festgehalten, was das Festhalten einer Störstelle in den Kristalldefekten verhin­ dert. Dies verhindert Fehlmengen in der Konzentration der Störstellen, die in der SOI-Schicht aktiv sind. Auf diese Weise kann eine Verschlechterung der Transistoreigenschaften, die durch das Vorhandensein von Kristalldefekten verursacht wird, verhindert werden, und ferner können ähnliche Tran­ sistoreigenschaften wie bei einem nicht isoliert aufgebautem Transistor in dem SOI-Transistor verfügbar gemacht werden.
Bei der Halbleitervorrichtung gemäß dem fünften Aspekt der vorliegenden Erfindung erzielt der optimale Wert der Konzen­ trationsverteilung von Stickstoff eine praxisgerechte Halb­ leitervorrichtung, bei der die Verschlechterung der Halb­ leitereigenschaften verhindert wird und eine Verbesserung derselben erreicht wird.
Bei der Halbleitervorrichtung gemäß dem sechsten Aspekt der vorliegenden Erfindung wird Stickstoff mit nahezu derselben Konzentration wie diejenige in dem zweiten Spitzenwertab­ schnitt in die zweiten Halbleiterregionen (das heißt die Source-/Drainschichten) eingeführt. Auf diese Weise wird die Störstellenkonzentration in den zweiten Halbleiterregionen höher als diejenige in der ersten Halbleiterregion, was es ermöglicht, eine Vielzahl von Kristalldefekten aufgrund der Störstellenimplantation zu bewältigen. Dies erzielt eine Halbleitervorrichtung, bei der die Verschlechterung der Transistoreigenschaften verhindert ist und diese verbessert werden.
Der siebte Aspekt der vorliegenden Erfindung schafft das Ver­ fahren zur Herstellung einer Halbleitervorrichtung, das für die Halbleitervorrichtung gemäß dem ersten Aspekt der vorlie­ genden Erfindung anzustreben ist.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem achten Aspekt der vorliegenden Erfindung wird Stickstoff in den Kristalldefekten mit einer nachfolgenden Wärmebe­ handlung festgehalten, indem Stickstoff nach der Implantation der Störstellen eines ersten Leitfähigkeitstyps implantiert wird.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem neunten Aspekt der vorliegenden Erfindung wird Stickstoff in den Kristalldefekten mit einer nachfolgenden Wärmebehand­ lung durch Implantieren der Störstelle eines ersten Leit­ fähigkeitstyps nach dem Implantieren von Stickstoffionen festgehalten.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem zehnten Aspekt der vorliegenden Erfindung ist es möglich, optimale Bedingungen für die Implantation von Stickstoffionen in die ersten Halbleiterregionen zu erzielen.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem elften Aspekt der vorliegenden Erfindung ist es möglich, optimale Bedingungen zum Diffundieren von in die erste Halb­ leiterregion implantierten Stickstoffionen zu erzielen, so daß die Stickstoffionen eine vorgeschriebene Konzentrations­ verteilung in Richtung der Tiefe haben.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem zwölften Aspekt der vorliegenden Erfindung dient der Schritt des Diffundierens von in die ersten Halbleiterre­ gionen implantierten Stickstoffionen auch als derjenige zur Bildung des Gate-Oxidfilms, was eine Erhöhung der Anzahl der Schritte in den bevorzugten Ausführungsformen der vorliegen­ den Erfindung unterdrückt.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem dreizehnten Aspekt der vorliegenden Erfindung wird Stick­ stoff in den durch die Störstellenimplantation bedingten Kristalldefekten durch Implantieren von Stickstoff auch bei der Bildung der zweiten Halbleiterregion festgehalten, was die Verschlechterung der Transistoreigenschaften verhindert. Ferner verhindert die durch den Oxidfilm durchgeführte Stick­ stoffionenimplantation in diesem Fall die Verschlechterung der kristallinen Eigenschaften der SOI-Schicht, die durch die Stickstoffionenimplantation veranlaßt wird.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem vierzehnten Aspekt der vorliegenden Erfindung ist es mög­ lich, optimale Bedingungen für das Implantieren der Stick­ stoffionen in die zweiten Halbleiterregionen zu erhalten.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem fünfzehnten Aspekt der vorliegenden Erfindung führt die Stickstoffionenimplantation in die Gate-Elektroden Stickstoff auch in die Gate-Oxidfilme ein, so daß die Stickstoffkonzen­ tration in der Nähe der Grenzfläche zwischen den ersten Halb­ leiterregionen und den Gate-Oxidfilmen erhöht wird.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß dem sechzehnten Aspekt der vorliegenden Erfindung ist es mög­ lich, optimale Bedingungen zur Implantation von Stick­ stoffionen in die Gate-Elektroden zu erzielen.
Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden de­ taillierten Beschreibung der vorliegenden Erfindung in Ver­ bindung mit den beiliegenden Zeichnungen deutlich.
Fig. 1-17 sind Schnittansichten, die einen Herstellungspro­ zeß einer Halbleitervorrichtung gemäß bevorzugten Aus­ führungsformen der vorliegenden Erfindung darstellen.
Fig. 18 ist eine Teilschnittansicht, die eine Struktur der Halbleitervorrichtung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 19 ist eine Kurve, die die Konzentrationsverteilung von Stickstoff in der Halbleitervorrichtung in Richtung eines ho­ rizontalen Schnittes gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 20 und 21 sind Kurven, die die Konzentrationsverteilung von Stickstoff in der Halbleitervorrichtung in einer vertika­ len Schnittrichtung gemäß den bevorzugten Ausführungsformen der vorliegenden Erfindung zeigen.
Fig. 22 ist eine Schnittansicht, die einen Vorgang der Stickstoffionenimplantation in LDD-Schichten ohne einen Oxid­ film zeigt.
Fig. 23 ist eine Schnittansicht, die eine Struktur eines SOIMOS-Transistors zeigt.
1. Herstellungsprozeß
Ein Prozeß zur Bildung eines MOS-Transistors auf einem SOI- Substrat gemäß vorliegender Erfindung wird nachfolgend unter Bezug auf Fig. 1 bis 17 erläutert.
Fig. 1 bis 17 sind Schnittansichten, die aufeinanderfolgend den Prozeß zur Bildung von NMOS- und PMOS-Transistoren auf dem SOI-Substrat zeigen.
Zunächst wird ein SOI-Substrat 10 wie in Fig. 1 dargestellt vorbereitet. Das SOI-Substrat 10 hat einen eingebetteten Oxidfilm 2 und eine Einkristallsiliziumschicht 3 (im folgen­ den als eine SOI-Schicht bezeichnet), die auf einem Silizium­ substrat 1 übereinander geschichtet sind. Ein Verfahren zur Herstellung des SOI-Substrats 10 kann ein SIMOX-Verfahren (Trennung durch implantierten Sauerstoff) oder ein Bonding- Verfahren sein.
Wie Fig. 2 zeigt, wird ein Oxidfilm 201 mit einer Dicke von 10 bis 30 nm beispielsweise auf der SOI- Schicht 3 bei einer Temperatur von annähernd 800°C durch ein CVD-Verfahren (chemical vapor deposition) gebildet. Der Oxidfilm 201 kann durch thermische Oxidation bei einer Tem­ peratur von annähernd 800°C gebildet werden. Anschließend wird ein Nitridfilm 211 mit einer Dicke von 100 bis 200 nm auf dem Oxidfilm 201 bei einer Temperatur von annähernd 700°C gebildet.
Der Nitridfilm 211 wird beispielsweise mittels Trockenätzung selektiv entfernt, um so einen Nitridfilm 21 nur auf einer Region zu belassen, die in der SOI-Schicht 3 aktiv sein soll. Anschließend wird, wie in Fig. 3 gezeigt, ein Resist 22a auf einer Region PR (im folgenden als eine PMOS-Region bezeich­ net) gebildet, wo der PMOS-Transistor gebildet werden soll. Mit dem Resist 22a als Maske werden Regionen 13 mit hoher Störstellenkonzentration (P+) in einer Region NR (im folgen­ den als eine NMOS-Region bezeichnet) gebildet, wo der NMOS- Transistor zu bilden ist, beispielsweise durch Implantation von Borionen aus einer diagonalen Richtung mit einer Dosis von 3 × 1013 bis 8 × 1013/cm2 bei einer Energie von 20 bis 35 keV. Die Implantation wird unter einem Winkel von etwa 45 Grad unter Drehung des SOI-Substrats 10 ausgeführt.
Bei der Implantation von Borionen aus diagonaler Richtung un­ ter Drehung des SOI-Substrats 10 werden die Regionen 13 mit hoher Störstellenkonzentration ebenfalls in der SOI-Schicht 3 unter dem Nitridfilm 21 oder dem Resist 22a gebildet. Die­ ser Aufbau erhöht eine Schwellenspannung eines parasitären Transistors, der in einem Abschnitt gebildet wird, der zu dem Rand der SOI-Schicht 3 wird, so daß die Aktivierung des para­ sitären Transistors verhindert wird.
Ferner wird eine Wärmebehandlung für etwa 2 bis 5 Sekunden bei einer Temperatur von 750 bis 950°C nach der in Fig. 3 gezeigten Ionenimplantation ausgeführt. Dies stellt die kristallinen Eigenschaften der SOI-Schicht 3, die durch Ionenimplantation beschädigt wurde, wieder her.
Nachfolgend wird der Resist 22a entfernt und, wie in Fig. 4 gezeigt, ein Isolieroxidfilm 4 wird selektiv durch LOGOS- Oxidation gebildet, wobei der Nitridfilm 21 als eine Maske dient, um eine aktive Region in der SOI-Schicht 3 zu bilden.
Anschließend werden die PMOS- und die NMOS-Region PR, NR, die elektrisch voneinander durch den eingebetteten Oxidfilm 2 und den Isolieroxidfilm 4 isoliert sind, durch Entfernen der Nitridfilme 21 durch thermische Phosphorsäurebehandlung ge­ bildet.
Nachfolgend wird, wie in Fig. 6 gezeigt, ein Resist 22b auf der PMOS-Region PR gebildet. Mit dem Resist 22b als Maske werden Störstellenionen in der NMOS-Region NR implantiert. Diese Implantation macht die SOI-Schicht 3 in der NMOS-Region NR zu einer Kanal-dotierten Schicht 31 (erste Halbleiterregion).
Bei dieser Ionenimplantation werden Borionen (B) beispiels­ weise mit einer Dosis von 3 × 1012 bis 8 × 1012/cm2 bei einer Energie von 20 bis 35 keV implantiert.
Anschließend werden mit dem Resist 22b als Maske Stickstoff­ ionen in die NMOS-Region NR mit einer Dosis von 0,1 × 1012 bis 100 × 1012/cm2 bei einer Energie von 20 bis 35 keV im­ plantiert.
Der Resist 22b wird dann entfernt und ein Resist 22c wird auf der NMOS-Region NR gebildet, wie in Fig. 7 gezeigt. Mit dem Resist 22c als Maske werden die Störstellenionen in die PMOS- Region PR implantiert. Diese Implantation macht die SOI- Schicht 3 in der PMOS-Region zur Kanal-dotierten Schicht 31.
Bei dieser Ionenimplantation werden Phosphorionen (P) bei­ spielsweise mit einer Dosis von 3 × 1012 bis 8 × 1012/cm2 bei einer Energie von 20 bis 60 keV implantiert.
Anschließend werden mit dem Resist 22c als Maske Stickstoff­ ionen (N) in die PMOS-Region PR mit einer Dosis von 0,1 × 1012 bis 100 × 1012/cm2 bei einer Energie von 20 bis 35 keV implantiert.
Anschließend wird das SOI-Substrat mit der NMOS- und der PMOS-Region NR, PR, in die Stickstoffionen implantiert sind, einer Stickstoffatmosphäre ausgesetzt und etwa 5 bis 30 Minu­ ten bei einer Temperatur von annähernd 820°C getempert.
1-1 Erster Effekt der Stickstoffionenimplantation
Die folgende Beschreibung erklärt den Grund für die Implanta­ tion von Stickstoffionen in die PMOS- und die NMOS-Region PR, NR.
Im allgemeinen sind Kristalldefekte über die SOI-Schicht in einer Dichte von 1 × 102 bis 1 × 107/cm2 verteilt. Wenn Störstellenionen in eine derartige SOI-Schicht implantiert werden, können einige derselben durch die nachfolgende Wärme­ behandlung diffundiert und in den Kristalldefekten festgehal­ ten werden. Je mehr Kristalldefekte existieren, desto mehr aktive Störstellenionen werden in der Nähe der Kristall­ defekte reduziert, was eine Verschlechterung der Tran­ sistoreigenschaften verursacht. Dies würde nicht in einem Transistor auftreten, der in einer nicht isolierten Siliziumschicht ge­ bildet ist, die hinsichtlich der kristallinen Eigenschaften überle­ gen ist, oder in einem Transistor, der in einer Polysilizium­ schicht gebildet ist (z. B. Dünnfilmtransistor).
Wenn andererseits Stickstoffionen gleichzeitig mit Stör­ stellenionen implantiert werden, werden die Stickstoffionen anstelle der Störstellenionen festgehalten. Somit werden die effektiven Kristalldefekte (Kristalldefekte, die Atome fest­ halten können) verringert, so daß die Reduzierung der aktiven Störstellenionen in der Nähe der Kristalldefekte verhindert wird. Das heißt, daß die Verschlechterung der Transistorei­ genschaften, die durch die Kristalldefekte verursacht ist, verhindert werden kann und ähnliche Transistoreigenschaften wie bei nicht isoliert aufgebauten Transistoren durch den SOI-Transistor erhalten werden können.
Ferner hat Stickstoff wie Bor die Eigenschaft der substitu­ tionellen Diffusion mit einem Diffusionskoeffizienten, der größer ist als bei Bor. Auf diese Weise kann der Stickstoff in den Kristalldefekten vor dem Bor festgehalten werden. Die Diffusion in einer unterschiedlichen Form würde jedoch nicht die vorstehend beschriebenen Effekte beeinflussen.
Obgleich ferner die Dichte der Kristalldefekte bei jedem SOI- Substrat unterschiedlich ist, vermeidet eine Reduzierung der effektiven Kristalldefekte wie vorstehend beschrieben die Möglichkeit, daß jedes SOI-Substrat eine unterschiedliche Störstellenkonzentration haben kann. Auf diese Weise können Variationen der Transistoreigenschaften zwischen Losen und zwischen Fertigungseinheiten des SOI-Substrats bei der Massenproduktion von Halbleitervorrichtungen verringert wer­ den.
Wenn die Dosis der Stickstoffionenimplantation 100 × 1012/cm2 übersteigt, beispielsweise bei etwa 1 × 1015/cm2, wird die SOI-Schicht durch Stickstoffionen beschädigt. In diesem Fall verursacht die Stickstoffionenimplantation die Ver­ schlechterung der Transistoreigenschaften, anstatt die Eigen­ schaften zu verbessern.
Ferner kann im Hinblick auf die Tatsache, daß Stickstoffionen verwendet werden, um in den Kristalldefekten erfaßt zu wer­ den, die Stickstoffionenimplantation vor der Störstellenim­ plantation ausgeführt werden.
Darüber hinaus kann, obgleich Stickstoffionen getrennt in die NMOS- und die PMOS-Region NR, PR in dem in Fig. 6 und 7 ge­ zeigten Prozeß implantiert werden, dies gleichzeitig entweder nach oder vor der Störstellenimplantation in die NMOS- und die PMOS-Region NR, PR ausgeführt werden. Dies verringert die Anzahl der Umschaltvorgänge von Ionen zwischen Stickstoff und Störstelle, wodurch ein Zeitverlust beim Umschalten der Ionenart verringert wird und die Produktionseffizenz ver­ bessert wird.
Ferner ist die Implantationsenergie von Bor- und Phosphorionen wie vorstehend bei Fig. 6 und 7 erläutert so eingestellt, daß die Mitte der SOI-Schicht 3 in Richtung der Tiefe den Spitzenwert der Störstellenverteilung haben kann, wenn die SOI-Schicht 3 etwa 100 nm dick ist. Auf diese Weise würde die Implantationsenergie in Abhän­ gigkeit von der Art der Störstellen oder der Dicke der SOI- Schicht 3 differieren.
1-2 Zweiter Effekt der Stickstoffionenimplantation
Die folgende Beschreibung bezieht sich auf einen weiteren Effekt der Stickstoffionenimplantation.
Wie weiter unten anhand einer in Fig. 17 gezeigten vollende­ ten Struktur erläutert wird, haben der NMOS- und der PMOS- Transistor 14, 15 die Struktur mit der Kanal-dotierten Schicht 31, welche als ein Kanal wirken soll, die zwischen dem Gate-Oxidfilm 20 und dem eingebetteten Oxidfilm 2 gehal­ ten ist. Im allgemeinen sind eine Vielzahl von freien Bindun­ gen vorhanden, die durch Kristalldefekte in einer Grenzfläche zwischen einer Siliziumschicht und einem Oxidfilm verursacht sind, was einer der Gründe für die Verschlechterung der Transistoreigenschaften ist. Der SOI-Transistor enthält spe­ ziell zwei Grenzflächen zwischen der Siliziumschicht und dem Oxidfilm: die Grenzfläche zwischen der Kanal-dotierten Schicht 31 und dem eingebetteten Oxidfilm 2 (nachfolgend als eine erste Grenzfläche bezeichnet); und die Grenzfläche zwischen der Kanal-dotierten Schicht 31 und dem Gate-Oxidfilm 20 (nachfolgend als eine zweite Grenzfläche bezeichnet).
Wenn die erste Grenzfläche in einem schlechten Zustand ist (das bedeutet eine große Menge von freien Bindungen), ist es schwierig, eine vorgeschriebene Transistoreigenschaft zu er­ zielen, und nur ein Transistor, der hinsichtlich seiner Tran­ sistoreigenschaften dem nicht isoliert aufgebauten Transistor unterlegen ist, ist erzielbar. Da der Zustand der ersten Grenzfläche schlechter ist als derjenige der zweiten Grenzfläche, ist es wichtig, den Zustand der ersten Grenzfläche zu verbessern, um eine Verschlechterung der Transistoreigenschaften zu verhindern.
Wenn die zweite Grenzfläche in einem schlechten Zustand ist (das bedeutet eine große Zahl von freien Bindungen), ist eine Verbesserung der Transistoreigenschaften einschließlich eines Widerstandes für Träger mit hoher Beweglichkeit nicht erzielbar.
Die Inaktivierung von freien Bindungen durch Verbinden der­ selben mit implantierten Stickstoffionen würde die Ver­ schlechterung der Transistoreigenschaften verhindern und diese verbessern.
Um freie Bindungen zu inaktivieren ist es wichtig, Stick­ stoffionen in der Nähe der ersten und der zweiten Grenzfläche neben dem Diffundieren und Festhalten derselben in Kristall­ defekten in der Kanal-dotierten Schicht 3, wie vorstehend be­ schrieben, abzusondern. Die vorstehend beschriebenen Wärmebe­ handlungsbedingungen (das heißt Stickstoffatmosphäre, Tempe­ ratur von etwa 820°C und Zeitdauer von 5 bis 30 Minuten) werden durch die von den Erfindern durchgeführten Experimenten erhalten, wobei die Anforderungen der Diffusionsbedingungen von Stickstoffionen eingehalten werden.
Die Wärmebehandlungstemperatur kann annähernd 800 bis 900°C betragen und die Wärmebehandlungszeit kann mehr als 30 Minu­ ten betragen. Eine zu hohe Wärmebehandlungstemperatur oder eine zu lange Wärmebehandlungszeit verursacht jedoch eine übermäßige Diffusion von Stickstoffionen, was die Absonderung von Stickstoffionen in der Nähe der ersten und der zweiten Grenzfläche verhindert.
In dem von Fig. 7 fortgeführten Herstellungsprozeß werden der Resist 22c und der Gate-Oxidfilm 201 nach dem in Fig. 7 dargestellten Prozeß entfernt und eine weitere Gate-Oxidation wird ausgeführt, um einen Gate-Oxidfilm 20 auf der Oberfläche der Kanal-dotierten Schicht 31 zu bilden (nicht dargestellt).
Nachfolgend wird, wie Fig. 8 zeigt, eine Polysilizium-Gate- Schicht 81, die als Gate-Elektroden dienen soll, auf der NMOS- und der PMOS-Region NR, PR, beispielsweise mit einer Dicke von 100 bis 300 nm durch ein CVD-Verfahren gebildet. Anschließend wird ein Resist 22d auf der NMOS-Region NR gebildet, um Störstellenionen in die Poly­ siliziumschicht 81 auf der PMOS-Region PR zu implantieren. Bei dieser Ionenimplantation werden Borionen beispielsweise mit einer Dosis von 3 × 1015 bis 8 × 1015/cm2 bei einer Energie von 5 bis 20 keV implantiert. Anschließend werden mit dem Resist 22d als Maske Stickstoffionen in die Polysilizium­ schicht 81 auf der PMOS-Region PR mit einer Dosis von 3 × 1014 bis 12 × 1014/cm2 bei einer Energie von 5 bis 30 keV implan­ tiert.
Nach dem Entfernen des Resist 22d wird ein Resist 22e auf der PMOS-Region PR gebildet, um Störstellenionen in die Poly­ siliziumschicht 81 auf der NMOS-Region NR zu implantieren, wie in Fig. 9 gezeigt. Bei dieser Ionenimplantation werden Arsenionen (AS) beispielsweise mit einer Dosis von 3 × 1015 bis 8 × 1015/cm2 bei einer Energie von 5 bis 20 keV implan­ tiert.
Dann werden mit dem Resist 22e als Maske Stickstoffionen in die NMOS-Region NR mit einer Dosis von 3 × 1014 bis 12 × 1014/cm2 bei einer Energie von 5 bis 30 keV implantiert.
1-3 Effekt der Stickstoffimplantation in die Gate-Elektrode
Die Störstellenionenimplantation in die Polysiliziumschicht 81 ist eine erforderliche Maßnahme, um die Arbeitsfunktionen bei der Verwendung der Polysiliziumschicht 81 als Gate-Elek­ troden zu steuern. Ferner ist der Grund dafür, daß die Im­ plantationsenergie von Borionen und Arsenionen jeweils dieselbe ist, daß diese Ionen nur in die obere Oberfläche der Polysiliziumschicht 81 implantiert werden. Die Stör­ stellenionen werden durch die nachfolgende Wärmebehandlung diffundiert und sind in der Polysiliziumschicht 81 beinahe gleichförmig verteilt.
Darüber hinaus zielt die Stickstoffionenimplantation in die Polysilizium-Schicht 81 auf die Inaktivierung von freien Bin­ dungen in der Grenzfläche (zweite Grenzfläche) zwischen dem Oxidfilm 20 und der Kanal-dotierten Schicht 31 durch Abson­ derung von Stickstoff in der Nähe des Gate-Oxidfilms 20. Ob­ gleich die Stickstoffionenimplantation in die SOI-Schicht, wie in Fig. 6 und 7 gezeigt, sowie der nachfolgende Wärmebe­ handlungsprozeß bereits den Großteil der freien Bindungen in­ aktiviert haben, macht eine weitere Stickstoffimplantation in die Polysiliziumschicht 81 beinahe alle freien Bindungen in der zweiten Grenzfläche inaktiv, so daß weitere Verbesserun­ gen der Transistoreigenschaften bewirkt werden.
Obgleich eine Störstelle des p-Typs (Bor) in die Poly­ siliziumschicht 81 auf der PMOS-Region PR eingeführt wird, verhindert das Vorhandensein von Stickstoffionen die Diffu­ sion der Störstelle des p-Typs in die Kanal-dotierte Schicht 31 durch den Gate-Oxidfilm 20.
Bei der weiteren Fortführung des in Fig. 9 gezeigten Pro­ zesses wird die Polysiliziumschicht 81 selektiv entfernt, um eine Gate-Elektrode 8a an einer vorbestimmten Position auf dem Oxidfilm 20 der NMOS Region NR und eine Gate-Elektrode 8b an einer vorbestimmten Position auf dem Oxidfilm 20 der PMOS- Region PR zu bilden.
Anschließend wird ein Resist 22f auf der NMOS-Region NR ge­ bildet, wie in Fig. 10 dargestellt. Mit dem Resist 22f und der Gate-Elektrode 8b als Masken wird eine Ionenimplantation in die PMOS-Region PR ausgeführt, um leicht dotierte Drain­ schichten 6a (nachfolgend als LDD-Schichten bezeichnet) in der Kanal-dotierten Schicht 31 zu bilden.
Bei dieser Ionen-Implantation werden Borionen beispielsweise mit einer Dosis von 0,1 × 1012 bis 10 × 1012/cm2 bei einer Energie von 5 bis 20 keV implantiert.
Nachfolgend wird, wie Fig. 11 zeigt, ein Resist 22g auf der PMOS-Region PR gebildet. Mit dem Resist 22g und der Gate- Elektrode 8a als Maske wird eine Ionenimplantation in die NMOS-Region NR durchgeführt, um LDD-Schichten 5a in der Ka­ nal dotierten Schicht 31 zu bilden.
Bei dieser Ionenimplantation werden Arsenionen beispielsweise mit einer Dosis von 0,1 × 1012 bis 10 × 1012/cm2 bei einer Energie von 5 bis 20 keV implantiert.
Nach dieser Implantation kann eine Wärmebehandlung über meh­ rere Minuten (etwa 2 bis 5 Minuten) bei einer Temperatur von 750 bis 850°C durchgeführt werden, um die kristallinen Ei­ genschaften wiederherzustellen.
Wie Fig. 12 zeigt, wird anschließend ein Oxidfilm 50 mit ei­ ner Dicke von etwa 5 bis 20 nm in dem oberen Abschnitt der NMOS- und der PMOS-Region NR, PR ge­ bildet.
Danach werden Stickstoffionen in die LDD-Schichten 5a und 5b der NMOS- und der PMOS-Region NR, PR, mit einer Dosis von 0,1 × 1012 bis 10 × 1012/cm2 bei einer Energie von 5 bis 20 keV implantiert.
1-4 Erster Effekt der Stickstoffionenimplantation durch den Oxidfilm
Die Aufgabe der Stickstoffionenimplantation in die LDD- Schichten 5a und 6a ist die Verhinderung der Verschlechterung der Transistoreigenschaftten durch Festhalten von Stickstoff in Kristalldefekten, die durch die Störstellenionenimplanta­ tion verursacht sind. Der Grund dafür, daß die Stick­ stoffionenimplantation durch den Oxidfilm 50 ausgeführt wird liegt darin, daß dies die Verschlechterung der kristallinen Eigenschaften in der Kanal-dotierten Schicht 31 verhindert. Das heißt, daß die Stickstoffionenimplantation ausgeführt wird, um die Verschlechterung der Transistoreigenschaften zu verhindern und um diese zu verbessern. In einigen Fällen kann jedoch die Stickstoffionenimplantation selbst eine Ver­ schlechterung der kristallinen Eigenschaften in der Kanal-do­ tierten Schicht 31 verursachen. Obgleich die kristallinen Ei­ genschaften in diesen Fällen durch Wärmebehandlung wiederher­ gestellt wird, würde eine schwerere Beschädigung der kristallinen Eigenschaften aufgrund einer übermäßigen Implan­ tation nicht ausreichend wiederhergestellt werden.
Wenn jedoch Stickstoffionen durch einen Oxidfilm implantiert werden, wird die Verschlechterung der kristallinen Eigen­ schaften aufgrund der Implantation abgemildert, so daß der Effekt der Wärmebehandlung zur Wiederherstellung der kristallinen Eigenschaften gesteigert wird.
Obgleich Stickstoffionen gleichzeitig in die LDD-Schichten 5a und 6a implantiert werden, wie in Fig. 12 gezeigt, kann die Ionenimplantation separat ausgeführt werden. In diesem Fall ist es möglich, unabhängig Implantationsbedingungen zu schaffen, so daß die Stickstoffionenimplantation in die NMOS- und die PMOS-Region NR, PR jeweils unter optimalen Bedingun­ gen ausgeführt werden kann.
Beispielsweise liegt die optimale Dosis für die LDD-Schichten 5a (das heißt die Source-/Drainschichten) der NMOS-Transi­ storen im Bereich von 1 × 1012 bis 5 × 1012/cm2, während diejenige für die LDD-Schichten 6a (das heißt Source-/Drain­ schichten) der PMOS-Transistoren im Bereich von 5 × 1012 bis 10 × 1012/cm2 liegt. Die Implantationsenergie ist in jedem Fall etwa 20 keV.
Zur Fortführung des Herstellungsprozesses von Fig. 12 wird nach dem Entfernen des gesamten Oxidfilms 50 und des Gate- Oxidfilms 20 mit Ausnahme von Abschnitten direkt unter den Gate-Elektroden 8a und 8b ein Oxidfilm 161 mit einer Dicke von etwa 100 bis 200 nm in dem oberen Abschnitt der NMOS- und der PMOS-Region NR, PR gebil­ det. Dieser Oxidfilm 161 kann aus einem TEOS-Oxidfilm gebil­ det sein, der aus TEOS (Tetraethylorthosilikat) hergestellt ist. Alternativ kann der Oxidfilm 161 ohne Entfernen des Gate-Oxidfilms 20 gebildet werden.
Anschließend schafft eine anisotrope Ätzung des Oxidfilms 161 Seitenwand-Oxidfilme 16, wie in Fig. 14 gezeigt, wobei der Oxidfilm 161 nur an den Seitenoberflächen der Gate-Elektroden 8a, 8b und der jeweiligen Gate-Oxidfilme 20 belassen wird.
Wie Fig. 15 zeigt, wird anschließend ein Resist 22h auf der PMOS-Region PR gebildet. Mit dem Resist 22h, der Gate-Elek­ trode 8a und den Seitenwand-Oxidfilmen 16 als Maske werden Source-/Drainschichten 5b in der Kanal-dotierten Schicht 31 durch Ionenimplantation in die NMOS-Region NR gebildet.
Bei dieser Ionenimplantation werden Arsenionen beispielsweise mit einer Dosis von 1 × 1014 bis 50 × 1014/cm2 bei einer Energie von 5 bis 20 keV implantiert.
Nach dem Entfernen des Resist 22h wird ein Resist 22i auf der NMOS-Region NR gebildet, wie in Fig. 16 dargestellt. Mit dem Resist 22i, der Gate-Elektrode 8b und den Seitenwand-Oxidfil­ men 16 als Maske werden Source-/Drainschichten 6b in der Ka­ nal dotierten Schicht 31 durch Ionenimplantation in die PMOS- Region PR gebildet.
Bei dieser Ionenimplantation werden Borionen, beispielsweise mit einer Dosis von 1 × 1014 bis 50 × 1014/cm2 bei einer En­ ergie von 5 bis 20 keV implantiert.
Anschließend werden Zwischenschicht-Isolierfilme 60 auf der NMOS- und der PMOS-Region NR, PR gebildet. Dann werden Kon­ taktlöcher CH gebildet, um so die Source-/Drainschichten 5b und 6b von den Hauptoberflächen des Zwischenschicht-Isolier­ films 60 jeweils zu erreichen. Schließlich werden Ver­ drahtungsschichten HL aus Metallverbindungen, wie etwa einer Aluminiumverbindung, in den Kontaktlöchern CH gebildet, um den NMOS- und den PMOS-Transistor 14 und 15 zu vollenden, wie in Fig. 17 dargestellt.
Fig. 18 zeigt die Struktur des NMOS-Transistors 14. Fig. 19 und 20 zeigen die Konzentrationsverteilung von Stickstoff in der Richtung eines Schnittes entlang der Linie B-B bzw. C-C in Fig. 18.
In Fig. 19 stellt die horizontale Achse eine Position ent­ lang der Linie B-B dar und die vertikale Achse stellt die Stickstoffkonzentration (cm-3) dar. Wie Fig. 19 zeigt, be­ trägt die Stickstoffkonzentration in der Kanal-dotierten Schicht 31, die unter der Gate-Elektrode 8a positioniert ist (das heißt in den Kanalregionen CR), etwa 1 × 1017/cm3, wäh­ rend diejenige in den Source-/Drainschichten 5b im Bereich von 1 × 1019 bis 1 × 1020/cm3 liegt.
In Fig. 20 stellt die vertikale Achse die Stickstoffkonzen­ tration (cm-3) dar und die horizontale Achse stellt eine Po­ sition entlang der Linie C-C dar (das heißt die Position in Richtung der Tiefe). Bezugszeichen GR, OX, SR und BOR be­ zeichnen von links eine Gate-Region, eine Gate-Oxidfilmre­ gion, eine SOI-Region bzw. eine eingebettete Oxidfilmregion.
Wie Fig. 20 zeigt, beträgt in der SOI-Region SR die Stick­ stoffkonzentration in der Nähe des Gate-Oxidfilms OX etwa 1 × 1020/cm3, und diejenige in der Nähe der eingebetteten Oxid­ filmregion BOR beträgt etwa 1 × 1019/cm3, wobei diese beiden Konzentrationen aus der Stickstoffkonzentration in den übri­ gen Regionen (etwa 1 × 1017/cm3) herausragen. Dies erklärt deutlich, daß, wie vorstehend beschrieben, Stickstoff in den Grenzflächen zwischen der Kanal-dotierten Schicht 31 und dem eingebetteten Oxidfilm 2 (erste Grenzfläche) und zwischen der Kanal-dotierten Schicht 31 und dem Gate-Oxidfilm 20 (zweite Grenzfläche) abgesondert wird.
Wie Fig. 20 ferner zeigt, ist Stickstoff gleichförmig in der SOI-Region SR mit der Ausnahme ihrer Randabschnitte verteilt. Die implantierten Stickstoffionen können jedoch in Abhängig­ keit von den Bedingungen der Wärmebehandlung nach der Stick­ stoffionenimplantation nicht gleichförmig diffundiert sein. Ein derartiger Zustand ist in Fig. 21 dargestellt.
In Fig. 21 hat die Konzentrationsverteilung von Stickstoff einen Spitzenwert in dem Mittelteil der SOI-Region SR. Ob­ gleich die Stickstoffionen so implantiert werden, daß sie einen Konzentrationspitzenwert nahe dem Mittelteil der SOI- Schicht 3 haben und durch Wärmebehandlung diffundiert werden, verbleibt der Spitzenwert in dem Mittelteil der Kanal-dotier­ ten Schicht 31, wenn die Wärmebehandlung unter unerwünschten Bedingungen, wie etwa niedrige Temperatur oder kurze Zeit­ dauer, ausgeführt wird.
In diesem Fall, in dem die Stickstoffkonzentration in dem Mittelteil der Kanal-dotierten Schicht 31 hoch ist, ist es jedoch möglich, wenn Stickstoff in der ersten und der zweiten Grenzfläche abgesondert wird, eine Verschlechterung der Transistoreigenschaften zu verhindern und diese zu ver­ bessern.
1-5 Zweiter Effekt der Stickstoffionenimplantation durch den Oxid-Film
Die folgende Beschreibung bezeichnet einen weiteren Effekt der Stickstoffionenimplantation in die LDD-Schicht 5a und 6a durch den Oxidfilm 50 zusätzlich zur Verhinderung der Ver­ schlechterung der kristallinen Eigenschaften der Kanal-do­ tierten Schicht 31, die vorstehend unter Bezug auf Fig. 12 beschrieben wurde.
Fig. 22 ist eine Teilschnittansicht von der Implantation von Störstellenionen ohne Oxidfilm 50 auf den oberen Abschnitten der NMOS- und der PMOS-Region NR, PR.
Wie Fig. 22 zeigt, werden eine Kanal-dotierte Schicht CD, in der Störstellenionen in der SOI-Schicht implantiert sind, Gate-Oxidfilme GO und eine Gate-Elektrode GE übereinander auf dem oberen Abschnitt des eingebetteten Oxidfilms BO gebildet. Mit der Gate-Elektrode GE als Maske werden Stickstoffionen in LDD-Schichten LD in der Kanal-dotierten Schicht CD implan­ tiert. Die Stickstoffionenimplantation in eine derartige Struktur verringert wahrscheinlich in Abhängigkeit von ihrer Dosis die Zuverlässigkeit des Gate-Oxidfilms GO.
Genauer ausgedrückt können Regionen (durch X in der Figur be­ zeichnet) in der Nähe des Endrandabschnitts der Gate-Elektro­ de GE in dem Gate-Oxidfilm GO durch die Stickstoffionenim­ plantation beschädigt werden, wodurch sie eine Verschlechte­ rung der elektrischen Isolierung des Gate-Oxidfilms GO erlei­ den. Ferner wird der Gate-Oxidfilm GO mit Ausnahme eines Ab­ schnitts unter der Gate-Oxidelektrode GE entfernt, obgleich er vollständig beschädigt ist. Somit bedarf die Beschädigung keiner Beachtung.
Ferner schützt das Abdecken der Gate-Elektrode mit dem Oxid­ film den Gate-Oxidfilm GO in der Nähe der Gate-Elektrode GE, was keine Beschädigung der Region X verursachen würde.
Wie vorstehend beschrieben und in Fig. 12 gezeigt, verhin­ dert die Stickstoffionenimplantation in die LDD-Schichten 5a und 6a, die durch den Oxidfilm 50 ausgeführt wird, eine Be­ schädigung des Gate-Oxidfilms 20 aufgrund der Implantation und verhindert ferner die Verschlechterung der Zuverlässig­ keit des Gate-Oxidfilms 20.
2. Modifikation
In der vorstehend beschriebenen bevorzugten Ausführungsform wird die Wärmebehandlung ausgeführt, um Stickstoffionen zu diffundieren, nachdem Stickstoffionen in eine Kanal-dotierte Schicht implantiert sind, wie in Fig. 6 und 7 gezeigt. Al­ ternativ können die Stickstoffionen diffundiert werden, indem eine Gate-Oxidation genutzt wird, die nach der Stick­ stoffionenimplantation in die Kanal-dotierte Schicht ausge­ führt wird.
Genauer ausgedrückt wird dann, wenn die Gate-Oxidation durch thermische Oxidation ausgeführt wird, die Kanal-dotierte Schicht 31 ebenfalls erwärmt, so daß implantierte Stickstoff­ ionen diffundieren.
Ferner würde der erfindungsgemäße Herstellungsprozeß dies er­ möglichen, obgleich die für die Gate-Oxidation erforderlichen Bedingungen und für die Diffusion von Stickstoffionen erfor­ derlichen Bedingungen in diesem Fall aufeinander abgeglichen werden müssen.
Wenn ferner alle Bedingungen erfüllt werden, kann die vorste­ hend beschriebene Wärmebehandlung bzw. Temperung ebenfalls als ein weiterer Erwärmungsprozeß dienen, der nicht ein Gate- Oxidationprozeß sein muß kann, wie etwa eine Wärmebehandlung nach der Ionenimplantation zur Bildung von LDD-Schichten, wenn sie allen Bedingungen entspricht.
Obgleich ein MOSFET als ein Beispiel einer Halbleitervorrich­ tung dient, die in den bevorzugten Ausführungsformen und der Modifikation der vorliegenden Erfindung auf dem SOI-Substrat gebildet wird, ist der Effekt nicht nur auf den MOSFET be­ schränkt. Derselbe Effekt der vorliegenden Erfindung ist in jeder Halbleitervorrichtung verfügbar, die auf dem SOI-Sub­ strat gebildet wird und die eine Möglichkeit hat, daß eine implantierte Störstelle durch freie Bindungen erfaßt werden kann.

Claims (17)

1. Auf einem SOI-Substrat gebildete Halbleitervorrichtung, in der ein eingebetteter Oxidfilm (2) und eine SOI- Schicht (3) auf ein Siliziumsubstrat (1) geschichtet sind, welche Halbleitervorrichtung enthält:
eine erste Halbleiterregion (31) eines ersten Leitfähig­ keitstyps, die an einer vorbestimmten Position der SOI- Schicht gebildet ist und von der oberen Oberfläche der SOI-Schicht zu der oberen Oberfläche des eingebetteten Oxidfilms reicht;
ein Paar von zweiten Halbleiterregionen (5b, 6b) eines zweiten Leitfähigkeitstyps, die auf der Oberfläche der SOI-Schicht auf gegenüberliegenden Seiten der ersten Halbleiterregion gebildet sind;
einen Gate-Oxidfilm (20), der in einem oberen Abschnitt der ersten Halbleiterregion gebildet ist; und
eine Gate-Elektrode (14, 15), die auf dem Gate-Oxidfilm gebildet ist,
dadurch gekennzeichnet, daß die erste Halbleiterregion Stickstoff enthält, dessen Konzentrationsverteilung in Richtung der Tiefe der ersten Halbleiterregion einen er­ sten Spitzenwertabschnitt mit einer ersten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halblei­ terregion und dem eingebetteten Oxidfilm und einen zwei­ ten Spitzenwertabschnitt mit einer zweiten Konzentration in der Nähe der Grenzfläche zwischen der ersten Halblei­ terregion und dem Gate-Oxidfilm hat.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die vorbestimmte Konzentra­ tionsverteilung in einer Region zwischen dem ersten und dem zweiten Spitzenwertabschnitt eine nahezu gleichför­ mige dritte Konzentration hat, die niedriger ist als die erste und die zweite Konzentration.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Konzentration in einem Bereich von 1 × 1018 bis 1 × 1019/cm3 liegt;
die zweite Konzentration in einem Bereich von 1 × 1019 bis 1 × 1020/cm3 liegt; und
die dritte Konzentration in einem Bereich von 1 × 1016 bis 1 × 1017/cm3 liegt.
4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die vorbestimmte Konzentra­ tionsverteilung nahe dem Zentrum einer Region zwischen dem ersten und dem zweiten Spitzenwertabschnitt einen dritten Spitzenwertabschnitt mit einer dritten Konzen­ tration hat, die zumindest niedriger ist als die zweite Konzentration.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Konzentration in einem Bereich von 1 × 1018 bis 1 × 1019/cm3 liegt;
die zweite Konzentration in einem Bereich von 1 × 1019 bis 1 × 1020/cm3 liegt; und
die dritte Konzentration in einem Bereich von 1 × 1018 bis 5 × 1019/cm3 liegt.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Halbleiterregio­ nen Stickstoff enthalten, mit einer Konzentration, die nahezu dieselbe ist wie zweite Konzentration.
7. Verfahren zur Herstellung einer Halbleitervorrichtung, die aus einem SOI-Substrat gebildet ist, in welchem ein eingebetteter Oxidfilm und eine SOI-Schicht auf einem Siliziumsubstrat geschichtet sind, welches Verfahren die Schritte enthält:
  • a) Herstellen des SOI-Substrats;
  • b) Bestimmen einer Region zum Bilden der Halbleiter­ vorrichtung durch elektrisches Isolieren der vorbe­ stimmten Region der SOI-Schicht von anderen Regio­ nen;
  • c) Bilden einer ersten Halbleiterregion eines ersten Leitfähigkeitstyps durch Ionenimplantation von Störstellen eines ersten Leitfähigkeitstyps und von Stickstoff in die vorbestimmte Region;
  • d) Wärmebehandlung der ersten Halbleiterregion unter einer solchen Bedingung, daß der Stickstoff eine vorbestimmte Konzentrationsverteilung in Richtung der Tiefe der ersten Halbleiterregion erhält;
  • e) Bilden eines Gate-Oxidfilms auf der ersten Halblei­ terregion;
  • f) Bilden einer Gate-Elektrode auf dem Gate-Oxidfilm; und
  • g) Bilden von zweiten Halbleiterregionen eines zweiten Leitfähigkeitstyps durch Ionenimplantation von Störstellen eines zweiten Leitfähigkeitstyps und von Stickstoff in die erste Halbleiterregion mit der Gate-Elektrode als Maske,
dadurch gekennzeichnet, daß die vorbestimmte Konzentra­ tionsverteilung des Stickstoffs einen ersten Spitzenwertabschnitt mit einer ersten Kon­ zentration in der Nähe der Grenzfläche zwischen der ersten Halbleiterregion und dem eingebetteten Oxidfilm und ei­ nen zweiten Spitzenwertabschnitt mit einer zweiten Kon­ zentration in der Nähe der Grenzfläche zwischen der er­ sten Halbleiterregion und dem Gate-Oxidfilm hat.
8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (c) einen Schritt der Ionenimplantation des Stickstoffs nach der Ionenim­ plantation von Störstellen eines ersten Leitfähigkeits­ typs enthält.
9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (c) einen Schritt der Ionenimplantation von Störstellen eines ersten Leit­ fähigkeitstyps nach der Ionenimplantation des Stick­ stoffs enthält.
10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß Stickstoff mit einer Dosis von 0,1 × 1012 bis 100 × 1012/cm2 bei einer Energie von 20 bis 35 keV implantiert wird.
11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (d) einen Schritt der Ausführung einer Wärmebehandlung in einer Stickstof­ fatmosphäre über 5 bis 30 Minuten bei einer Temperatur von 800 bis 900°C enthält.
12. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (e) einen Schritt der Bildung eines Gate-Oxidfilms durch thermische Oxida­ tion enthält.
13. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Wärmebehandlung in Schritt (d) auch als der Schritt zur Bildung des Oxid­ films durch thermische Oxidation in Schritt (e) dient.
14. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (g) die Schritte ent­ hält:
  • 1. (g-1) Ionenimplantation der Störstellen eines zweiten Leitfähigkeitstyps in die erste Halbleiterregion mit der Gate-Elektrode als Maske; und
  • 2. (g-2) Bilden eines Oxidfilms auf dem Gate-Oxidfilm und der Gate-Elektrode und anschließend Ionenimplantation des Stickstoffs durch den Oxidfilm.
15. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß Schritt (g-2) einen Schritt der Ionenimplantation des Stickstoffs mit einer Dosis von 0,1 × 1012 bis 10 × 1012/cm2 bei einer Energie von 5 bis 20 keV enthält.
16. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß Schritt (f) die Schritte enthält:
  • 1. (f-1) Bilden einer Polysiliziumschicht auf dem Gate- Oxidfilm; und
  • 2. (f-2) Bilden der Gate-Elektrode durch selektives Entfer­ nen der Polysiliziumschicht nach der Ionenimplantation von Stickstoff in die Polysiliziumschicht.
17. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß Schritt (f-2) einen Schritt zur Implantation von Stickstoff mit einer Dosis von 3 × 1014 bis 12 × 1014/cm2 bei einer Energie von 5 bis 30 keV enthält.
DE19749345A 1997-02-26 1997-11-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben Expired - Fee Related DE19749345C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04225097A JP3602679B2 (ja) 1997-02-26 1997-02-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19749345A1 DE19749345A1 (de) 1998-08-27
DE19749345C2 true DE19749345C2 (de) 2003-05-28

Family

ID=12630791

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19749345A Expired - Fee Related DE19749345C2 (de) 1997-02-26 1997-11-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (2) US5910672A (de)
JP (1) JP3602679B2 (de)
KR (1) KR100271010B1 (de)
DE (1) DE19749345C2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3602679B2 (ja) * 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6372590B1 (en) * 1997-10-15 2002-04-16 Advanced Micro Devices, Inc. Method for making transistor having reduced series resistance
US5994176A (en) * 1998-02-19 1999-11-30 Texas Instruments - Acer Incorporated Method for forming self-aligned silicided MOS transistors with asymmetric ESD protecting transistors
KR100258882B1 (ko) * 1998-02-27 2000-06-15 김영환 반도체 소자의 제조 방법
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
US6188106B1 (en) * 1998-09-03 2001-02-13 Advanced Micro Devices, Inc. MOSFET having a highly doped channel liner and a dopant seal to provide enhanced device properties
KR100353402B1 (ko) * 1999-04-19 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
KR20010057116A (ko) * 1999-12-18 2001-07-04 박종섭 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
JP2001230315A (ja) 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7398226B2 (en) * 2000-11-06 2008-07-08 American Express Travel Related Services Company, Inc. System and method for networked loyalty program
KR100378688B1 (ko) * 2001-06-28 2003-04-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6909162B2 (en) * 2001-11-02 2005-06-21 Omnivision Technologies, Inc. Surface passivation to reduce dark current in a CMOS image sensor
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US6566184B1 (en) 2002-02-21 2003-05-20 Taiwan Semiconductor Manufacturing Company Process to define N/PMOS poly patterns
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US7135059B2 (en) * 2003-10-07 2006-11-14 Inogen, Inc. Portable gas fractionalization system
US7074692B2 (en) * 2004-03-23 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing a short channel effect for NMOS devices in SOI circuits
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
EP1742271A1 (de) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Leistungsfeldeffekttransistor und Verfahren zu seiner Herstellung
JP5428121B2 (ja) * 2005-09-30 2014-02-26 セイコーエプソン株式会社 半導体装置の製造方法
JP2007329392A (ja) * 2006-06-09 2007-12-20 Oki Electric Ind Co Ltd Ｓｏｓ基板及びｓｏｓデバイスの製造方法
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US8704654B1 (en) 2007-06-07 2014-04-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Circuit for communication over DC power line using high temperature electronics
WO2010103906A1 (en) * 2009-03-09 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP2012004471A (ja) * 2010-06-21 2012-01-05 Toshiba Corp 半導体装置及びその製造方法
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
WO2018063252A1 (en) 2016-09-29 2018-04-05 Intel Corporation Methods and apparatus to form silicon-based transistors on group iii-nitride materials using aspect ratio trapping

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222215B1 (de) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilizium-MOS-Transistor und Verfahren zu seiner Herstellung
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
JPS62229970A (ja) * 1986-03-31 1987-10-08 Toshiba Corp イメ−ジセンサ
JPH03138983A (ja) * 1989-10-24 1991-06-13 Casio Comput Co Ltd 薄膜トランジスタメモリの製造方法
JP3103385B2 (ja) * 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
JP3830541B2 (ja) * 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide
JPH0818059A (ja) * 1994-06-28 1996-01-19 Seiko Epson Corp 半導体装置及びその製造方法
JP3359794B2 (ja) * 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1997048136A1 (fr) * 1996-06-14 1997-12-18 Mitsubishi Denki Kabushiki Kaisha Composant a semi-conducteurs ayant une structure silicium sur isolant et procede de fabrication de ce composant
JP3602679B2 (ja) * 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3648015B2 (ja) * 1997-05-14 2005-05-18 株式会社ルネサステクノロジ 半導体装置
US6017808A (en) * 1997-10-24 2000-01-25 Lsi Logic Corporation Nitrogen implanted polysilicon gate for MOSFET gate oxide hardening
US5937303A (en) * 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
US5910672A (en) 1999-06-08
KR19980069833A (ko) 1998-10-26
US6171889B1 (en) 2001-01-09
JPH10242468A (ja) 1998-09-11
DE19749345A1 (de) 1998-08-27
KR100271010B1 (ko) 2000-11-01
JP3602679B2 (ja) 2004-12-15

Similar Documents

Publication Publication Date Title
DE19749345C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE19524323C2 (de) Halbleitereinrichtung mit MOS-Transistor und Verfahren zum Herstellen derselben
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3326534C2 (de)
DE3019850C2 (de)
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE69215547T2 (de) Methode zur Herstellung eines Feldeffekttransistors
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE10025217A1 (de) Halbleitereinrichtung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE4136406A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10237524A1 (de) Halbleitervorrichtung mit Isolierschichttransistor und Isolierschichtkapazität und Verfahren zu deren Herstellung
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE19853441A1 (de) MOS-Transistor für Hochgeschwindigkeits- und Hochleistungsbetrieb und Verfahren zu seiner Herstellung
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE19744656A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601