DE3326534C2 - - Google Patents

Info

Publication number
DE3326534C2
DE3326534C2 DE3326534A DE3326534A DE3326534C2 DE 3326534 C2 DE3326534 C2 DE 3326534C2 DE 3326534 A DE3326534 A DE 3326534A DE 3326534 A DE3326534 A DE 3326534A DE 3326534 C2 DE3326534 C2 DE 3326534C2
Authority
DE
Germany
Prior art keywords
zones
zone
contacts
doped
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3326534A
Other languages
English (en)
Other versions
DE3326534A1 (de
Inventor
Conrad Jose Fanwood N.J. Us Koeneke
William Thomas Lynch
Martin Paul Summit N.J. Us Lepselter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of DE3326534A1 publication Critical patent/DE3326534A1/de
Application granted granted Critical
Publication of DE3326534C2 publication Critical patent/DE3326534C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung mit mehreren Schottkybarrieren-MOS-Bauelementen nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zum Herstellen einer solchen Schaltung.
Derartige Schaltungen sind zum Beispiel bekannt aus der US 43 00 152, US 37 08 360 und GB 12 89 786.
Mit der Abkürzung "MOS" bezeichnet man für gewöhnlich Bau­ elemente mit einer Leiter-Isolator-Halbleiter-Struktur, in denen die Leitfähigkeit des Halbleiters durch an den Leiter angelegte Spannungen gesteuert wird. Der Leiter braucht nicht unbedingt aus einem Metall im üblicherweise verstan­ denen Sinne zu bestehen, und bei dem Isolator muß es sich nicht unbedingt um ein Oxid handeln.
Es ist bekannt, daß sich durch Verwendung von Schottky­ barrieren-Kontakten für die Source und den Drain bei her­ kömmlichen P-Kanal- oder N-Kanal-MOS-Transistoren vom An­ reicherungstyp Vorteile hinsichtlich Betriebsverhalten und Herstellung erzielen lassen. (Im folgenden soll der Begriff Schottkybarriere mit SB abgekürzt werden.) Es ist außerdem bekannt, daß das Einbringen solcher Kontakte in eine her­ kömmliche integrierte Schaltung, in der auf dem gleichen Substrat CMOS-Transistorbauelemente ausgebildet sind, be­ deutende Vorteile mit sich bringt. Wie der US-PS 43 00 152 zu entnehmen ist, führt der Einschluß von SB-Source- und Drainkontakten in wenigstens ein Komplementärpaar der MOS- Bauelemente in einer CMOS-Struktur zu einer vorteilhaften Anordnung, die bei jeder beliebigen Packungsdichte keinen Latch-up-Effekt zeigt.
In der Schaltung gemäß der US 37 08 360 sind unterhalb und seitlich der Source- und Drainkontakte dotierte Zonen vorge­ sehen, deren Leitungstyp dem Leitungstyp des Substrats ent­ gegengesetzt ist. Die Zonen sind von dem Kanal des Bauelements abgewandt und bilden einen Schutzring für das Bauelement.
Bei der Schaltung nach der GB 12 89 786 sind unterhalb der Source- und Drainkontakte dotierte Zonen des vom Leitungstyp des Substrats entgegengesetzten Leitungstyps vorgesehen, wobei die Zonen von der Mitte der Source- und Drainkontakte in die Kanalzone hineinreichen.
Es hat sich jedoch insbesondere bei einigen in der Praxis bedeutenden Niedrigspannung-Kurzkanal-MOS- und CMOS-Bau­ elementen gezeigt, daß weitere Verbesserungen der Arbeits­ kennlinien der bisher vorgeschlagenen SB-MOS- und SB-CMOS- Strukturen von Vorteil wären. Insbesondere wurde von der Anmelderin festgestellt, daß Verbesserungen der Stromliefer­ fähigkeiten und des Leckstromverhaltens derartiger Bauele­ mente wünschenswert sind. Demzufolge wurden beträchtliche Anstrengungen darauf verwandt, die genannten Eigenschaften solcher Bauelemente zu verbessern.
Der Erfindung liegt die Aufgabe zugrunde, die Stromliefer­ eigenschaften derartiger Bauelemente zu verbessern, während deren praktische Unempfindlichkeit gegenüber parasitären Bipolar-Transistor-Effekten (MOS-Bauelemente) und Latch-up Effekten (CMOS-Bauelemente) erhalten bleibt.
Hierzu schafft die Erfindung eine integrierte Schaltung mit mehreren Schottkybarrieren-MOS-Bauelementen, die jeweils in einer Halbleiterzone des einen Leitungstyps gebildet sind und mit Abstand angeordnete Schottkybarrieren-Source- und -Drainkontakte besitzen sowie Mittel aufweisen, um einen Kanal vom entgegengesetzten Leitungstyp in einer Kanalzone zwischen den Source- und Drainkontakten elektrisch zu induzieren, wobei an den Grenzflächen zwischen den Kontakten und der Halb­ leiterzone die Kontakte einbettende Zonen vorgesehen sind, die mit einem Fremdstoff dotiert sind, der den entgegen­ gesetzten Leitungstyp zu erzeugen sucht, diese Dotierung schwach genug ist, um die Minoritätsträgerinjektion von den Kontakten in die Halbleiterzone nicht wesentlich zu erhöhen, und wobei die dotierten Zonen zum Erniedrigen der Kontakt-Kanal-Schottkybarrierenhöhe sich von dem jeweiligen Source-Kontakt zu der Kanalzone seitwärts erstreckende Ab­ schnitte in der Nachbarschaft der Kanalzone aufweist.
Die dotierten Zonen enthalten vorzugsweise weitere Ab­ schnitte zwischen den Kontakten und der Halbleiterzone, um Leckströme zwischen den Kontakten und der Halbleiter­ zone zu verringern.
Im folgenden werden Ausführungsbeispiele der Erfindung an­ hand der Zahnung näher erläutert. Es zeigen:
Fig. 1 eine Querschnittansicht eines Teils eines bekannten SB-MOS-Bauelements,
Fig. 2 bis 12 jeweils eine Querschnittansicht eines erfin­ dungsgemäßen P-Kanal-SB-MOS-Bauelements, wobei die verschiedenen Ansichten aufeinanderfolgende Stufen eines Herstellungsprozesses veranschaulichen, der eine Ein-Schritt-Implantation vorsieht,
Fig. 13 bis 15 eine Querschnittansicht eines erfindungsge­ mäßen P-Kanal-SB-MOS-Bauelements, wobei die ver­ schiedenen Ansichten aufeinanderfolgende Stufen eines Herstellungsvorgangs veranschaulichen, der eine Zwei-Schritt-Implantation umfaßt, und
Fig. 16 und 17 Querschnittansichten eines erfindungsgemäßen N-Kanal-SB-MOS-Bauelements, bei dessen Herstellung ebenfalls eine Zwei-Schritt-Implantation erfolgt.
Fig. 1 zeigt einen Abschnitt eines P-Kanal-SB-MOS-Bauele­ ments gemäß dem Stand der Technik. Das Bauelement enthält ein n-leitendes Siliciumsubstrat 10, auf dem relativ dicke Feldoxidzonen 11 und 12, eine dotierte Polysiliciumzone 13, eine relativ dünne Gateoxidschicht 14 unterhalb der Poly­ siliciumzone 13 und zusätzliche Oxidabschnitte 15 und 16 an den Seitenwänden der Zone 13 ausgebildet sind.
Fig. 1 zeigt weiterhin eine die Polysiliciumzone 13 über­ deckende Silicidschicht 17, die beispielsweise aus Platin­ silicid besteht. Die Zone 13 und die Schicht 17 bilden ge­ meinsam in an sich bekannter Weise einen Gatekontakt, der einen vorteilhaft niedrigen spezifischen Widerstand besitzt. Platinsilicidschichten 18 und 19 dienen als Source- bzw. Drain-Kontakt, wie dies näher erläutert ist von M.P. Lepselter und S.M. Sze in "SB-IGFET: An Insulated-Gate Field-Effect Transistor Using Schottky Barrier Contacts for Source and Drain", Proceedings of the IEEE, August 1968, Seiten 1400 bis 1402.
Wie in der oben erwähnten US-PS 43 00 152 beschrieben ist, können Strukturen des in Fig. 1 gezeigten Typs mit ähnlich aufgebauten Komplementär-N-Kanal-Strukturen auf P-Substra­ ten oder -Inseln Grundlage für die Schaffung von CMOS-Bau­ elementen sein, die frei von Latch-up-Effekten sind. Es ver­ steht sich also, daß die im folgenden beschriebenen Struk­ turen und Methoden sich sowohl auf SB-MOS-Bauelemente vom P-Kanal-Typ oder vom N-Kanal-Typ als auch auf SB-CMOS-Bau­ elemente beziehen, die auf demselben Chipsubstrat P-Kanal­ und N-Kanal-Abschnitte enthalten.
Bekannte SB-Transistorbauelemente der in Fig. 1 gezeigten Art besitzen vorteilhafte Eigenschaften. Allerdings besitzen diese Bauelemente, besonders die vom Kurzkanaltyp, insbe­ sondere bei Niederspannungsbetrieb auch einige Eigenschaften, die ihre Verwendungsfähigkeiten beschränken. Zu diesen be­ schränkenden Eigenschaften zählen eine mangelhafte Stromlie­ ferfähigkeit und in einigen Fällen ein unerwünscht starker Leckstrom von den Drainkontakten zu dem Substrat.
Die Anmelderin hat herausgefunden, daß die erwähnte mangel­ hafte Stromlieferfähigkeit der in Fig. 1 dargestellten Struktur wenigstens auf zwei Hauptfaktoren zurückzuführen ist. Erstens existiert unvermeidlich eine physikalische Trennung oder Lücke zwischen dem direkt unter dem Polysili­ ciumgate 13 elektrisch induzierten P-Kanal und den sich ge­ genüberliegenden Stirnseiten der Platinsilicidschichten 18 und 19. Zweitens existiert eine Schottkybarriere von 0,25 Elektronenvolt zwischen dem P-Kanal und den Schichten 18 und 19. Die kombinierte Wirkung dieser Faktoren begrenzt wesentlich die Fähigkeit der Source eines solchen Bauelements, Strom in den Kanal zu injizieren.
Außerdem kann bei der Anordnung gemäß Fig. 1 der von dem Drainkontakt 19 in das Substrat 10 fließende Leckstrom re­ lativ stark werden. Beispielsweise ist der Drain-Substrat- Leckstrom des SB-Bauelements typischerweise etwa 100mal so hoch wie bei einem MOS-Bauelement mit in herkömmlicher Weise eindiffundierten oder implantierten Source- und Drainzonen.
Bei den zu beschreibenden Bauelementen ist die Stromliefer­ fähigkeit des SB-Transistorbauelements vergrößert. Weiter­ hin ist das Drain-Substrat-Leckstromverhalten des Bauelements verbessert, während aber gleichzeitig eine relativ kleine Emitter-Gummel-Zahl für die Injektion von Minoritätsträgern in das Substrat beibehalten wird. Demzufolge wird die prak­ tische Unempfindlichkeit des Bauelements gegenüber parasitä­ ren Bipolartransistoreffekten (bei MOS-Bauelementen) und gegenüber Latch-up-Effekten (bei CMOS-Bauelementen) beibe­ halten.
Bei der Herstellung eines erfindungsgemäßen P-Kanal-SB-Bau­ elements erfolgt ein Ein-Schritt-Implantationsvorgang zum schwachen Dotieren des Materials, wobei unmittelbar neben die Seiten der Platinsilicidschichten 18 und 19 in die Silicid-Kanal-Zone eine dünne, stark konzentrierte Akzep­ torenschicht eingebracht wird. Diese Dotierung verringert die Potentialbarriere zwischen dem P-Kanal und den Silicid­ schichten 18 und 19. Hierdurch können Ladungsträger durch die Barriere hindurchtunneln. Hierdurch wird die Höhe der Schottkybarriere zwischen dem P-Kanal und den Schichten 18 und 19 (auf beispielsweise 0,21 Elektronenvolt bei Fehlen einer Gatespannung) verringert, während außerdem die physi­ kalische Trennung zwischen dem Kanal und den gegenüberlie­ genden Seiten der genannten Schichten überbrückt wird. Gleichzeitig hat diese schwache Akzeptordotierung die Wir­ kung, daß die Höhe der Schottkybarriere zwischen den Silicid­ schichten und dem n-leitenden Substrat 10 angehoben oder mit dem Substrat 10 ein PN-Übergang gebildet wird, so daß hier­ durch zu dem Substrat fließende Leckströme verringert wer­ den, ohne daß die Emitter-Gummel-Zahl für die Injektion in das Substrat verringert wird. Bezüglich der die genannte Emitter-Gummel-Zahl betreffenden Einzelheiten wird verwiesen auf S. M. Sze, The Physics of Semiconductor Devices, (J. Wylie 1981), 2. Ausgabe, Seiten 140 und 145.
Die Absenkung der Höhe der Schottkybarriere in der Source- Kanal-Zone ist eine wirksame Grundlage für die Erhöhung einer Strominjektion in den Kanal. Wenn an den Gatekontakt eines solchen Bauelements eine Spannung angelegt wird, erfolgt eine weitere Erniedrigung der Barrierenhöhe. Als Beispiel sei angegeben, daß die sich dann in der Source-Kanal-Zone einstellende Barrierenhöhe nur 0,05 Elektronenvolt beträgt.
In einem unten noch näher zu beschreibenden P-Kanal-SB- Bauelement erfolgt die schwache Akzeptordotierung in den die Silicidschichten 18 und 19 umgebenden Zonen im Rahmen einer Zwei-Schritt-Implantation. Auf diese Weise werden die im vorausgehenden Abschnitt erläuterten Vorteile erreicht, während gleichzeitig der weiter unten noch näher definierte sogenannte Serien- oder Überlappungswiderstand verringert wird.
Mit der Zwei-Schritt-Implantation erreicht man auch bei einem N-Kanal-SB-Bauelement die oben geschilderten Verbesse­ rungen.
Fig. 2 zeigt ein P-Kanal-SB-Bauelement in einem frühen Stadium des erfindungsgemäßen Herstellungsverfahrens. Die in Fig. 2 dargestellte Struktur enthält ein n-leitendes Siliciumsubstrat 20, eine 25 Nanometer dicke Gateoxidschicht 21, 350 Nanometer dicke Feldoxidschichten 20 und 23, eine 350 Nanometer dicke dotierte Polysiliciumzone 24 und eine 1 Mikrometer dicke Resistmaterialschicht 25.
Wie Fig. 3 zeigt, werden in dem Substrat 20 als nächstes mit Abstand voneinander angeordnete, schwach dotierte P- Zonen 27 gebildet. Durch Pfeile 26 angedeutete auftreffende Ionen dringen in das Substrat 20 überall dort ein, wo die Oberfläche nur von der relativ dünnen Oxidschicht 21 be­ deckt ist. Die gestrichelten Linien 27 bezeichnen die Um­ risse dieser implantierten Zonen.
Beispielsweise wird auf die in Fig. 3 dargestellte Struktur Bor in Form von Bor-Difluorid mit einer relativ schwachen Dosis von etwa 3·1013 Boratomen pro cm2 gegeben. Her­ kömmliche Source- und Drainimplantate werden typischerweise mit einer Dosis eingebracht, die 100mal oder noch größer ist als der genannte Wert.
Die Konzentrationsspitze des implantierten Dotierstoffs wird so eingestellt, daß sie in dem Substrat 20 oder auf oder in der Nähe der Grenzfläche zwischen der Oxidschicht 21 und dem Substrat 20 liegt. Eine Möglichkeit, dies zu bewerkstelligen, besteht darin, einfach die Dicke der Oxidschicht 21 zu messen und dann den Energiepegel der Ionenimplantation der­ art auszuwählen, daß die Konzentrationsspitze in der ge­ wünschten Höhe liegt. Bei einer 25 Nanometer dicken Oxid­ schicht 21 (Fig. 3) beispielsweise wird bei einer Energie von etwa 30 000 Elektronenvolt für Bor-Difluorid die Kon­ zentrationsspitze der implantierten Zone auf oder in der Nähe der angegebenen Grenzfläche eingestellt. In einem bei­ spielhaften Bauelement betrug diese Konzentration etwa 1,5·1018 Boratome pro cm3 innerhalb eines etwa 10 Nano­ meter großen Bereichs von der Grenzfläche, wobei sich eine Gaussche Verteilung abnehmender Konzentration von der Grenzfläche in vertikaler und seitlicher Richtung ergab. Weiter unten wird noch erläutert werden, warum es von Be­ deutung ist, eine solche Konzentrationsspitze auf oder in der Nähe der Grenzfläche zu erzielen.
In einigen Fällen kann es vorkommen, daß die Dicke der Oxidschicht 21 (Fig. 3) über den zu implantierenden Zonen aus praktischen Gründen nicht genügend gleichmäßig ist, um zu gewährleisten, daß das Implantat das gewünschte Profil erhält. In derartigen Fällen ist es vorteilhaft, die Schicht 21 fortzuätzen, um dann in einem separaten Reoxidations­ schritt eine neue Schicht mit konstanter Dicke zu bilden. Das Implantieren durch diese neue Schicht gewährleistet das gewünschte Profil in dem Substrat 20.
Als nächstes wird die Resistmaterialschicht 25 (Fig. 3) entfernt, und die gesamte Oberfläche der Struktur wird mit einer Siliciumdioxidschicht 28 (Fig. 4) überzogen. Die Schicht 28 wird beispielsweise durch herkömmliches chemi­ sches Dampfniederschlagen (CVD-Methode) gebildet, die Schichtdicke beträgt mindestens etwa 50 Nanometer. In Fig. 4 kennzeichnen gestrichelte Linien 29 die Dicke der Oxidschicht 21 und die Dicken der Feldoxidzonen 22 und 23, bevor die Oxidschicht 28 hinzugefügt wird.
Wenn alternativ eine dünnere Oxidschicht 28 gewünscht wird, wie es bei der in Fig. 1 gezeigten Struktur der Fall wäre, wenn eine minimale Trennung zwischen den Silicidschichten 18 und 19 und der Kanalzone einzustellen wäre, so könnte die Oxidniederschlagung durch das CVD-Verfahren ersetzt werden durch Sauerstoff-Rückzerstäuben der Oxidschicht 21 (Fig. 3). Durch eine solche Maßnahme kann man die darge­ stellte Struktur mit einer dünnen (bis zu 10 Nanometer dünnen) Oxidschicht überziehen, wie es im einzelnen in der DE-OS 32 45 276 beschrieben ist.
Die in Fig. 4 dargestellte Struktur wird anschließend etwa 10 Minuten lang in einer Stickstoffatmosphäre bei 900°C einer Warmbehandlung unterzogen. Dies dient zum Warmbe­ handeln der zuvor erwähnten Implantate, zum Verdichten der Oxidschicht 28 sowie zum Gettern von Störstellen aus dem Substrat 20.
Alternativ ist es bei einigen hochtemperaturfesten Siliciden (beispielsweise bei Kobaltdisilicid) von Vorteil, die Warm­ behandlung zu einem späteren Zeitpunkt des Herstellungs­ prozesses vorzunehmen. Hierbei wird das Gettern von Stör­ stellen wirksamer durchgeführt.
Anschließend wird die in Fig. 4 gezeigte Oxidschicht 28 bei­ spielsweise durch Zerstäubungs-(oder Ionen-)Ätzen in einem CHF3-Plasma unter einem Druck von etwa 68 Mikrometern mit einer Leistungsdichte an der zu ätzenden Oberfläche von 0,16 Watt pro cm2 unter einer Spannung von 600 Volt aniso­ trop geätzt. Das Ätzen dient zum vollständigen Entfernen der Schicht 28 und der Oxidschicht 31 von denjenigen Ober­ flächenbereichen des Siliciumsubstrats, die über den Im­ plantaten liegen.
Die sich durch die oben geschilderten Schritte ergebende Struktur ist in Fig. 5 dargestellt. Die bleibenden Ab­ schnitte der Oxidschicht 28 (Fig. 4) umfassen Schichten 30 auf den Seitenwänden der Polysiliciumzone 24. Diese dielektrischen Schichten 30 dienen als Isolatoren zwischen anschließend gebildeten Silicidelementen und der Zone 24. Ohne die Schichten 30 könnte die Gatezone 24 durch die Silicidelemente elektrisch zu dem Substrat 20 kurzge­ schlossen werden.
Danach folgt das Reinigen der freigelegten Oberflächenbe­ reiche des Substrats 20. Dies geschieht beispielsweise durch herkömmliches Argon-Rückzerstäuben, wie es in Fig. 6 angedeutet ist, in der Pfeile 31 auftreffende Argonionen darstellen. Beispielsweise werden in vertikaler Richtung etwa 15 Nanometer von den freiliegenden Substratoberflächen­ bereichen entfernt. Außerdem werden ähnliche Mengen von den Oberflächen der Feldoxidzonen 22 und 23, von den Oberflä­ chen der Seitenwand-Oxidschichten 30 und von der Oberfläche der Polysiliciumzone 24 entfernt. Gestrichelte Linien 32 kennzeichnen die Lage der Oberflächen dieser Bereiche vor dem Zerstäuben.
Als nächstes wird (in Fig. 7 durch Pfeile 33 dargestelltes) Platin durch Zerstäuben auf die Struktur niedergeschlagen. Beispielsweise wird eine 16 Nanometer dicke Schicht 34 aus Platin gebildet. Anschließend wird die niederge­ schlagene Schicht etwa 6 Minuten lang bei 625°C in 5% Sauerstoff enthaltendem Argon gesintert. Hierdurch werden diejenigen Abschnitte der Schicht 34 in Platinsilicid um­ gewandelt, die direkt über dem Siliciumsubstrat 20 und der Polysiliciumzone 24 liegen. Dann wird durch Naßätzen mit Königswasser die gesamte Schicht 34 mit Ausnahme der in Platinsilicid umgewandelten Abschnitte entfernt. In diesem Herstellungsstadium hat die Struktur den in Fig. 8 ge­ zeigten Aufbau.
In Fig. 8 bilden die Platinsilicidabschnitte 35 und 36 SB- Source- und -Drainkontakte mit niedrigem spezifischen Wider­ stand. Ein Platinsilicidabschnitt 37 bildet zusammen mit der Polysiliciumzone 24 einen Gatekontakt, der einen vorteil­ haft niedrigen spezifischen Widerstand besitzt.
Die in Fig. 8 gezeigten Kontakte 35 und 36 aus Platinsilicid sind in implantierten Zonen eingebettet, die insgesamt schwach dotiert sind. Diese relativ schwach dotierten Zonen besitzen jedoch jeweils eine relativ hohe Dotierstoffkonzen­ tration in unmittelbarer Nachbarschaft derjenigen Seite jedes Silicidkontakts, die der unter der Gateoxidschicht 21 liegenden Kanalzone zugewandt ist. Insbesondere wird die hohe Konzentration von Akzeptoren in der Nachbarschaft jeder Seite des Silicidkontakts eingestellt. Demzufolge wird die Silicid-Kanal-Schottkybarriere von einer viel niedrigeren Silicid-Implantat-Schottkybarriere ersetzt, die in Reihe bezüglich der das Gate überlappenden Endzone oder "Schwanz­ zone" des Implantats liegt. Diese Überlappungszone bildet eine Serienwiderstandkomponente, den sogenannten "Über­ lappungswiderstand".
Darüber hinaus haben die Akzeptoren in den direkt unter den Silicid-Source- und -Drain-Kontakten 35 und 36 (Fig. 8) liegenden Zonen die Wirkung, die Höhe der Schottkybarriere zwischen Kontakten und dem Substrat 20 anzuheben. Dies ist der Fall, wenn eine hinreichende Akzeptoratomkonzentration innerhalb einer Entfernung von der Kontakt-Substrat-Grenz­ fläche vorliegt, die kleiner ist als die Verarmungsbreite in der Kontakt-Substrat-Zone. Alternativ kann die von dem Dotier­ stoff gebildete P-Zone mit dem N-Substrat einen PN-Übergang bilden. In jedem Fall wird hierdurch während des Betriebs der zu dem Substrat fließende Leckstrom im Vergleich zu un­ dotierten SB-Kontakten wesentlich verringert. Gleichzeitig jedoch wird die Emitter-Gummel-Zahl für die Injektion von Minoritätsträgern aus diesen schwach dotierten Zonen in das Substrat nicht wesentlich angehoben.
Der nächste Herstellungsschritt ist in Fig. 9 angedeutet. Eine Oxidschicht 38 und eine aufgedrückte Resistmaterial­ schicht 39 liegen über der oben beschriebenen Struktur. Die Oxidschicht 38 wird beispielsweise durch bei relativ niedriger Temperatur (unterhalb von 600°C) erfolgendes chemisches Dampfniederschlagen gebildet. Die Schicht 38 ist beispielsweise ebenso wie die Resistmaterialschicht 39 einen Mikrometer dick.
Anschließend wird entsprechend dem von A. C. Adams in "Plasma Planarization", Solid State Technology, Vol. 24, Seiten 178 bis 181, April 1981 beschriebenen Verfahren die Schicht 39 sowie ein Abschnitt der Schicht 38 in Fig. 9 durch reaktives Zerstäubungsätzen entfernt. Die sich er­ gebende Struktur, die in Fig. 10 gezeigt ist, enthält eine verdünnte Oxidschicht 38, die vorteilhafterweise eine ebene Oberfläche aufweist.
Dann werden durch an sich bekannte, herkömmliche Verfahrens­ schritte in der Oxidschicht 38 gemäß Fig. 10 Kontaktfenster definiert. Wie Fig. 11 zeigt, wird eine mit einem Musterver­ sehene Resistmaterialschicht 39 als Maske während eines an­ isotropen Ätzschritts verwendet, in welchem in der Schicht 38 ein Fenster gebildet wird, welches in der Mitte bezüglich des Sourcekontakts 35 liegt. Dann wird nach dem Reinigen des freiliegenden Oberflächenabschnitts des Kontakts 35 durch herkömmliches Argon-Rückzerstäuben auf die gesamte Oberfläche der Struktur in Vorbereitung für ein anschließendes Aluminium-Metallisieren eine drei Schichten umfassende Zwischenschichtmetallisierung aufge­ bracht.
Beispielsweise umfaßt die drei Schichten enthaltende Metal­ lisierung gemäß Fig. 11 - von unten nach oben gesehen - eine 20 Nanometer dicke Schicht 40 aus Titannitrid, eine 200 Nanometer dicke Schicht 41 aus Titan und eine weitere 20 Nanometer dicke Schicht 42 aus Titannitrid. Diejenigen Abschnitte dieser Metallisierung, die über der Resist­ materialschicht 39 liegen, werden ebenso wie das Resist­ material selbst anschließend durch herkömmliche Abhebe­ verfahren entfernt. Selbstverständlich können auch andere Verfahren eingesetzt werden, um eine Barrierenschicht zwischen dem Silicid und dem anschließend aufgebrachten Aluminium zu bilden.
Nachfolgend wird auf der gesamten Oberseite der Struktur eine 1 Mikrometer dicke Schicht aus Aluminium niederge­ schlagen und in üblicher Weise mit einem Muster versehen, so daß die in Fig. 12 dargestellte Struktur entsteht. Die mit einem Muster versehene Aluminiumschicht 43 stellt über die Drei-Schicht-Metallisierung eine Verbindung zu dem Sourcekontakt 35 dar. Ähnliche, nicht dargestellte Ver­ bindungen existieren zu den übrigen Sourcekontakten sowie zu den Drain- und Gatekontakten innerhalb der integrierten Schaltung.
Für einige Anwendungsfälle kann das P-Kanal-Bauelement des oben beschriebenen Typs einen unerwünscht hohen Über­ lappungs-Serienwiderstand in der Source-Kanal-Zone besitzen. Die Anmelderin hat herausgefunden, daß dieser Widerstand auf die Endabschnitte der Dotierstoff-Konzentrationsvertei­ lung zurückzuführen ist. Es wurde herausgefunden, daß dieser Widerstand dadurch verringert werden kann, daß man ein abrupteres Abfallen des Endbereichs der Konzentrationsver­ teilung in dem Source-Kanal-Überlappungsbereich schafft. Insbesondere wird die Konzentrationsspitze so eingestellt, daß sie auf oder in der Nähe der Grenzfläche zwischen der Seite jedes Silicid-Sourcekontakts und der P-Kanal-Zone liegt, wobei jedoch mit zunehmender Entfernung von der Grenzfläche in Richtung auf den Kanal ein abrupteres Ab­ fallen der Dotierstoffkonzentration eingestellt wird.
Insbesondere läßt sich der Serienwiderstand eines P-Kanal- Bauelements dadurch verringern, daß man die Energie der auftreffenden Akzeptorionen herabsetzt. Man kann also bei gegenüber der oben angegebenen Dosis unveränderter Dosis, jedoch bei einer Energie von nur 5000 Elektronenvolt und ohne Implantationsoxid eine Verringerung des Serienwider­ stands um einen Faktor von etwa 6 erreichen, während eine größere Absenkung der Höhe der Schottkybarriere in der Source-Kanal-Zone erzielt wird. Die hierdurch gebildeten, relativ flach dotierten Zonen sind in Fig. 13 durch ge­ strichelte Linien 44 angedeutet. Die Akzeptorkonzentra­ tion beträgt beispielsweise innerhalb eines Bereichs von 15 Nanometer bezüglich der Silicid-Kanal-Grenzfläche im vor­ liegenden Fall etwa 2,5·1018 Akzeptoratome pro cm3.
Anschließend in der in Fig. 13 gezeigten Struktur gebildete Silicidkontakte, die in der oben geschilderten Weise herge­ stellt werden, können sich tatsächlich durch die flach do­ tierten Zonen hindurcherstrecken und das n-Substrat kon­ taktieren. Bei einem derartigen sogenannten Durchgriff gehen selbstverständlich die zuvor angegebenen besonderen Vorteile einer schwach dotierten P-Zone unterhalb der Silicidkontakte verloren.
Es ist also vorteilhaft, das zunächst beschriebene Verfahren zum Herstellen eines P-Kanal-Bauelements weiter dadurch zu modifizieren, daß man einen zweiten Schritt zum Implantieren von Akzeptoren durchführt. In diesem zweiten Schritt werden die Parameter des Implantats im Hinblick auf eine Minimie­ rung des in das Substrat fließenden Leckstroms optimiert, während eine niedrige Emitter-Gummel-Zahl für die Minori­ tätsträgerinjektion in das Substrat beibehalten wird.
Wie in Fig. 14 angedeutet ist, können durch das Zerstäu­ bungsreinigen der Oberfläche des Substrats 20 in den Source- und Drain-Zonen beträchtliche Oberflächeneinkerbun­ gen entstehen. Diese Einkerbungen können für sich oder in Verbindung mit der anschließenden Bildung von Silicid während eines Sinterprozesses bis unter die Außenlinie 44 der ersten Implantationszonen reichen.
Es wird also die in Fig. 14 dargestellte Struktur einem zweiten Implantiervorgang unterzogen (nach der Bildung der Seitenwand-Oxidabschnitte 30). Beispielsweise besteht das Implantat aus Bor-Difluorid, das bei einer relativ schwachen Dosis von 1013 Boratomen pro cm2 und einer Energie von 60 000 Elektronenvolt implantiert wird. Die Außenlinie dieser zweiten implantierten Zone ist in Fig. 14 durch eine ge­ strichelte Linie 45 angedeutet. Die mittlere Akzeptorkon­ zentration beträgt innerhalb dieser Zone beispielsweise etwa 1,5·1018 Akzeptoratome pro cm3.
Die in Fig. 14 dargestellte zweite implantierte Zone ist tief genug, um bei der anschließenden Bildung der Silicid­ kontakte einen Durchgriff zu verhindern. Dies ist in Fig. 15 dargestellt, gemäß der die dotierten Zonen unterhalb der Silicidkontakte 35 und 36 liegen.
Ein vorteilhaftes SB-MOS-Transistorbauelement vom N-Kanal- Typ wird durch ein Herstellungsverfahren hergestellt, welches ebenfalls eine Zwei-Schritt-Implantation vorsieht. Das Bau­ element wird ähnlich wie das oben beschriebene Bauelement hergestellt, und es kommen viele der oben angegebenen Her­ stellungsmethoden zur Anwendung.
Als anschauliches Beispiel für ein Bauelement, das unter Ver­ wendung einer Zwei-Schritt-Implantation hergestellt wird, zeigt Fig. 16 ein teilweise hergestelltes N-Kanal-Bauelement. Es besitzt ein p-leitendes Siliciumsubstrat 50, auf dem Feldoxidzonen 52 und 53, eine dotierte Polysiliciumzone 54 mit Seitenwand-Oxidabschnitten 55 und 56 und eine Gateoxid­ schicht 57 gebildet sind.
In Fig. 16 deuten gestrichelte Linien 59 Abschnitte der ur­ sprünglichen Oberfläche des Substrats 50 an. Während die Oberfläche sich dort befindet, wo die Linien 59 eingezeich­ net sind, erfolgt ein erster Ionenimplantationsschritt.
Während des ersten Ionenimplantationsschrittes wird auf eine bezüglich Fig. 16 noch nicht so weit fortgeschrittene Struktur ein Donator-Dotierstoff wie beispielsweise Arsen gegeben, und zwar mit einer Dosis von etwa 1014 Arsen­ atomen pro cm2 bei einer Energie von etwa 10 000 Elektronen­ volt. Hierdurch erhält man flache (etwa 30 Nanometer tiefe) implantierte Zonen, die jeweils eine relativ hohe Dotier­ stoffkonzentration unmittelbar unterhalb und an den Seiten der Oberflächenabschnitte 59 aufweisen. Die vertikale und seitliche Erstreckung der ersten ionenimplantierten Zonen sind in Fig. 16 durch gestrichelte Linien 60 angedeutet. Diese hohe Konzentration beträgt beispielsweise innerhalb eines Bereichs von 10 Nanometer bezüglich der Oberfläche 59 2,5·1019 Arsenatome, und sie verringert die relativ hohe, 0,85 Elektronenvolt betragende Schottkybarriere, die ansonsten zwischen den nachfolgend gebildeten Silicidkon­ takten und der unter der Polysiliciumzone 54 befindlichen N-Kanal-Zone existierte.
Nach dem erfolgten ersten Ionenimplantieren werden bei­ spielsweise in der oben beschriebenen Weise die Oxid-Seiten­ wände 55 und 56 gebildet. Als nächstes werden durch übli­ ches reaktives Zerstäubungsätzen die Siliciumoberflächen­ abschnitte 59 auf eine Tiefe von 60 Nanometer oder mehr an­ isotrop geätzt. An diesem Punkt innerhalb des Herstellungs­ vorgangs sind die derart geätzten Oberflächenabschnitte in die Hauptoberfläche des Substrats 50 eingelassen, wie es in Fig. 16 gezeigt ist.
Nach dem Ätzen bleiben gemäß Fig. 16 in dem Substrat 50 nur seitliche Abschnitte der ersten implantierten Zonen stehen. In Fig. 16 sind die der Kanalzone benachbarten Seitenabschnitte durch das Bezugszeichen 61 kenntlich ge­ macht. Diese verbleibenden Seitenabschnitte 61 sind solche Abschnitte des ersten Implantats, welche die Schottky­ barriere erniedrigen. Konzentration und Profil der Fremd­ atome in diesen Seitenabschnitten sind so eingestellt, daß die Strominjektion in den Kanal optimiert wird, während der Überlappungswiderstand minimiert wird.
Anschließend werden in einem zweiten Ionenimplantations­ schritt schwach dotierte Donatorzonen 62 in der in Fig. 16 gezeigten Struktur gebildet. Diese Zonen 62 dienen zum Optimieren der Besonderheit geringen Leckstroms des Bau­ elements. Das zweite Implantat besteht beispielsweise aus einer Dosis von etwa 5·1012 Arsenatomen pro cm2 bei einer Energie, die von der gewünschten Siliciddicke ab­ hängt. Hierdurch entstehen relativ tiefe und schwache Im­ plantate, die in dem fertigen Bauelement die nachfolgend gebildeten Silicidkontakte umgeben und dadurch den Leck­ strom von den Kontakten zu dem Substrat 50 spürbar begrenzen. Diese Implantate sind beispielsweise so eingestellt, daß unter den Kontakten PN-Übergänge mit extrem niedrigen Leckströmen gebildet werden. Gleichzeitig sind die Implantate so ausgelegt, daß eine relativ niedrige Emitter-Gummel-Zahl für die Minoritätsträgerinjektion in das Substrat beibehalten wird.
Als nächstes werden nach einer in üblicher Weise durchge­ führten Warmbehandlung Platinsilicid-Kontakte in der soweit gebildeten Struktur erzeugt. Dies kann in der oben beschrie­ benen Weise erfolgen. Fig. 17 zeigt die Source- und Drain­ kontakte 64 und 65. Beispielsweise beträgt die Dicke t jedes dieser Kontakte sowie die Dicke eines über der Polysilicium­ zone 54 liegenden Silicidabschnitts 66 etwa 100 Nanometer.
Danach werden elektrische Verbindungen an die Source-Drain- und Gatekontakte der in Fig. 17 gezeigten N-Kanal-Struktur gelegt. Dies kann beispielsweise in der anhand der Fig. 9 bis 12 beschriebenen Weise geschehen.
Abweichend von den oben beschriebenen Ausführungsbeispielen sind noch Modifizierungen möglich. Beispielsweise kann in den oben beschriebenen Zwei-Schritt-Implantationsvorgängen in jedem Schritt zwar derselbe Dotierstofftyp, jedoch mög­ licherweise eine andere Spezies verwendet werden. Darüber hinaus können außer Platinsilicid andere Silicide verwendet werden. Wird beispielsweise für ein N-Kanal-Bauelement Kobaltdisilicid verwendet, so wird die beim ersten Implan­ tationsschritt innerhalb des Zwei-Schritt-Verfahrens ver­ wendete Dosis (typischerweise um einen Faktor von etwa 2) gegenüber der Dosis bei Platinsilicid verringert. Der Grund hierfür liegt darin, daß die Kobaltdisilicid-N-Kanal- Barriere 0,68 Elektronenvolt beträgt gegenüber 0,85 Elektro­ nenvolt bei Platinsilicid. Weiterhin kann bei Kobaltdisilicid nach dem anisotropen Ätzen der Source- und Drainabschnitte in dem Siliciumsubstrat (vgl. Fig. 16) Kobaltdisilicid bei gleichzeitiger Warmbehandlung des ersten Implantats gebil­ det werden. Anschließend erfolgt der zweite Implantations­ schritt durch das Kobaltdisilicid hindurch, wobei eine aus­ reichend höhere Energie vorgesehen wird, um das Kobalt­ disilicid vollständig einzubetten. Dann kann die Warmbe­ handlung des zweiten Implantats erfolgen, nachdem das da­ rüberliegende Dielektrikum (Schicht 38 in Fig. 9) nieder­ geschlagen wurde. Hierdurch wird bei der zuletzt erwähnten Warmbehandlung der Getterungseffekt verbessert. Da außerdem Disilicid höhere Temperaturen besser verträgt als Platin­ silicid, kann für den Einschluß des Bauelements ein Über­ zugs-Dielektrikum ausgewählt werden, welches ein besonders vorteilhaftes Passivierungsvermögen aufweist (dies wird erreicht durch Hochtemperaturverdichtung des Dielektrikums).

Claims (17)

1. Integrierte Schaltung mit mehreren Schottkybarrieren-MOS- Bauelementen, die je in einer Halbleiterzone (20, 50) des einen Leitungstyps gebildet sind und mit Abstand angeordnete Schottkybarrieren-Source- und -Drainkontakte (35, 36, 64, 65) besitzen, sowie Mittel aufweisen, um einen Kanal vom entgegen­ gesetzten Leitungstyp in einer Kanalzone zwischen den Source- und Drainkontakten elektrisch zu induzieren, dadurch gekennzeichnet, daß
  • - an den Grenzflächen zwischen den Kontakten (35, 36, 64, 65) und der Halbleiterzone (20, 50) die Kontakte jeweils einbettende Zonen (27, 44, 45, 61, 62) vorgesehen sind, die mit einem Fremdstoff dotiert sind, der den entgegengesetzten Leitungstyp zu erzeugen sucht,
  • - diese Dotierung schwach genug ist, Minoritätsträger­ injektion von den Kontakten in die Halbleiterzone nicht wesentlich zu erhöhen, und
  • - die dotierten Zonen zum Erniedrigen der Kontakt-Kanal- Schottkybarrierenhöhe sich von den Source-Kontakten seitwärts zu der Kanalzone erstreckende Abschnitte (44, 61) aufweisen.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
  • - die Kontakte aus Platinsilicid bestehen,
  • - die dotierte Zone mit Bor dotiert ist, und
  • - die Borkonzentration in den sich seitwärts er­ streckenden dotierten Abschnitten etwa 2,5·1018 Boratome pro cm3 in dem sich von der Grenzfläche etwa 15 Nanometer erstreckenden Bereich beträgt.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
  • - die Kontakte aus Platinsilicid oder Kobaltdisilicid bestehen,
  • - die dotierte Zone mit Arsen dotiert ist,
  • - die Arsenkonzentration in den sich seitwärts er­ streckenden dotierten Abschnitten etwa 4·1019 Arsenatome pro cm3 in dem sich von der Grenzfläche bis zu etwa 10 Nanometer erstreckenden Bereich be­ trägt.
4. Verfahren zum Herstellen einer integrierten Schaltung gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
  • - die sich von dem Sourcekontakt (35, 64) seitwärts zu der Kanalzone in jedem Bauelement erstreckende Zone (44, 61) in unmittelbarer Nähe des Sourcekontakts mit einem Fremdstoff dotiert wird, der den zum Halb­ leiterkörper-Leitungstyp entgegengesetzten Leitungs­ typ erzeugt, um die Schottkybarrierenhöhe zwischen dem Sourcekontakt und der Kanalzone zu verringern, und
  • - eine jeden der Kontakte einbettende Zone dotiert wird, um Leckströme zu dem Halbleiterkörper zu ver­ mindern, ohne die Emitter-Gummel-Zahl für die Minori­ tätsträgerinjektion in den Körper wesentlich anzuheben.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Dotieren der sich seitwärts erstreckenden Zonen und der Einbettungszonen durch eine Ionenimplantation er­ folgt, die nur einen Schritt umfaßt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
  • - der Halbleiterkörper (20) aus n-leitendem Silicium besteht,
  • - die Source- und Drainkontakte (35, 36) aus Platinsilicid bestehen, und
  • - der in dem einen Schritt eingebrachte Dotierstoff Bor ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
  • - die Borkonzentration in den sich seitwärts erstreckenden Zonen auf etwa 2,5·1018 Boratome pro cm3 innerhalb des sich von der Grenzfläche zwischen dem Sourcekontakt und der sich seitwärts erstreckenden Zone bis zu etwa 10 Nanometer erstreckenden Bereichs eingestellt wird, und
  • - die mittlere Borkonzentration in den Einbettungszonen auf etwa 1,5·1018 Boratome pro cm3 innerhalb des sich bis zu etwa 0,1 Mikrometer unterhalb des Silicids erstreckenden Bereichs eingestellt wird.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Dotieren der sich seitwärts erstreckenden Bereiche und der Einbettungsbereiche im wesentlichen durch eine zwei Schritte umfassende Ionenimplantation erfolgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
  • - der Halbleiterkörper (20) aus n-leitendem Silicium besteht,
  • - die Source- und Drainkontakte (36) aus Platinsilicid bestehen, und
  • - der in jedem der beiden Implantationsschritte eingebrachte Dotierstoff Bor ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in dem ersten Schritt in jedem der sich seitwärts er­ streckenden Zonen (44) innerhalb eines etwa 15 Nanometer betragenden Bereichs von der Grenzfläche zwischen jedem anschließend gebildeten Sourcekontakt und der Source­ kontakt/Kanalzone eine Borkonzentration von etwa 2,5·1018 Atomen pro cm3 eingestellt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß
  • - anschließend an den ersten Schritt dielektrische Seiten­ wände (30) derart auf den Gateelektroden (24) gebildet werden, daß sie über den sich seitwärts erstreckenden Zonen liegen, und
  • - dann der zweite Ionenimplantationsschritt durchgeführt wird, um in jeder der Einbettungszonen eine Borkonzentration von etwa 1,5·1018 Atomen pro cm3 einzustellen.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß im Anschluß an den zweiten Schritt die Silicidkontakte (36) innerhalb der Einbettungszonen (45) in Oberflächen­ abschnitten des Körpers gebildet werden.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
  • - der Halbleiterkörper (50) aus p-leitendem Silicium besteht,
  • - die Source- und Drainkontakte (65) aus Platinsilicid bestehen, und
  • - der in jedem Schritt des zwei Schritte umfassenden Ionenimplantationsvorgangs eingebrachte Dotierstoff Arsen ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in dem ersten Schritt eine flache implantierte Zone gebildet wird, deren Arsenkonzentration in jeder der sich seitwärts erstreckenden Zonen (61) innerhalb eines Bereichs von etwa 10 Nanometer von der Grenzfläche zwischen jedem anschließend gebildeten Sourcekontakt und der Source­ kontakt/Kanalzone etwa 2,5·1019 Atome pro cm3 beträgt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß im Anschluß an den ersten Schritt auf der Gateelektrode (54) dielektrische Seitenwände (56) gebildet werden, die über den sich seitwärts erstreckenden Zonen (61) liegen.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
  • - Oberflächenteile des Körpers geätzt werden, um alle flachen implantierten Zonen mit Ausnahme der von den dielektrischen Seitenwänden (56) maskierten Bereiche zu entfernen, und
  • - dann der zweite Implantationsschritt ausgeführt wird, um eine mittlere Arsenkonzentration von etwa 1,5·1018 Atomen pro cm3 in jeder der Einbettungszonen (2) ein­ zustellen.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß im Anschluß an den zweiten Schritt die Silicidkontakte (65) innerhalb der Einbettungszonen in Oberflächenab­ schnitten des Körpers gebildet werden.
DE19833326534 1982-07-23 1983-07-22 Schottkybarrieren-mos-bauelemente Granted DE3326534A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/401,142 US4485550A (en) 1982-07-23 1982-07-23 Fabrication of schottky-barrier MOS FETs

Publications (2)

Publication Number Publication Date
DE3326534A1 DE3326534A1 (de) 1984-01-26
DE3326534C2 true DE3326534C2 (de) 1993-03-04

Family

ID=23586485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833326534 Granted DE3326534A1 (de) 1982-07-23 1983-07-22 Schottkybarrieren-mos-bauelemente

Country Status (6)

Country Link
US (1) US4485550A (de)
JP (1) JPS5932172A (de)
CA (1) CA1215476A (de)
DE (1) DE3326534A1 (de)
FR (1) FR2530867B1 (de)
GB (1) GB2124428B (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US4641417A (en) * 1984-06-25 1987-02-10 Texas Instruments Incorporated Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
EP0191841A1 (de) * 1984-08-24 1986-08-27 AT&T Corp. Mos-transistoren mit schottky-elektroden und verfahren zu ihrer herstellung
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
JPH0697693B2 (ja) * 1984-12-05 1994-11-30 株式会社東芝 Ｍｏｓ型ｆｅｔのゲート構造の製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4632713A (en) * 1985-07-31 1986-12-30 Texas Instruments Incorporated Process of making Schottky barrier devices formed by diffusion before contacting
JP2703883B2 (ja) * 1985-11-21 1998-01-26 日本電気株式会社 Ｍｉｓトランジスタ及びその製造方法
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
US4732865A (en) * 1986-10-03 1988-03-22 Tektronix, Inc. Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits
ATE74466T1 (de) * 1988-03-10 1992-04-15 Asea Brown Boveri Mos-gesteuerter thyristor (mct).
JPH027571A (ja) * 1988-06-27 1990-01-11 Nissan Motor Co Ltd 半導体装置
US4920399A (en) * 1988-09-12 1990-04-24 Linear Integrated Systems, Inc. Conductance-modulated integrated transistor structure
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US6624493B1 (en) 1994-05-31 2003-09-23 James D. Welch Biasing, operation and parasitic current limitation in single device equivalent to CMOS, and other semiconductor systems
US20040004262A1 (en) * 1994-05-31 2004-01-08 Welch James D. Semiconductor devices in compensated semiconductor
US6091128A (en) * 1994-05-31 2000-07-18 Welch; James D. Semiconductor systems utilizing materials that form rectifying junctions in both N and P-type doping regions, whether metallurgically or field induced, and methods of use
US6268636B1 (en) 1994-05-31 2001-07-31 James D. Welch Operation and biasing for single device equivalent to CMOS
US5760449A (en) * 1994-05-31 1998-06-02 Welch; James D. Regenerative switching CMOS system
JP3093620B2 (ja) * 1995-10-19 2000-10-03 日本電気株式会社 半導体装置の製造方法
US5889331A (en) * 1996-12-31 1999-03-30 Intel Corporation Silicide for achieving low sheet resistance on poly-Si and low Si consumption in source/drain
US6683362B1 (en) 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US20030235936A1 (en) * 1999-12-16 2003-12-25 Snyder John P. Schottky barrier CMOS device and method
JP3833903B2 (ja) * 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
EP1417718A1 (de) * 2001-08-10 2004-05-12 Spinnaker Semiconductor, Inc. Transistor mit gate-isolationsschicht hoher dielektrizitätskonstante und mit source und drain, welche einen schottky-kontakt mit dem substrat bilden
US20060079059A1 (en) * 2001-08-10 2006-04-13 Snyder John P Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) * 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
WO2005029583A2 (en) * 2003-09-19 2005-03-31 Spinnaker Semiconductor, Inc. Schottky barrier integrated circuit
JP2005209782A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 半導体装置
JP3910971B2 (ja) 2004-03-26 2007-04-25 株式会社東芝 電界効果トランジスタ
US20070001223A1 (en) * 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US7250666B2 (en) * 2005-11-15 2007-07-31 International Business Machines Corporation Schottky barrier diode and method of forming a Schottky barrier diode
US7709924B2 (en) * 2007-07-16 2010-05-04 International Business Machines Corporation Semiconductor diode structures
FR2930073B1 (fr) * 2008-04-11 2010-09-03 Centre Nat Rech Scient Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif.
JP5328775B2 (ja) * 2008-04-21 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US9601630B2 (en) 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3804681A (en) * 1967-04-18 1974-04-16 Ibm Method for making a schottky-barrier field effect transistor
US3590471A (en) * 1969-02-04 1971-07-06 Bell Telephone Labor Inc Fabrication of insulated gate field-effect transistors involving ion implantation
US3708360A (en) * 1970-06-09 1973-01-02 Texas Instruments Inc Self-aligned gate field effect transistor with schottky barrier drain and source
US3742317A (en) * 1970-09-02 1973-06-26 Instr Inc Schottky barrier diode
US3889359A (en) * 1973-12-10 1975-06-17 Bell Telephone Labor Inc Ohmic contacts to silicon
US3964084A (en) * 1974-06-12 1976-06-15 Bell Telephone Laboratories, Incorporated Schottky barrier diode contacts
JPS51120674A (en) * 1975-04-16 1976-10-22 Hitachi Ltd Semiconductor device
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4114256A (en) * 1977-06-24 1978-09-19 Bell Telephone Laboratories, Incorporated Reliable metal-to-junction contacts in large-scale-integrated devices
JPS5515263A (en) * 1978-07-19 1980-02-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Mos type semiconductor device
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
FR2481005A1 (fr) * 1980-04-17 1981-10-23 Western Electric Co Procede de fabrication de transistors a effet de champ a canal court
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features

Also Published As

Publication number Publication date
US4485550A (en) 1984-12-04
GB8319569D0 (en) 1983-08-24
FR2530867B1 (fr) 1988-12-09
CA1215476A (en) 1986-12-16
GB2124428A (en) 1984-02-15
JPS5932172A (ja) 1984-02-21
GB2124428B (en) 1986-03-05
DE3326534A1 (de) 1984-01-26
FR2530867A1 (fr) 1984-01-27

Similar Documents

Publication Publication Date Title
DE3326534C2 (de)
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
EP1794803B1 (de) Verfahren zur Herstellung eines lateralen DMOS-Transistors
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE4234528A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE19840402C2 (de) Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
DE3115596C2 (de)

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8339 Ceased/non-payment of the annual fee