DE10012112C2 - Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors - Google Patents

Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors

Info

Publication number
DE10012112C2
DE10012112C2 DE10012112A DE10012112A DE10012112C2 DE 10012112 C2 DE10012112 C2 DE 10012112C2 DE 10012112 A DE10012112 A DE 10012112A DE 10012112 A DE10012112 A DE 10012112A DE 10012112 C2 DE10012112 C2 DE 10012112C2
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
layer
spacer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10012112A
Other languages
English (en)
Other versions
DE10012112A1 (de
Inventor
Franz Hofmann
Wolfgang Roesner
Hannes Luyken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10012112A priority Critical patent/DE10012112C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to KR10-2002-7011976A priority patent/KR100500769B1/ko
Priority to US10/220,344 priority patent/US6977413B2/en
Priority to JP2001567048A priority patent/JP2003528448A/ja
Priority to EP01919175A priority patent/EP1266408A1/de
Priority to PCT/DE2001/000878 priority patent/WO2001069686A1/de
Priority to TW090105683A priority patent/TW498552B/zh
Publication of DE10012112A1 publication Critical patent/DE10012112A1/de
Application granted granted Critical
Publication of DE10012112C2 publication Critical patent/DE10012112C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Description

Die Erfindung betrifft einen Steg-Feldeffekttransistor und ein Verfahren zum Herstellen eines Steg-Feldeffekttransi­ stors.
Ein solcher Steg-Feldeffekttransistor und ein Verfahren zum Herstellen eines solchen Steg-Feldeffekttransistors sind aus [1] bekannt.
Der Steg-Feldeffekttransistor 200 aus [1] weist ein Silizium­ substrat 201, und darauf eine Oxidschicht aus Siliziumoxid SiO2 202 auf (siehe Fig. 2).
Auf einem Teil der Oxidschicht 202 ist ein Steg 203 aus Sili­ zium vorgesehen. Über einem Teil des Stegs 203 und entlang der gesamten Höhe des Teils des Stegs ist ein Gate 204 des sich ergebenden Steg-Feldeffekttransistors 200 angeordnet.
Bei dem aus [1] bekannten Steg-Feldeffekttransistor 200 kann der Kanalbereich (nicht dargestellt) mit Hilfe des sich ent­ lang der Seitenwände 205 des Stegs 203 erstreckenden Gates 204 von Ladungsträgern invertiert werden. Der Steg 203 bildet einen Source-Bereich 206 und einen Drain-Bereich 207.
Bei dem aus [1] bekannten Steg-Feldtransistor 200 existiert jedoch keine selbstjustierte Spacer-Technologie für die LDD- Implantation oder HDD-Implantation, um den Steg 203, der auch als Mesa bezeichnet wird, in dem Source-Bereich 206 und in dem Drain-Bereich 207 mit Dotieratomen hoch zu dotieren.
Dies liegt insbesondere daran, dass sich Oxid-Spacer 208 le­ diglich entlang der Seitenwände 205 des Stegs 203 ausbilden.
Durch die vorhandenen Oxid-Spacer 208 wird jedoch das implan­ tieren der Mesa 203 über die Seitenwände 205 verhindert, und es wird zusätzlich zu dem Source-Bereich 206 und dem Drain- Bereich 207 der Kanalbereich mit Dotieratomen implantiert. Der Kanalbereich ist nicht durch einen Oxidspacer geschützt. Dies führt zu einer Unterdiffusion bei einer Implantation des Steg-Feldtransistors 200 mit Dotieratomen.
Weiterhin ist es oftmals wünschenswert, Source-Bereich 206 und den Drain-Bereich 207 des Stegs 203 frei zugänglich zu erhalten, um den Drain-Bereich 207 des Stegs 203 auf einfache Weise und exakt dotieren zu können.
Dies ist jedoch mit dem Steg-Feldeffekttransistor 200 gemäß dem [1] und dementsprechenden Herstellungsverfahren, das in [1] beschrieben ist, nicht möglich.
Unter einem Steg-Feldeffekttransistor ist im Rahmen der Er­ findung allgemein ein Feldeffekttransistor zu verstehen, de­ ren Source und Drain sich vertikal, auch freiliegend, oder über einer Isolatorschicht, beispielsweise einer Oxidschicht, erstreckt und ein Gate aufweist, das sich teilweise über dem sich vertikal erstreckenden Gebiet, insbesondere über dem Ka­ nalbereich des Feldeffekttransistors, und entlang der Seiten­ wände der sich ergebenden vertikalen Struktur erstreckt. Der Kanalbereich erstreckt sich entlang der vertikalen Struktur von Source zu Drain.
Somit liegt der Erfindung das Problem zugrunde, einen Steg- Feldeffekttransistor anzugeben, bei dem eine Unterdiffusion im Kanalbereich unterhalb des Gates im Rahmen einer Implan­ tierung des Gates mit Dotieratomen vermieden wird.
Weiterhin liegt der Erfindung das Problem zugrunde, Verfahren zur Herstellung eines solchen Steg-Feldeffekttransistors an­ zugeben.
Die Probleme werden durch den Steg-Feldeffekttransistor sowie durch die Verfahren zum Herstellen des Steg-Feldeffekttran­ sistors mit den Merkmalen gemäß den unabhängigen Patentan­ sprüchen gelöst.
Ein Steg-Feldeffekttransistor weist ein Substrat, einen Steg über dem Substrat und ein Gate und einen Spacer über einem Teil des Stegs auf.
Bei einem Verfahren zum Herstellen eines Steg-Feldeffekttran­ sistors wird auf einem Substrat ein Steg gebildet. Über dem Substrat und über einen Teil des Stegs wird eine Gateschicht ausgebildet. Anschließend wird über der Gateschicht eine Iso­ lationsschicht gebildet. Unterhalb der Isolationsschicht wird die Gateschicht teilweise entfernt und in dem teilweise ent­ fernten Gebiet wird ein Spacer gebildet.
In einem weiteren Verfahren zum Herstellen eines Steg-Feld­ effekttransistors wird über einem Substrat ein Steg ausgebil­ det. Über dem Substrat, entlang und über einem Teil des Stegs wird eine Gateschicht gebildet. Über der Gateschicht wird ei­ ne Isolationsschicht gebildet. Über dem Bereich, der nicht von der Gateschicht bedeckt ist, wird eine wegzuätzende Schicht gebildet bis zu einer Höhe, die oberhalb des Stegs und unterhalb der Isolationsschicht liegt. Über einem Teil der wegzuätzenden Schicht wird ein Spacer gebildet und die wegzuätzende Schicht wird im wesentlichen bis auf den Teil entfernt, der direkt unterhalb des Spacers liegt.
Durch die Erfindung wird erstmals ein Steg-Feldeffekttran­ sistor mit einem gemäß einem selbstjustierten Prozess erzeug­ ten Spacer angegeben. Bei dem erfindungsgemäßen Steg-Feld­ effekttransistor ist der Spacer über einen Teil des Stegs ausgebildet, so dass eine Unterdiffusion bei einer Source-, Drain-Implantierung mit Dotieratomen vermieden wird.
Auch bleiben bei dem erfindungsgemäßen Steg-Feldeffekttran­ sistor der Source-Bereich und der Drain-Bereich des Stegs frei zugänglich, so dass eine exakte und einfache Dotierung des Source-Bereichs und des Drain-Bereichs des Stegs möglich wird.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Die im weiteren beschriebenen Ausgestaltungen beziehen sich sowohl auf den Steg-Feldeffekttransistor als auch auf die Verfahren zum Herstellen des Steg-Feldeffekttransistors.
Das Gate und/oder der Spacer kann/können sich im wesentlichen entlang der gesamten Höhe des Teils des Stegs erstrecken.
Das Substrat kann Silizium aufweisen, und es kann alternativ auch auf dem Substrat eine weitere Schicht, beispielsweise aus Siliziumoxid vorgesehen sein, allgemein aus einem Oxid, auf dem der Steg sowie das Gate angeordnet sind.
Der Steg kann Silizium aufweisen.
Gemäß einer Ausgestaltung der Erfindung weist das Gate Poly­ silizium auf. Ferner kann das Gate auch durch einen Stapel von Polysilizium und Wolframsilizid gebildet werden.
Der Spacer kann Siliziumoxid und/oder Siliziumnitrid aufwei­ sen.
Gemäß einer weiteren Ausgestaltung der Erfindung weist der Spacer einen ersten Spacerteil mit Siliziumoxid und einen zweiten Spacerteil mit Siliziumnitrid auf. Der zweite Spacer­ teil ist über dem ersten Spacerteil angeordnet.
Gemäß einer weiteren Ausgestaltung der Erfindung ist zwischen dem Substrat und dem Steg und dem Gate eine Ätzstoppschicht vorgesehen. Die Ätzstoppschicht weist vorzugsweise Silizium­ nitrid auf.
Durch diese Ausgestaltung wird eine weitere Vereinfachung des Herstellungsverfahrens des Steg-Feldeffekttransistors er­ reicht, da keine aktive Überwachung beim Ätzen der das Gate bildenden Polysiliziumschicht an der Grenze zu dem Substrat oder dem Oxid erforderlich ist. Der Ätzprozess wird gemäß dieser Ausgestaltung automatisch an der Ätzstoppschicht ge­ stoppt.
Weiterhin kann die Höhe des Spacers bezüglich des Substrats im wesentlichen gleich der Höhe des Gates sein.
Durch diese Ausgestaltung wird eine Unterdiffusion bei der Implantierung des Source-Bereichs und des Drain-Bereichs des Steg-Feldeffekttransistors praktisch vollständig vermieden.
Zumindest ein Teil der Elemente des Steg-Feldeffekttransi­ stors kann mittels Abscheiden gebildet werden.
Somit kann gemäß dieser Weiterbildung übliche Halbleiter- Prozesstechnik eingesetzt werden, wodurch eine einfache und kostengünstige Realisierung der Herstellungsverfahren ermög­ licht ist.
Die zu entfernende Schicht kann mittels Ätzen entfernt wer­ den, beispielsweise mittels Trockenätzens oder Nassätzens.
Ausführungsbeispiele der Erfindung sind in den Figuren darge­ stellt und werden im weiteren näher erläutert.
Es zeigen
Fig. 1 einen Steg-Feldeffekttransistor gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 einen Steg-Feldeffekttransistor gemäß dem Stand der Technik;
Fig. 3 eine Draufsicht auf den Steg-Feldeffekttransistor aus Fig. 1 mit einer Schnittlinie A-A';
Fig. 4A bis 4E Schnittansichten des Steg-Feldeffekt­ transistors aus Fig. 1 entlang der Schnittlinie A-A' aus Fig. 3, in denen die einzelnen Verfahrensschrit­ te des Herstellungsverfahrens des Steg-Feldeffekt­ transistors aus Fig. 1 gemäß einem ersten Ausfüh­ rungsbeispiel der Erfindung dargestellt sind;
Fig. 5 einen Steg-Feldeffekttransistor gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 6 eine Draufsicht des Steg-Feldeffekttransistors aus Fig. 5 mit einer Schnittlinie B-B';
Fig. 7A bis 7E Schnittansichten des Steg-Feldeffekt­ transistors aus Fig. 5 entlang der Schnittlinie B-B' aus Fig. 6, in denen die einzelnen Verfahrensschrit­ te des Herstellungsverfahrens des Steg-Feldeffekt­ transistors aus Fig. 6 gemäß einem zweiten Ausfüh­ rungsbeispiel der Erfindung dargestellt sind;
Fig. 8 einen Steg-Feldeffekttransistor gemäß einem dritten Ausführungsbeispiel der Erfindung.
Fig. 1 zeigt einen Steg-Feldeffekttransistor 100 gemäß einem ersten Ausführungsbeispiel der Erfindung.
Der Steg-Feldeffekttransistor 100 weist ein Substrat 101 auf, auf dem eine Oxidschicht 102 aus Siliziumoxid SiO2 einer Schichtdicke von ungefähr 200 abgeschieden ist (vgl. Fig. 1).
Auf der Oxidschicht 102 ist ein Steg 103 aus Silizium ausge­ bildet. Zum Herstellen des Stegs 103 wird gemäß dem Ausfüh­ rungsbeispiel ein aus der SOI-Technik (SOI: Silicon on Isola­ tor) bekanntes Verfahren eingesetzt. Über einem Teilbereich des Stegs 103 und entlang des Teilbereichs in vertikaler Richtung entlang der Seitenwände 105 des Stegs 103 und in dem entsprechenden, linear fortgesetzten Bereich auf der Oxid­ schicht 102 sind eine ein Gate 104 bildende Polysilizium­ schicht 106 sowie Spacer 107, 108 aus Siliziumoxid angeord­ net.
Über dem Gate 104 und den Spacern 107, 108 ist eine Schutz­ schicht 111 aus Siliziumnitrid Si3N4 zum Schutz des Gates 104 aufgebracht. Somit bilden sich ein Source-Bereich 109 und ein Drain-Bereich 110 aus, die miteinander abhängig von der Steuerung mittels des Gates 104 über einen Kanalbereich (nicht dargestellt) leitend gekoppelt sein können.
Im weiteren werden für gleiche Elemente in unterschiedlichen Zeichnungen die gleichen Bezugszeichen verwendet.
Fig. 3 zeigt den Steg-Feldeffekttransistor 100 aus Fig. 1 in der Draufsicht.
In Fig. 3 ist eine Schnittlinie A-A' dargestellt, entlang der ein Schnitt durchgeführt wird, die die in Fig. 4A bis Fig. 4E dargestellten Schnittansichten des Steg-Feldeffekttransistors 100 aus Fig. 1 ergeben.
Anhand der Fig. 4A bis Fig. 4E werden im weiteren die einzelnen Verfahrensschritte zum Herstellen des Steg- Feldeffekttransistors 100 gemäß dem ersten Ausführungsbei­ spiel erläutert.
Ausgegangen wird von einem SOI-Wafer, d. h. anschaulich von einem Silizium-Substrat 101, in dem sich eine Siliziumoxid­ schicht 102 befindet (vgl. Fig. 4A).
In einem ersten Schritt erfolgt eine Einstellung der Einsatz­ spannung des Steg-Feldeffekttransistors 100 durch Implantati­ on von Dotieratomen, gemäß dem Ausführungsbeispiel mit Bor- Atomen. Bei einem vollständig verarmten Transistor kann diese Kanalimplantation im Rahmen des Verfahrens auch weggelassen werden.
In einem weiteren Schritt wird auf die gebildete Silizium­ schicht Photolack aufgetragen derart, dass durch den Photo­ lack angegeben wird, wo sich der Steg 103 ausbilden soll.
In einem weiteren Schritt wird das Silizium, das nicht mit Photolack bedeckt ist, mittels eines Nassätzverfahrens oder eines Trockenätzverfahrens geätzt.
Das Ätzverfahren wird gestoppt, sobald die Oberfläche der Si­ liziumoxidschicht 102 erreicht ist.
In einem weiteren Schritt wird der Photolack von dem sich nunmehr ergebenden Steg 103 entfernt.
In einem weiteren Schritt wird entlang der Seitenwände des Stegs 103 sowie über dem Steg 103 Gateoxid gebildet.
In einem weiteren Schritt wird über der Siliziumoxidschicht 102, entlang der Seitenwände des Stegs 103 sowie über dem Steg 103 eine Schicht Polysilizium mittels eines CVD- Verfahrens abgeschieden. Während des Abscheidens des Polysi­ liziums wird die sich ergebende Polysiliziumschicht mit Phos­ phor-Atomen oder Bor-Atomen dotiert.
In einem weiteren Schritt wird auf der Polysiliziumschicht, die bei dem Steg-Feldeffekttransistor 100 als Gate 104 dient, mittels eines CVD-Verfahrens eine Siliziumnitridschicht (Si3Ni4) als Schutzschicht 111 abgeschieden.
Anschließend wird Photolack auf der Siliziumnitridschicht 107 aufgetragen derart, dass durch den Photolack der Bereich in weiteren Ätzschritten nicht geätzt wird, der später als Gate 104 bzw. Spacer 105, 106 verwendet werden soll.
In einem anschließenden Schritt wird die Siliziumnitrid­ schicht 111, die nicht mit Photolack bedeckt ist, mittels ei­ nes Nassätzverfahrens oder eines Trockenätzverfahrens geätzt.
Weiterhin wird die Polysiliziumschicht 106, die nicht durch den Photolack geschützt ist, mittels eines Trockenätzverfah­ rens oder eines Nassätzverfahrens weggeätzt.
Das Ätzverfahren wird an der Oberfläche der Siliziumoxid­ schicht 102 beendet, so dass Oxid nicht geätzt wird.
Anschließend wird der Photolack von der Siliziumnitridschicht 111 entfernt (vgl. Fig. 4B).
In einem weiteren Schritt (vgl. Fig. 4C) wird mittels Nassät­ zens oder Trockenätzens die Polysiliziumschicht 160 unterhalb der Siliziumnitridschicht 111 teilweise weggeätzt. Es ent­ steht somit anschaulich eine T-förmige Struktur 400.
In einem weiteren Schritt (vgl. Fig. 4D) wird eine Siliziu­ moxidschicht der Dicke von ungefähr 500 nm mittels eines CVD- Verfahrens abgeschieden.
Anschließend wird die Siliziumoxidschicht mittels eines che­ misch-mechanischen Polierverfahrens wieder entfernt so lange, bis die Siliziumnitridschicht 111 erreicht ist. Ist die Sili­ ziumnitridschicht 111 erreicht, wird das CMP-Verfahren ge­ stoppt.
Anschließend wird mittels eines Trockenätzverfahrens Siliziu­ moxid bis zu der Oberfläche der Siliziumoxidschicht 102 ge­ ätzt. Das Trockenätzen ist selektiv zu Siliziumnitrid.
Somit bilden sich unterhalb der Siliziumnitridschicht, aber oberhalb des Stegs 103 und an den Seitenwänden des Stegs und auf der Siliziumoxidschicht 102 die in Fig. 1 dargestellten gewünschten Spacer 105, 106 des Steg-Feldeffekttransistors 100 aus (vgl. Fig. 4D).
In einem weiteren Schritt (vgl. Fig. 4E) wird Streuoxid abge­ schieden und der Source-Bereich und der Drain-Bereich des Stegs 104 werden über die Seitenwände des Stegs 103, die nun­ mehr freiliegen, n+-implantiert.
Auch eine Implantation von Atomen in den Kanalbereich ist nunmehr nicht möglich, da das gesamte Gate 104 durch die Spacer 105, 106 vollständig geschützt ist.
In abschließenden Standard-Halbleiter-Prozessschritten können für den Steg-Feldeffekttransistor 100 Kontakte für Gate, Source, Drain, geätzt werden, und es ist eine Silizidierung des Steg-Feldeffekttransistors 100 möglich.
Fig. 5 zeigt einen Steg-Feldeffekttransistor 500 gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Bei dem Steg-Feldeffekttransistor 500 ist zu dessen Herstel­ lung, wie im weiteren erläutert wird, kein Unterätzen der Po­ lysiliziumschicht 106 mehr erforderlich.
Somit ist der Steg-Feldeffekttransistor 500 gemäß dem zweiten Ausführungsbeispiel insbesondere für Halbleiter-Standardpro­ zesse geeignet.
Der Steg-Feldeffekttransistor 500 gemäß dem zweiten Ausfüh­ rungsbeispiel unterscheidet sich von dem Steg-Feldeffekttran­ sistor 100 gemäß dem ersten Ausführungsbeispiel im wesentli­ chen dadurch, dass die Siliziumnitridschicht 107 im wesentli­ chen nur über der Polysiliziumschicht des Gate 104 liegt und dass über den Spacern 107, 108 zwei Siliziumnitrid-Spacer 501, 502 angeordnet sind.
Fig. 6 zeigt den Steg-Feldeffekttransistor 500 aus Fig. 5 der Draufsicht mit der Schnittlinie B-B', entlang der die Schnit­ tansichten der Fig. 7A bis Fig. 7E des Steg-Feldeffekttran­ sistors 500 sich ergeben.
Fig. 7A zeigt den Steg-Feldeffekttransistor 500 gemäß dem zweiten Ausführungsbeispiel in der Schnittansicht entlang der Schnittlinie B-B' aus Fig. 6 mit dem Substrat 101 der Siliziu­ moxidschicht 102 und dem Steg 103 sowie einer Siliziumnitrid­ schicht 701 auf dem Steg 103.
Optional kann in einem weiteren Schritt eine Ladungsträgerim­ plantation zum Einstellen der Einsatzspannung des Steg-Feld­ effekttransistors 500 durchgeführt werden.
In einem weiteren Schritt wird Gateoxid über dem Steg und der Siliziumnitridschicht 701 gebildet.
In einem weiteren Schritt (vgl. Fig. 7B) wird eine Polysilizi­ umschicht mittels eines geeigneten CVD-Verfahrens abgeschie­ den, wobei während des Abscheidens die Polysiliziumschicht 106 mit Phosphor-Atomen oder Bor-Atomen dotiert wird. Die Po­ lysiliziumschicht 106 weist eine Dicke von ungefähr 400 nm auf.
In diesem Zusammenhang ist anzumerken, dass die Dicke der Po­ lysiliziumschicht 106 kein kritisches Kriterium im Rahmen der Herstellungsverfahrens darstellt.
Nachdem mittels eines chemisch-mechanischen Polierverfahrens das Polysilizium soweit entfernt worden ist, dass sich die Höhe einer Struktur, die schließlich das Gate 104 des Steg- Feldeffekttransistors 100 bildet, ergibt, wird eine Silizium­ nitridschicht 111 als Schutzschicht auf der Polysiliziumschicht 106 mittels eines CVD-Verfahrens abgeschieden (vgl. Fig. 7B).
Anschließend wird auf den Bereich, der für das Gate 104 des Steg-Feldeffekttransistors 500 vorgesehen ist, Photolack auf­ getragen und der nicht mit dem Photolack bedeckte Teil der Siliziumnitridschicht 702 wird mittels eines Trockenätzver­ fahrens oder eines Nassätzverfahrens weggeätzt.
Auch die Bereiche der Polysiliziumschicht 106, die nicht durch den Photolack geschützt sind, werden mittels eines Trockenätzverfahrens oder eines Nassätzverfahrens weggeätzt. Diese Ätzung ist selektiv zu Siliziumnitrid.
Das Ätzverfahren wird an der Oberfläche der Siliziumnitrid­ schicht 701 gestoppt.
Anschließend wird der Photolack von der Siliziumnitridschicht 111 wieder entfernt (vgl. Fig. 7B).
In einem weiteren Schritt wird eine Siliziumoxidschicht 702 der Dicke von ungefähr 500 nm mittels eines geeigneten CVD- Verfahrens über dem Steg 103, auf der Siliziumnitridschicht 701 des Stegs 103 sowie über den restlichen, bis dahin frei­ gelegten Oberflächenbereichen des Steg-Feldeffekttransistors 500 abgeschieden.
Mittels eines chemisch-mechanischen Polierverfahrens wird das Siliziumoxid entfernt, wobei das CMP-Verfahren gestoppt wird an der Obergrenze der Siliziumnitridschicht 111, die auf der Polysiliziumschicht 106 angeordnet ist.
Anschließend wird die Siliziumoxidschicht 702 anisotrop ge­ ätzt bis zur Unterkante der sich auf der Polysiliziumschicht 106 befindenden Siliziumnitridschicht 111 (vgl. Fig. 7C).
Anschließend wird eine Siliziumnitridschicht gemäß dem Aus­ führungsbeispiel der Dicke 50 nm, wobei anzumerken ist, dass die Dicke der Siliziumnitridschicht sehr variabel vorgebbar ist, mittels eines geeigneten CVD-Verfahrens abgeschieden.
In einem weiteren Schritt werden die Siliziumnitrid-Spacer 501, 502 (vgl. Fig. 7C) mittels eines Trockenätzverfahrens ge­ ätzt.
In einem letzten Schritt wird die Siliziumoxidschicht 702 auf der Siliziumnitridschicht 701 mittels eines Trockenätzverfah­ rens weggeätzt, wodurch Siliziumoxid-Spacer 107, 108 gebildet werden (vgl. Fig. 7D).
In einem weiteren Schritt (vgl. Fig. 7E) wird Streuoxid abge­ schieden und der Source-Bereich und der Drain-Bereich des Stegs 104 werden über die Seitenwände des Stegs 103, die nun­ mehr freiliegen, n+-implantiert.
Ergebnis ist der Steg-Feldeffekttransistor 500, bei dem wie­ derum in weiteren Verfahrensschritten die Kontakte zu Source, Gate, Drain geätzt werden können oder der einem üblichen Halbleiter-Standardprozess zur Weiterbehandlung unterzogen werden kann. Auch die Silizidierung des Steg-Feldeffekt­ transistors 500 gemäß dem zweiten Ausführungsbeispiel ist möglich.
Fig. 8 zeigt einen Steg-Feldeffekttransistor 800 gemäß einem dritten Ausführungsbeispiel.
Der Steg-Feldeffekttransistor 800 gemäß dem dritten Ausfüh­ rungsbeispiel entspricht im wesentlichen dem Steg-Feldeffekt­ transistor 100 gemäß dem ersten Ausführungsbeispiel mit dem Unterschied, dass auf der Siliziumoxidschicht 102 eine Sili­ ziumnitridschicht 801 als Ätzstoppschicht vorgesehen ist. Weiter ist auf der Siliziumnitridschicht 801 eine weitere Si­ liziumoxidschicht 802 vorgesehen.
Durch die Ätzstoppschicht 801 ist keine "Ätzung auf Zeit" des letzten Ätzverfahrensschrittes jeweils bis zu der Oberfläche der Siliziumoxidschicht 102 erforderlich, da jeder Ätzprozess automatisch an der Ätzstoppschicht 801 gestoppt wird.
Alternativ kann für eine Ätzstoppschicht 801, wie sie auch die Siliziumnitridschicht 702 gemäß dem zweiten Ausführungs­ beispiel über der Siliziumoxidschicht 102 darstellt, Polysi­ lizium verwendet werden.
Der Herstellungsprozess für den Steg-Feldeffekttransistor 800 gemäß dem dritten Ausführungsbeispiel entspricht ebenfalls im wesentlichen Herstellungsprozess für den Steg-Feldeffekt­ transistor 100 gemäß dem ersten Ausführungsbeispiel, wobei allerdings die weitere Siliziumoxidschicht 802 auf der Sili­ ziumnitridschicht 801 abgeschieden wird mittels eines CVD- Verfahrens. Nach entsprechender Präparierung der Polysilizi­ umschicht mit Photolack wird die weitere Siliziumoxidschicht 802 anisotrop geätzt mittels eines Trockenätzverfahrens oder eines Nassätzverfahrens. Das Ätzen wird auf der Siliziumni­ tridschicht 801 beendet.
Es ist darauf hinzuweisen, dass gemäß einem anderen Ausfüh­ rungsbeispiel vorgesehen ist, den Steg-Feldeffekttransistor 500 gemäß dem zweiten Ausführungsbeispiel ohne die Ätzstopp­ schicht 701 vorzusehen, in welchem Fall die jeweiligen Ätz­ verfahren "manuell" an der Oberfläche der Siliziumoxidschicht 102 gestoppt werden müssen.
Weiterhin ist anzumerken, dass anstelle der CVD-Verfahren auch Sputter-Verfahren oder Aufdampfverfahren eingesetzt wer­ den können, jeweils auch in Kombination miteinander.
In diesem Dokument ist folgende Veröffentlichung zitiert:
[1] D. Hisamoto et al. A Fully Depleted Lean-Channel Transi­ stor (DELTA) - A novel vertical ultrathin SOI MOSFET, IEEE Electron Device Letters, Volume 11, No. 1, S. 36- 38, 1990

Claims (21)

1. Steg-Feldeffekttransistor, mit
einem Substrat,
einem Steg über dem Substrat, und
einem Gate und einem Spacer über einem Teil des Stegs.
2. Steg-Feldeffekttransistor nach Anspruch 1, bei dem sich das Gate und/oder der Spacer im wesentlichen entlang der gesamten Höhe des Teils des Stegs erstreckt.
3. Steg-Feldeffekttransistor nach Anspruch 1 oder 2, bei dem das Substrat Siliziumoxid aufweist.
4. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem der Steg Silizium aufweist.
5. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 4, bei dem das Gate Polysilizium aufweist.
6. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 5, bei dem der Spacer Siliziumoxid und/oder Siliziumnitrid auf­ weist.
7. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 5,
bei dem der Spacer einen ersten Spacerteil mit Siliziu­ moxid und einen zweiten Spacerteil mit Siliziumnitrid auf­ weist,
wobei der zweite Spacerteil über dem ersten Spacerteil an­ geordnet ist.
8. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 7, bei dem zwischen dem Substrat und dem Steg und dem Gate eine Ätzstoppschicht vorgesehen ist.
9. Steg-Feldeffekttransistor nach Anspruch 8, bei dem die Ätzstoppschicht Siliziumnitrid aufweist.
10. Steg-Feldeffekttransistor nach einem der Ansprüche 1 bis 9, bei dem die Höhe des Spacers bezüglich des Substrats im we­ sentlichen gleich ist der Höhe des Gates.
11. Verfahren zum Herstellen eines Steg- Feldeffekttransistors,
bei dem auf einem Substrat ein Steg gebildet wird,
bei dem über dem Substrat entlang und über einen Teil des Stegs eine Gateschicht gebildet wird,
bei dem über der Gateschicht eine Isolationsschicht gebil­ det wird,
bei dem unterhalb der Isolationsschicht die Gateschicht teilweise entfernt wird, und
bei dem unterhalb der Isolationsschicht ein Spacer gebil­ det wird.
12. Verfahren zum Herstellen eines Steg- Feldeffekttransistors,
bei dem auf einem Substrat ein Steg gebildet wird,
bei dem über dem Substrat entlang und über einen Teil des Stegs eine Gateschicht gebildet wird,
bei dem über der Gateschicht eine Isolationsschicht gebil­ det wird,
bei dem über dem Bereich, der nicht von der Gateschicht bedeckt ist, eine zu entfernende Schicht gebildet wird bis zu einer Höhe, die oberhalb des Stegs und unterhalb der Isolationsschicht liegt,
bei dem über einem Teil der zu entfernenden Schicht ein Spacer gebildet wird,
bei dem die zu entfernende Schicht im wesentlichen bis auf den Teil entfernt wird, der direkt unterhalb des Spacers liegt.
13. Verfahren nach Anspruch 11 oder 12, bei dem zumindest ein Teil der Elemente des Steg- Feldeffekttransistors mittels Abscheiden gebildet werden.
14. Verfahren nach einem der Ansprüche 11 bis 13, bei dem für das Substrat Siliziumoxid verwendet wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, bei dem für den Steg Silizium verwendet wird.
16. Verfahren nach einem der Ansprüche 11 bis 15, bei dem für das Gate Polysilizium verwendet wird.
17. Verfahren nach einem der Ansprüche 11 bis 16, bei dem für den Spacer Siliziumoxid und/oder Siliziumnitrid verwendet wird/werden.
18. Verfahren nach einem der Ansprüche 11 bis 17, bei dem der Spacer auf folgende Weise gebildet wird:
es wird ein erster Spacerteil mit Siliziumoxid gebildet,
es wird über dem ersten Spacerteil ein zweiter Spacerteil mit Siliziumnitrid gebildet.
19. Verfahren nach einem der Ansprüche 11 bis 18, bei dem zwischen dem Substrat und dem Steg und dem Gate eine Ätzstoppschicht gebildet wird.
20. Verfahren nach Anspruch 19, bei dem für die Ätzstoppschicht Siliziumnitrid verwendet wird.
21. Verfahren nach einem der Ansprüche 11 bis 20, bei dem der Spacer derart gebildet wird, dass dessen Höhe be­ züglich des Substrats im wesentlichen gleich ist der Höhe des Gates.
DE10012112A 2000-03-13 2000-03-13 Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors Expired - Lifetime DE10012112C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10012112A DE10012112C2 (de) 2000-03-13 2000-03-13 Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
US10/220,344 US6977413B2 (en) 2000-03-13 2001-03-08 Bar-type field effect transistor and method for the production thereof
JP2001567048A JP2003528448A (ja) 2000-03-13 2001-03-08 フィン電界効果トランジスタおよびフィン電界効果トランジスタを作製する方法
EP01919175A EP1266408A1 (de) 2000-03-13 2001-03-08 Steg-feldeffekttransistor und verfahren zum herstellen eines steg-feldeffekttransistors
KR10-2002-7011976A KR100500769B1 (ko) 2000-03-13 2001-03-08 바아-타입 전계 효과 트랜지스터 및 그 제조 방법
PCT/DE2001/000878 WO2001069686A1 (de) 2000-03-13 2001-03-08 Steg-feldeffekttransistor und verfahren zum herstellen eines steg-feldeffekttransistors
TW090105683A TW498552B (en) 2000-03-13 2001-03-12 Cell-field-effect transistor and method to produce a cell-field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10012112A DE10012112C2 (de) 2000-03-13 2000-03-13 Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors

Publications (2)

Publication Number Publication Date
DE10012112A1 DE10012112A1 (de) 2001-09-27
DE10012112C2 true DE10012112C2 (de) 2002-01-10

Family

ID=7634502

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10012112A Expired - Lifetime DE10012112C2 (de) 2000-03-13 2000-03-13 Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors

Country Status (7)

Country Link
US (1) US6977413B2 (de)
EP (1) EP1266408A1 (de)
JP (1) JP2003528448A (de)
KR (1) KR100500769B1 (de)
DE (1) DE10012112C2 (de)
TW (1) TW498552B (de)
WO (1) WO2001069686A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130766B4 (de) * 2001-06-26 2005-08-11 Infineon Technologies Ag Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US8222680B2 (en) * 2002-10-22 2012-07-17 Advanced Micro Devices, Inc. Double and triple gate MOSFET devices and methods for making same
KR100474850B1 (ko) * 2002-11-15 2005-03-11 삼성전자주식회사 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법
CN1320641C (zh) * 2002-12-19 2007-06-06 国际商业机器公司 形成隔离层的方法和鳍片场效应晶体管
US20060154423A1 (en) * 2002-12-19 2006-07-13 Fried David M Methods of forming structure and spacer and related finfet
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US6951783B2 (en) * 2003-10-28 2005-10-04 Freescale Semiconductor, Inc. Confined spacers for double gate transistor semiconductor fabrication process
KR100725951B1 (ko) 2005-08-23 2007-06-11 경북대학교 산학협력단 웰 구조를 갖는 ｃｍ ｏｓ소자
JP4267659B2 (ja) * 2006-12-05 2009-05-27 東京エレクトロン株式会社 フィン型電界効果トランジスタの製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9040399B2 (en) 2011-10-27 2015-05-26 International Business Machines Corporation Threshold voltage adjustment for thin body MOSFETs
US10181527B2 (en) * 2015-10-16 2019-01-15 Samsung Electronics Co., Ltd. FinFet having dual vertical spacer and method of manufacturing the same
JP6931539B2 (ja) * 2017-02-27 2021-09-08 川崎重工業株式会社 通信システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
US5115289A (en) * 1988-11-21 1992-05-19 Hitachi, Ltd. Semiconductor device and semiconductor memory device
JP2768719B2 (ja) 1988-11-21 1998-06-25 株式会社日立製作所 半導体装置及び半導体記憶装置
EP0623963A1 (de) 1993-05-06 1994-11-09 Siemens Aktiengesellschaft MOSFET auf SOI-Substrat
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
KR100205442B1 (ko) * 1995-12-26 1999-07-01 구본준 박막트랜지스터 및 그의 제조방법
US6642574B2 (en) * 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
US6448615B1 (en) * 1998-02-26 2002-09-10 Micron Technology, Inc. Methods, structures, and circuits for transistors with gate-to-body capacitive coupling
DE19924571C2 (de) * 1999-05-28 2001-03-15 Siemens Ag Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US20020102813A1 (en) * 2001-01-31 2002-08-01 Der-Yuan Wu Method for manufacturing semiconductor device on silicon-on-insulator substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HISAMOTO, D. et al: A Fully Depleted Lean-Channel Transistor (DELTA) - A novel vertical ultrathin SOI MOSFET, IEEE Electron Device Letters, Volume 11, No. 1, S. 36-38, 1990 *

Also Published As

Publication number Publication date
KR100500769B1 (ko) 2005-07-11
US6977413B2 (en) 2005-12-20
US20040016966A1 (en) 2004-01-29
KR20020092380A (ko) 2002-12-11
WO2001069686A1 (de) 2001-09-20
EP1266408A1 (de) 2002-12-18
JP2003528448A (ja) 2003-09-24
DE10012112A1 (de) 2001-09-27
TW498552B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE112004000745B4 (de) Aufbau und Verfahren zum Bilden eines Feldeffekttransistors mit gekerbtem Gate
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE10052208C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2007048393A2 (de) Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
WO2003049192A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10353772B4 (de) Verfahren zur Herstellung von Transistorstrukturen mit LDD
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R071 Expiry of right