TW498552B - Cell-field-effect transistor and method to produce a cell-field-effect transistor - Google Patents

Description

498552 五、發明説明（1 ) 本發明涉及一種雙晶-場效電晶體及其製造方法。 此種雙晶-場效電晶體及其製造方法在[1 ]中已爲人 所知。 [1]中之雙晶-場效電晶體具有矽-基板201，其上是一 種由氧化矽s i Ο 2 2 0 2構成之氧化物層（第2圖）。 在氧化物層2 0 2之一部份上設置一種由矽構成之雙 晶2 0 3。在雙晶2 0 3之一部份上方且沿著雙晶之此部 份之整個高度配置這樣所產生之雙晶-場效電晶體200 之鬧極2 0 4。 在[1]中已爲人所知之雙晶-場效電晶體200中，通道 區（未顯示）可藉助於此種延著雙晶203之側壁20 5而 延伸之閘極204而被電荷載體所反相（inversion)。此 雙晶2 0 3形成源極區2 0 6及汲極區2 0 7。 但在[1 ]中已爲人所知之雙晶-場效電晶體2 0 0中，就 LDD植入或HDD植入而言不存在一種自我對準之間隔 層技術，此種植入是用來在源極區2 0 6及汲極區2 0 7中 以摻雜原子來對該雙晶2 03 (亦稱爲平台）進行較高濃度 之摻雜。 這特別是由於：氧化物-間隔層2 0 8只沿著雙晶2 0 3 之側壁2 0 5而形成。 但由於已存在之氧化物-間隔層，則側壁2 0 5上不會 植入該平台203,且除了源極區206和汲極區207之外 該通道區亦以摻雜原子植入。此通道區不會受到氧化 物間隔層所保護。這樣在以摻雜原子對該雙晶-場效電 498552 五、發明説明（2 ) 體進行植入時會造成一種欠（U n d e 〇擴散現象。 此外，可自由接近地保持著此雙晶2 0 3之源極區2 0 6 及汲極區207通常是吾人所期望的，以便可簡易且準確 地對此雙晶2 0 3之汲極區2 0 7進行摻雜。 但這以[1 ]中所描述之方法及雙晶-場效電晶體2 0 0 是無法達成的。 本發明之雙晶-場效電晶體通常其源極及汲極是垂直 而裸露地延伸或在隔離層（例如，氧化物層）上方延伸，且 此種場效電晶體之閘極之一部份是在垂直延伸之區域 上方延伸，特別是在此場效電晶體之通道區上方延伸且 沿著所形成之垂直結構之側壁而延伸。通道區沿著該 垂直結構由源極延伸至汲極。 本發明之目的因此是提供一種雙晶-場效電晶體，其 中在閘極以摻雜原子植入時可防止閘極下方之通道區 中之欠（under)擴散現象。 此外，本發明亦提供此種雙晶-場效電晶體之製造方 法。 此目的以具有申請專利範圍獨立項之特徵之此種雙 晶-場效電晶體及其製造方法來達成。 雙晶-場效電晶體具有：一個基板，一個位於基板上之 雙晶，一個閘極及一個位於雙晶之一部份上方之間隔層 (spacer) ° 在製造此雙晶-場效電晶體時，在基板上形成一個雙 晶。在基板上及雙晶之一部上形成一個閘極層。然後 -4- 498552 五、發明説明（3 ) 在閘極層上形成一個隔離層。在隔離層下方使閘極層 之一部份被去除且在此種已部份去除之區域中形成一 種間隔層。 在另一種方法中，在基板上方形成一個雙晶。在基板 上方沿著雙晶且在雙晶之一部份上方形成一種閘極 層。在閘極層上方形成一種隔離層。在此區域（其未由 閘極層所覆蓋）上方形成一種即將去除之層直至一種高 度（其位於雙晶上方且位於隔離層下方）爲止。在即將 去除之此層之一部份上方形成一種間隔層且去除此種 即將去除之層（除了直接位於此間隔層下方之此部份以 外）。 藉由本發明，則首先形成一種雙晶-場效電晶體，其具 有一種依據自我對準過程而產生之間隔層。在本發明 之雙晶-場效電晶體中，此間隔層形成在雙晶之一部份 上方，使得在源極及汲極以摻雜原子植入時不會發生一 種欠擴散現象。 在本發明之雙晶-場效電晶體中，此雙晶之源極區及 汲極區亦保持可自由接近之狀態，因此可準確且簡易地 對此雙晶之源極區及汲極區進行摻雜。 本發明較佳之其它形成敘述在申請專利範圍各附屬 項中。 文中所述之其它形式涉及雙晶-場效電晶體及其製造 方法。 閘極及/或間隔層可沿著此雙晶之一部份之整個高度 498552 五、發明説明（4 ) 而延伸。 此基板可具有矽，另一方式是在基板上亦可設置另一 層（其例如由氧化砂所構成），此層通常由氧化物構成，其 上配置該雙晶及閘極。 雙晶可具有矽。 依據本發明之形式，此閘極具有多晶矽。此外，此閘 極可由多晶矽及矽化鎢之堆疊所構成。 間隔層可含有氧化矽及/或氮化矽。 依據本發明之其它形式，此間隔層具有第一部份（其 含有氧化矽）及第二部份（其含有氮化矽）。間隔層第二 部份配置在第一部份上方。 依據本發明之其它形式，在基板和雙晶，閫極之間設 置一種蝕刻停止層，其較佳是具有氮化矽。 藉由此種形式，則可使雙晶-場效電晶體之製法更簡 單，這是因爲在至基板或至氧化物之邊界上對形成閘極 所用之多晶矽層進行蝕刻時不需主動地監視。此種蝕 刻過程自動地在蝕刻停止層上停止。 此外，間隔層相對於基板之高度等於閘極之高度。 藉由此種方式，則在雙晶-場效電晶體之源極區及汲 極區進行植入時實際上可完全防止一種欠擴散現象。 雙晶-場效電晶體之各元件之至少一部份可藉由沈積 來形成。 依據此種形式，可使用一般之半導體製程技術，這樣 可使製程簡化且成本較低。 -6- 498552 五、發明説明（5 ) 即將去除之層可藉由蝕刻而去除，例如，以乾式蝕刻 或濕式蝕刻來達成。 本發明之實施例顯示在各圖中。圖式簡單說明： 第1圖本發明第一實施例之雙晶-場效電晶體。 第2圖先前技藝之雙晶-場效電晶體。 第3圖第1圖中之雙晶-場效電晶體之俯視圖，其包 含一條切割線A - A ’。 第4A至4E圖沿著第3圖之切割線A-A，所看到之 第1圖之雙晶-場效電晶體之切面.圖，其中顯示本發明 第一實施例之雙晶-場效電晶體之製程之各步驟。 第5圖本發明第二實施例之雙晶-場效電晶體。 第6圖第5圖中之雙晶-場效電晶體之俯視圖，其包 含一條切割線B - B，。 第7A至7E圖沿著第6圖之切割線B-B’所看到之 第5圖之雙晶-場效電晶體之切面圖，其中顯示本發明 第二實施例之雙晶-場效電晶體之製程之各步驟。 第8圖本發明第三實施例之雙晶-場效電晶體。 第1圖是本發明第一實施例之雙晶-場效電晶體 100 ° 此雙晶-場效電晶體100具有基板101,其上沈積一種 由氧化矽Si〇2構成之氧化物層102(厚度是200nm)(第 1圖）。

在氧化物層102上形成一種由矽構成之雙晶1〇3。 爲了製成雙晶1 0 3，則本實施例中使用一種習知之S Ο I -7- 498552 五、發明説明（6 ) 技術（SOI:Silicon on Isolator)。在雙晶103之部份區 域上且在垂直方向中沿著雙晶1 〇 3之側壁1 〇 5之此部 份區域以及在氧化物層1 〇 2上相對應之線性延續區域 中配置：一種形成閘極104所用之多晶矽層106以及由 氧化砂所形成之間隔層1 〇 7，1 0 8。 在閘極104,間隔層107，108上方施加一種由氮化矽 Si3N4所構成之保護層1 1 1以保護閘極104。因此形成 源極區109及汲極區110,其可依據對閘極104之控制 情況經由通道區（未顯示）而導電性地相耦合。 不同之圖式中相同之元件使用相同之參考符號。 第3圖是第1圖之雙晶-場效電晶體100之俯視圖。 第3圖中顯示一條切割線A-A’，沿著A-A’而進行切 割，則顯示第4A至4E圖中所示之由第1圖所構成之雙 晶-場效電晶體1〇〇之切面圖。 依據第4A至4E圖，對第一實施例之雙晶-場效電晶 體1 〇〇之製程之各別步驟進行說明。 由SOI晶圓開始，即，由矽基板101開始說明，其中存 在一種氧化矽層102 (第4A圖）。 在第一步驟中藉由摻雜原子（本實施例中硼原子）之 植入來調整此雙晶電晶體1 〇〇之導通電壓。在已經完 全空乏（depletion)之電晶體中，本方法中之此種通道植 入可以省略. 在下一步驟中在已形成之矽層上塗佈一種光阻，藉由 此光阻可指出雙晶1 03應形成在何處。 498552 五、發明説明（7 ) 在下一步驟中對此種未被光阻所覆蓋之矽進行濕式 蝕刻或乾式蝕刻。 只要已到達氧化矽層1 02之表面，則停止此種蝕刻。 在下一步驟中由現在已形成之雙晶1 0 3中去除該光 阻。 在下一步驟中沿著雙晶103之側壁以及在雙晶103 上方形成閘極氧化物。 在下一步驟中，在氧化矽層上方沿著雙晶1 0 3之側壁 以及在雙晶103上方藉由CVD方法而沈積一層多晶 矽。在多晶矽沈積期間此種多晶矽層以磷原子或硼原 子來摻雜。 在下一步驟中在多晶矽層（其在雙晶-場效電晶體 100中用作閘極104)上藉由CVD方法而沈積一種氮化 矽層（Si3N4)以作爲保護層1 1 1。 然後在氮化矽層1〇7上塗佈一種光阻，藉此光阻使稍 後作爲閘極104或間隔層1 05,1 06用之此種區域在下 一餓刻步驟中不會被蝕刻。 在下一步驟中，藉由濕式鈾刻或乾式蝕刻來對此種未 被光阻所覆蓋之氮化矽層111進行蝕刻。 上外，末受到光阻所保護之多晶矽層1 06藉由乾式蝕 刻或濕式蝕刻而被去除° 此蝕刻步驟結束於氧化矽層1 〇 2之表面，使氧化物不 會被蝕刻。 然後由氮化矽層1 1 1中去除該光阻（第4B圖）。 -9- 498552 五、發明説明（8 ) 在下一步驟（第4 c圖）中，藉由濕式蝕刻或乾式蝕刻 使氮化砂層ill下方之多晶砂層1〇6之一*部ί分被去 除。因此形成Τ形之結構4 0 0。 在下一步驟（第4D圖）中藉由CVD方法來沈積一種 500nm厚之氧化砂層。 然後藉由化學-機械式拋光法又使氧化矽層被去除， 直至到達氮化矽層1 1 1爲止。若已到達此氮化矽層 1 1 1，則停止C Μ P方法。 然後藉由乾式蝕刻來對氧化矽進行蝕刻直至氧化矽 層1 02之表面爲止。此種乾式蝕刻對氮化矽是有選擇 性的。 因此在氮化矽層下方，但在雙晶103上方且在雙晶之 側壁上及該氧化矽層102上形成第1圖所示之雙晶-場 效電晶體1〇〇所期望之間隔層1 05,1 06(第4D圖）。 在下一步驟（第4Ε圖）中沈積一種雜散氧化物且經由 雙晶103之側壁（現在已裸露）來對此雙晶104之源極 區及汲極區進行η + -植入。 通道區中現在不可植入原子，這是因爲整個閘極1〇4 已完全由間隔層1 0 5，1 0 6所保護。 在隨後之半導體標準製程中，可對此雙晶-場效電晶 體100之閘極，源極，汲極用之各接觸區進行蝕刻，且可 使雙晶-場效電晶體100矽化。 第5圖是本發明第二實施例之雙晶-場效電晶體 5 00 〇 -10- 498552 五、發明説明（9 ) 在此種雙晶-場效電晶體5 0 0中，對此種製法而言此 多晶矽層1 06之欠（under)蝕刻過程已不需要，以下將再 詳述。 第二實施例之雙晶-場效電晶體5 〇 〇特別適用於半導 體標準製程中。 第二實施例之雙晶-場效電晶體5 〇 〇與第一實施例之 雙晶-場效電晶體1 〇 〇之不同處是：氮化砂層1 〇 7只位 於閘極1 〇 4之多晶矽層上方且在間隔層丨〇 7，丨〇 8上方 配置二個氮化矽-間隔層5 0 1，5 0 2。 第ό圖是第5圖之雙晶-場效電晶體5 〇 〇之俯視圖， 其具有一種切割線Β - Β ’；雙晶-場效電晶體5 0 0之第 7 Α至7 Ε圖所示之切面是沿著Β - Β ’線而看到者。 第7A圖是第二實施例中沿著第6圖之切割線b-B， 所看到之雙晶-場效電晶體5 0 0之切面圖，其包含：基板 101,氧化矽層102,雙晶103以及雙晶103上之氮化矽 70 1° 另一方式是，在下一步驟中進行一種電荷載體植入以 調整該雙晶-場效電晶體5 00之導通電壓。 在下一步驟中在雙晶及氮化矽層7 0 1上形成閘極氧 化物。 在下一步驟（第7B圖）中藉由適當之CVD方法而沈 積一種多晶矽層，其中在沈積多晶矽層106時以磷原子 或硼原子來進行摻雜。多晶矽層1〇6之厚度是 4 0 0 n m 〇 -11- 498552 五、發明説明（10 ) 就上述關係而言須指出：在此種製程中此多晶矽層 106之厚度並無嚴格之標準。 在藉由化學-機械式拋光法去除此多^矽以形成此結 構（其最後是形成此雙晶-場效電晶體1 0 0之閘極1 0 4) 之高度之後，藉由C V D方法在多晶矽層1 〇 6上沈積氮 化矽層η 1作爲保護層（第7B圖）。 然後在此種區域（其用作雙晶-場效電晶體5 0 0之閘 極104)上施加光阻且藉由乾式蝕刻或濕式蝕刻使氮化 矽層702之未由光阻所覆蓋之部份被蝕刻而去除。 多晶矽層1 0 6之未由光阻所保護之區域藉由乾式蝕 刻或濕式蝕刻而去除。此種蝕刻相對於氮化矽是有選 擇性的。 此種蝕刻停止於氮化矽層7 0 1之表面。 然後由氮化矽層1 1 1去除該光阻（第7 Β圖）。 在下一步驟中，藉由適當之CVD方法在雙晶103上 方，雙晶103之氮化矽層701上以及雙晶-場效電晶體 500之其餘之目前已裸露之表面區域上沈積500nm厚 之氧化矽層7 0 2。 藉由化學機械式拋光法來去除二氧化矽，此時此種 C P Μ方法停止於氮化矽層1 11 (其配置在多晶矽層1 〇 6 上）之上部邊界。 然後以異向性（anisotropic)方式對此氧化矽層702 進行蝕刻直至多晶矽層1 〇 6上之氮化矽層1 1 1之下部 邊緣爲止（第7C圖）。 然後藉由適當之CVD方法沈積50nm厚之氮化矽層， -12- 498552 五、發明説明（11 ) 此時須注意··此氮化矽層之厚度可預設在變化很大之範 圍中。 在下一步驟中藉由乾式蝕刻方法來對氮化矽-間隔層 5 0 1,5 02 (第7C圖）進行蝕刻。 在最後之步驟中，藉由乾式蝕刻使氮化矽層7 0 1上之 氧化矽層7 0 2被去除，因此形成氧化矽-間隔層 1 07,1 08(第 7D 圖）。 在下一步驟（第7E圖）中沈積一種雜散氧化物且經由 雙晶1 0 3之側壁（現在已裸露）來對此雙晶1 〇 4之源極 區及汲極區進行n + -植入。 其結果是此雙晶-場效電晶體5 0 0，其中在下一步驟中 又可對此種至源極，閘極，汲極之各接觸區進行蝕刻，或 可對此電晶體5 0 0進行一般之半導體標準製程以作進 一步處理。在第二實施例中此雙晶-場效電晶體5 00之 矽化是可能的。 第8圖是第三實施例之雙晶-場效電晶體8 00。 第三實施例之雙晶-場效電晶體8 00對應於第一實施 例之雙晶-場效電晶體1〇〇,其不同處是：在氧化矽層102 上設置氮化矽層8 01作爲蝕刻停止層。在氮化矽層 801上又設置另一個氮化矽層802。 由於此蝕刻停止層80 1之存在，則最後之蝕刻步驟直 至氧化矽層102之表面爲止都不需注意”蝕刻時間”，因 爲每一蝕刻過程都自動地停止於蝕刻停止層8 0 1。 另一方式是可使用多晶矽作爲触刻停止層801，就像 -13- 498552 五、發明説明（12 ) 第二實施例中該氧化矽層102上方之氮化矽層7〇2 — 樣。 第三實施例中該雙晶-場效電晶體8 00之製程同樣對 應於第一實施例之雙晶-場效電晶體100者，其中當然 須在氮化矽層801上藉由CVD方法沈積另一個氧化矽 層8 0 2。在適當地製備該多晶矽層及光阻之後，藉由乾 式鈾刻或濕式蝕刻以異向性方式對另一個氧化矽層 8 0 2進行触刻。此種餓刻停止於氮化砂層8 0 1。 須指出的是··在另一實施例中，依據第二實施例來設 置雙晶-場效電晶體5 0 0而不需該蝕刻停止層7 〇丨，此時 各別之蝕刻方法須以”人工”方式在氧化矽層之表面上 停止。 此外，須注意：亦可使用濺鍍法或蒸鍍法以取代CVD 方法，亦可組合這些方法來進行。 符號說明 1 00,5 00…雙晶-場效電晶體 1〇1 ...基板 102.. .氧化物層 1〇3…雙晶 104.. .閘極 105…側壁 106，160…多晶矽層 1 07, 1 08…間隔層 Π 1 ...氮化矽層 -14- 498552 五、發明説明（13 ) 4 0 0...T形結構 701 ...氮化矽層 7 02...氧化矽層 8 0 0...雙晶-場效電晶體 801 ...氮化矽層 8 02...氧化矽層 -15-

Claims (1)

1. 498552 f /年厶曰絛正/史iL/補充 六、申請專利範圍 第90105 683號「雙晶-場效電晶體及其製造方法」專利案 (91年6月修正） 六申請專利範圍 1. 一種雙晶-場效電晶體，其特徵爲具有： • 一個基板， •一個位於基板上方之雙晶， 參一個閘極及一個在雙晶之一部份上方之間隔層 (spacer) 〇 2. 如申請專利範圍第1項之雙晶-場效電晶體，其中此閘極及 /或間隔層沿著雙晶之此部份之整個高度而延伸。 3. 如申請專利範圍第1或第2項之雙晶-場效電晶體，其中此 基板含有氧化矽。 4. 如申請專利範圍第1或2項之雙晶-場效電晶體，其中此雙 晶含省砂。 5. 如申請專利範圍第1或2項之雙晶-場效電晶體，其中閘極 含有多晶矽。 6. 如申請專利範圍第1或2項之雙晶-場效電晶體，其中該間 隔層含有氧化矽及/或氮化矽。 7·如申請專利範圍第1或2項之雙晶-場效電晶體，其中 ⑩間隔層含有間隔層第一部份（其具有氧化矽）及間隔層 第二部份（其具有氮化矽）， ♦間隔層第二部份配置於間隔層第一部份上方。 8·如申請專利範圍第1或2項之雙晶-場效電晶體，其中在基 板和雙晶，閘極之間設置一種蝕刻停止層。 498552 、申請專利範圍 9.如申請專利範圍第8項之雙晶-場效電晶體，其中鈾刻停止 層具有氮化砂。 10·如申請專利範圍第1或2項之雙晶-場效電晶體，其中間隔 層之高度相對於基板而言等於閘極之高度。 11· 一種雙晶-場效電晶體之製造方法，其特徵爲： 參在基板上形成雙晶， 鲁在基板上沿著雙晶之一部份上方形成一種閘極層， •在聞極層上方形成一種隔離層， •在隔離層下方使閘極層之一部份被去除， •在隔離層下方形成一種間隔層。 12·—種雙晶-場效電晶體之製造方法，其特徵爲： •在基板上形成雙晶， •在基板上沿著雙晶之一部份上方形成一種閘極層， 參在閘極層上方形成一種隔離層， •在未由閘極層所覆蓋之此種區域上方形成一種待去 除之層直至一種高度（其在雙晶上方且在該隔離層下 方）爲止， _在該待去除之層之一部份上方形成一種間隔層， •去除此種待去除之層直至直接位於間隔層下方之此 部份爲止。 η如申請專利範圍第12項之方法，其中該雙晶-場效電晶體 之各元件之至少一部份是藉由沈積而形成。 14.如申請專利範圍第11至13項中任一項之方法，其中使用 氧化矽作爲基板。 -2- 六、申請專利範圍 迟如申請專利範圍第u或12項之方法，其中使用矽作爲雙 晶。 16·如申請專利範圍第11或12項之方法，其中使用多晶矽作 爲闊極。 17·如申請專利範圍第11或12項之方法，其中使用氧化矽及/ 或氮化矽作爲間隔層。 18·如申請專利範圍第n或12項之方法，其中以下述方式形 成該間隔層： _以氧化矽形成間隔層第一部份， •在間隔層第一部份上方以氮化矽形成間隔層第二部 份。 19. 如申請專利範圍第11或12項之方法，其中在基板和雙晶， 阐極之間設置一種蝕刻停止層。 20. 如申請專利範圍第19項之方法，其中使用氮化矽作爲蝕刻 停止層。 21·如申請專利範圍第11或12項之方法，其中須形成該間隔 層，使其高度相對於基板而言等於閘極之高度。 -—~___