DE60132129T2 - Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren - Google Patents

Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE60132129T2
DE60132129T2 DE60132129T DE60132129T DE60132129T2 DE 60132129 T2 DE60132129 T2 DE 60132129T2 DE 60132129 T DE60132129 T DE 60132129T DE 60132129 T DE60132129 T DE 60132129T DE 60132129 T2 DE60132129 T2 DE 60132129T2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
film
source
gate electrode
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60132129T
Other languages
English (en)
Other versions
DE60132129D1 (de
Inventor
Hidenori Tenri-shi Morimoto
Alberto O. Ikoma-shi Adan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE60132129D1 publication Critical patent/DE60132129D1/de
Application granted granted Critical
Publication of DE60132129T2 publication Critical patent/DE60132129T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft einen Prozess zum Herstellen eines Halbleiterbauelements. Insbesondere betrifft sie ein Halbleiterbauelement mit LDD-Struktur mit einem MOS-Transistor, bei dem ein Silicidfilm auf mindestens einer Fläche eines Source/Drain-Bereichs vorhanden ist, und einen Prozess zum Herstellen desselben.
  • 2. Beschreibung der einschlägigen Technik
  • Einhergehend mit der Integration integrierter Halbleiterschaltungen müssen diese Schaltkreise aufbauende MOS-Transistoren weiter miniaturisiert werden. Beispielsweise besteht die Tendenz, dass die Gatelänge, die typischerweise in der Submikrometer Größenordnung liegt oder einen halben Mikrometer beträgt, kleine Werte von 0,35 μm, 0,25 μm oder 0,18 μm erreicht.
  • Eine kleinere Gatelänge ist für Hochgeschwindigkeitsbetrieb von Vorteil. Jedoch führt dies zu einem Kurzkanaleffekt, einer Verringerung der Schwellenspannung (Vth) und eine Abnahme der dielektrischen Festigkeit im Source/Drain-Bereich. Ferner sind günstige Kontaktlöcher mit winziger Fläche und niedrigem Widerstand erforderlich.
  • Um den Kurzkanaleffekt zu verhindern, ist allgemein eine Technik zum Herstellen eines flachen Source/Drain-Bereichs und das Verwenden einer LDD(leicht dotierter Drain)-Struktur bekannt. Ferner ist auch ein Verfahren zum Herstellen eines Silicidfilms auf den Oberflächen eines Source/Drain-Bereichs und einer Gateelektrode bekannt, um den Kontaktwiderstand zu senken.
  • Jedoch besteht, entsprechend der Miniaturisierung der Gatelänge, die Tendenz, dass der Source/Drain-Bereich flacher wird. Wenn beispielsweise die Gatelänge 0,50 bis 0,35 μm beträgt, beträgt die Tiefe des Source/Drain-Bereichs 200 bis 150 nm, und wenn sie 0,25 μm beträgt, hat die Tiefe des Source/Drain-Bereichs den extrem kleinen Wert von ungefähr 80 nm. Demgemäß ist es, wenn ein Silicidfilm auf einem derartigen flachen Source/Drain-Bereich hergestellt wird, erforderlich, das Ausmaß des Siliciumsubstrats zu verringern, das durch die Ausbildung des Silicidfilms aufgebraucht wird. Wenn das Siliciumsubstrat in großem Ausmaß aufgebraucht wird, dringt der Silicidfilm in den Source/Drain-Bereich ein, um einen pn-Übergang zu erreichen und diesen zu zerstören. Beispielsweise wurde darüber berichtet, dass dann, wenn auf der Oberfläche des Source/Drain-Bereichs eines Transistors ein Kobaltsilicidfilm ausgebildet wird, ein Dorn von ungefähr 100 nm Länge erzeugt wird, der sich entlang dem Source/Drain-Bereich erstreckt. Dadurch nimmt der Leckstrom am pn-Übergang des Source/Drain-Bereichs zu (sh. Conference of the Japan Society of Applied Physics, 1996 Autumn, Summary II, S. 589).
  • Demgemäß wird, wie es in der 2 dargestellt ist, eine einkristalline oder polykristalline Siliciumschicht selektiv epitaktisch auf einen Source/Drain-Bereich 21 aufgewachsen. Dann wird darauf ein Titanfilm hergestellt, und dieser wird wärmebehandelt, um auf der Oberfläche der einkristallinen oder polykristallinen Siliciumschicht 22 einen Titansilicidfilm 23 auszubilden (sh. die Veröffentlichung Nr. Hei 10 (1998)-92949 zu einem ungeprüften japanischen Patent). Gemäß diesem Verfahren kann Silicium durch die einkristalline oder polykristalline Siliciumschicht 22 selbst dann geliefert werden, wenn Silicium bei der Ausbildung des Titansilicidfilms 23 umfangreich verbraucht wird, so dass verhindert ist, dass dieser in den Source/Drain-Bereich 21 eindringt.
  • Jedoch wird durch das selektive epitaktische Wachstum der ein- oder polykristallinen Siliciumschicht 22 auf dem Source/Drain-Bereich 21 dieselbe auch auf den Seitenwandabstandshaltern 25 der Gateelektrode 24 abgeschieden. Daher wird der Titansilicidfilm 23 auch auf den Seitenwandabstandshaltern 25 ausgebildet, was zu einem Kurzschluss zwischen dem Source/Drain-Bereich 21 und der Gateelektrode 24 führt.
  • Ferner wurde, wie es in der 3 dargestellt ist, ein Verfahren zum Herstellen eines Source/Drain-Bereichs 33 mit ausreichender Dicke dadurch, dass eine Gateelektrode 31 in einer Vertiefung eines Siliciumsubstrats 32 angebracht wird, vorgeschlagen (sh. die Veröffentlichung Nr. Hei 11 (1999)-154749 zu einem ungeprüften japanischen Patent). Gemäß diesem Verfahren wird der Source/Drain-Bereich 33 mit ausreichender Dicke dafür hergestellt, dass ein Durchdringen eines Silicidfilms 34 durch den Source/Drain-Bereich 33 verhindert ist.
  • Jedoch ist im Vergleich zu einem auf einem flachen Siliciumsubstrat hergestellten MOS-Transistor beim so hergestellten Transistor die parasitäre Kapazität zwischen der Gateelektrode 31 und dem Source/Drain-Bereich 32 erhöht, was Hochgeschwindigkeitsbetrieb nachteilig beeinflusst.
  • Noch ferner wurde, wie es in den 4(a) bis 4(e) veranschaulicht ist, durch beispielsweise die Veröffentlichung Nr. Hei 11 (1999)-40817 zu einem ungeprüften japanischen Patent ein Verfahren vorgeschlagen, gemäß dem ein LOCOS-Film 42 auf einer Oberflächensiliciumschicht 41 eines SOI-Substrats (4(a)) hergestellt wird, derselbe abgeätzt wird (4(b)), um einen Kanalbereich 43 (einen vertieften Kanalbereich; 4(c)) dünner auszubilden, und dann auf der gesamten Fläche des Substrats ein Metallfilm 45 hergestellt wird (4(d)), um einen Silicidfilm 46 auszubilden ((4(e)). Da bei diesem Verfahren ein SOI-Substrat verwendet wird, kann die Tiefe eines Source/Drain-Bereichs 44 durch Einstellen der Dicke der Oberflächensiliciumschicht 41 kontrolliert werden. Demgemäß kann durch einen gemeinsamen Schritt zum Herstellen des Source/Drain-Bereichs 44 derselbe mit relativ großer Tiefe ausgebildet werden.
  • Wenn jedoch dieses Verfahren bei einem Volumensubstrat angewandt wird, muss eine Diffusion von Fremdstoffen in den Source/Drain-Bereich aufgrund der Wärmebehandlung streng kontrolliert werden, um die Tiefe des Source/Drain-Bereichs einzustellen. Ferner ist ein zusätzlicher Schritt zum Ausbilden der Seitenwandabstandshalter an der Gateelektrode für das Ausbilden eines LDD-Bereichs erforderlich, um einen Kurzkanaleffekt zu verhindern, und den Silicidfilm auszubilden, um einen Kurzschluss zwischen der Gateelektrode und dem Source/Drain-Bereich zu verhindern. Darüber hinaus diffundiert, da ein gemeinsamer Schritt zum Ausbilden des LDD-Bereichs eine Wärmebehandlung zum Ausbilden des Source/Drain-Bereichs und eine weitere Wärmebehandlung zum Ausbilden des Silicidfilms nach der Ionenimplantation zum Ausbilden des LDD-Bereichs erfordert, der sich ergebende LDD-Bereich zu stark in der lateralen Richtung, was dazu führt, dass der Kurzkanaleffekt unzureichend verhindert wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung wurde angesichts der oben beschriebenen Probleme geschaffen. Es ist eine Aufgabe der Erfindung, ein hoch zuverlässiges Halbleiterbauelement zu schaffen, bei dem ein Kurzkanaleffekt und ein Kurzschluss durch eine relativ einfache Technik selbst dann wirkungsvoll verhindert sind, wenn das Halbleiterbauelement über einen LDD-Bereich und einen Silicidfilm im Source/Drain-Bereich verfügt, sowie einen Prozess zum Herstellen desselben zu schaffen.
  • Gemäß der Erfindung ist Folgendes geschaffen: ein Verfahren zum Herstellen eines Halbleiterbauelements, das eine Gateelektrode, die auf einem Halbleitersubstrat unter Einfügung eines Gateisolierfilms ausgebildet ist, und einen im Halbleitersubstrat ausgebildeten Source/Drain-Bereich mit einem Silicidfilm auf seiner Oberfläche aufweist, wobei dieser Source/Drain-Bereich einen LDD-Bereich und einen Ionenimplantationsbereich aufweist, und wobei das Verfahren über Schritte mit der folgenden Abfolge verfügt: Herstellen eines LOCOS-Oxidfilms mit Vogelschnabelstruktur auf dem Halbleitersubstrat; teilweises Entfernen des LOCOS-Oxidfilms zum Ausbilden einer Vertiefung im Halbleitersubstrat, während die Vogelschnabelstruktur vollständig oder teilweise zu beiden Seiten der Vertiefung verbleibt; Herstellen des Gateisolierfilms und der Gateelektrode in der Vertiefung; Ausbilden des Ionenimplantationsbereichs unter Verwendung der Gateelektrode und der verbliebenen Vogelschnabelstruktur als Maske; Herstellen eines Silicidfilms auf zumindest einer Fläche des Ionenimplantationsbereichs; Entfernen der Vogelschnabelstruktur; und Implantieren von Fremdstoffen zum Ausbilden von LDD-Bereichen im Halbleitersubstrat unter beiden Seiten der Gateelektrode; wobei die LDD-Bereiche eine Fläche aufweisen, die teilweise oder vollständig verjüngt ist; und wobei die Grenzfläche zwischen dem Halbleitersubstrat und dem Silicidfilm im Source/Drain-Bereich höher als die Oberfläche des Halbleitersubstrats (1) unter der Gateelektrode liegt.
  • Diese und andere Aufgaben der Erfindung werden aus der nachfolgend angegebenen detaillierten Beschreibung leicht erkennbar werden. Jedoch ist es zu beachten, dass die detaillierte Beschreibung spezielle Beispiele, während sie bevorzugte Ausführungsformen der Erfindung angeben, nur zur Veranschaulichung angegeben sind, da dem Fachmann aus dieser detaillierten Beschreibung ver schiedene Änderungen und Modifizierungen innerhalb des Schutzumfangs der Erfindung ersichtlich sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) bis 1(h) sind schematische Schnittansichten eines Hauptteils zum Veranschaulichen einer Ausführungsform eines Prozesses zum Herstellen eines Halbleiterbauelements gemäß der Erfindung;
  • 2 ist eine schematische Schnittansicht eines Hauptteils zum Veranschaulichen eines Prozesses zum Herstellen eines Halbleiterbauelements gemäß dem Stand der Technik;
  • 3 ist eine schematische Schnittansicht eines Hauptteils zum Veranschaulichen eines anderen Prozesses zum Herstellen eines Halbleiterbauelements gemäß dem Stand der Technik; und
  • 4(a) bis 4(e) sind schematische Schnittansichten eines Hauptteils zum Veranschaulichen noch eines anderen Prozesses zum Herstellen eines Halbleiterbauelements gemäß dem Stand der Technik.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Das Halbleiterbauelement gemäß der Erfindung besteht hauptsächlich aus einem Gateisolierfilm, einer Gateelektrode und einem Source/Drain-Bereich, die auf einem Halbleitersubstrat ausgebildet sind.
  • Für das bei der Erfindung anwendbare Halbleitersubstrat besteht keine Einschränkung, solange es bei Halbleiterspeichern üblicherweise verwendet wird. Zu Beispielen hiervon gehören Substrate von Elementhalbleitern, wie Silicium, Germanium und dergleichen, sowie Verbindungshalbleitern, wie GaAs, InGaAs, ZnSe und dergleichen. Unter diesen ist ein Siliciumsubstrat bevorzugt. Im Halbleitersubstrat wird vorzugsweise ein Bauelementisolierbereich ausgebildet. Das Halbleitersubstrat kann ferner Elemente wie Transistoren, Kondensatoren und Widerstände, Zwischenschichtisolierfilme, diese enthaltende Schaltkreise, Halbleiterbauelemente und dergleichen enthalten. Vorzugsweise sind im Halbleitersubstrat ein oder mehrere p- oder n-Fremdstoffbereiche (Wannen) ausgebildet. Ferner ist das Halbleitersubstrat vorzugsweise mit einem Bauelementisolierfilm versehen. Zu Beispielen hiervon gehören ein LOCOS-Oxidfilm, ein Bauelementisolierfilm mit Graben, ein STI(Shallow Tranch Isolation)-Film und dergleichen, unter denen der LOCOS-Oxidfilm bevorzugt ist.
  • Zu Beispielen des Gateisolierfilms gehören beispielsweise ein Siliciumoxidfilm, ein Siliciumnitridfilm oder ein Schichtfilm hiervon. Die Dicke desselben kann beispielsweise ungefähr 2 bis 10 nm betragen.
  • Für die Gateelektrode besteht keine spezielle Einschränkung, solange sie aus einem leitenden Film besteht. Beispielsweise kann sie aus einem Einzelschicht- oder Mehrschichtfilm von einkristallinem Silicium, amorphem Silicium, polykristallinem Silicium; einem Metall wie Kupfer, Aluminium und dergleichen; einem hoch schmelzenden Metall wie Wolfram, Tantal, Titan, Kobalt, Platin und dergleichen; einem Silicid mit einem hoch schmelzenden Metall; einem polykristallinen Silicid oder dergleichen bestehen. Von diesen ist polykristallines Silicium bevorzugt, an dessen Oberfläche ein Silicidfilm, insbesondere aus einem hoch schmelzenden Metall, ausgebildet ist. Die Dicke der Gateelektrode kann beispielsweise ungefähr 50 bis 250 nm betragen. Genauer gesagt, können, wenn der Silicidfilm auf der Oberfläche der Gateelektrode ausgebildet ist, die Dicken des Silicidfilms/Polysiliciums ungefähr 20 bis 100 nm/50 bis 250 nm betragen. Die Gateelektrode wird vorzugsweise in einer Vertiefung ausgebildet, die in der Oberfläche des später angegebenen Halbleitersubstrats ausgebildet wird. In diesem Fall kann die Oberfläche der Gateelektrode auf einem Niveau liegen, das dasselbe wie das der Oberfläche des Halbleitersubstrats, wo keine Vertiefung ausgebildet ist (die Hauptfläche) ist, oder es kann höher oder niedriger liegen, jedoch ist die Gateelektrodenfläche vorzugsweise höher als die Hauptfläche angeordnet.
  • Für den Source/Drain-Bereich besteht keine spezielle Einschränkung, solange er allgemein als Source/Drain-Bereich von Halbleiterbauelementen fungiert. Er kann vorzugsweise als im Halbleitersubstrat vorhandene p- oder n-Fremdstoffdiffusionsschicht ausgebildet sein. Der Leitungstyp, die Art und die Konzentration der im Source/Drain-Bereich zu implantierenden Fremdstoffe sowie die Tiefe desselben können geeignet abhängig von den Eigenschaften des zu erhaltenden Halbleiterbauelements ausgewählt werden.
  • Der Source/Drain-Bereich ist an seinem Rand nahe der Gateelektrode mit einem LDD-Bereich versehen. Der LDD-Bereich kann symmetrisch oder asymmetrisch an nur einer Seite oder beiden Seiten des Source/Drain-Bereichs ausgebildet sein. Insbesondere können vorzugsweise speziell symmetrische LDD-Bereiche an beiden Seiten des Source/Drain-Bereichs ausgebildet sein. Die Fläche des LDD-Bereichs ist teilweise oder vollständig verjüngt. In diesem Zusammenhang bedeutet der Begriff "verjüngt", dass der LDD-Bereich teilweise oder ganz in Bezug auf die Hauptflächen des Halbleitersubstrats geneigt ist. Der LDD-Bereich kann an einer schrägen Fläche des Halbleitersubstrats ausgebildet sein; im ebenen Halbleitersubstrat, so dass er selbst über eine Neigung verfügt; oder im schrägen Halbleitersubstrat in solcher Weise, dass er selbst über eine Neigung verfügt. Für die Fremdstoffkonzentration des LDD-Bereichs besteht keine spezielle Einschränkung, solange er am Rand des Source/Drain-Bereichs angeordnet ist, während das elektrische Feld abgebaut wird und ein Kurzkanaleffekt verhindert wird.
  • Der Source/Drain-Bereich ist auf seiner Oberfläche mit einem Silicidfilm versehen. Der Silicidfilm ist vorzugsweise ein solcher aus einem hoch schmelzenden Metall und mit einer Dicke von ungefähr 30 bis 60 nm, wenn der Source/Drain-Bereich eine Tiefe von ungefähr 80 bis 150 nm (Dicke einer Fremdstoffdiffusionsschicht unter dem Silicidfilm) aufweist.
  • Im Source/Drain-Bereich liegt eine Grenzfläche zwischen dem Halbleitersubstrat und dem Silicidfilm höher als die Fläche des Halbleitersubstrats unter der Gateelektrode (Kanalbereich). Für die Niveaudifferenz zwischen der Grenzfläche und der Oberfläche des Kanalbereichs besteht keine spezielle Einschränkung. Eine derartige Positionsbeziehung wird dadurch realisiert, dass ein Halbleitersubstratmaterial epitaktisch bereitgestellt wird, oder ein Halbleitermaterialfilm in einem Bereich zum Ausbilden des Source/Drain-Bereichs abgeschieden wird, oder eine Vertiefung teilweise in einem Bereich zum Ausbilden der Gateelektrode (Kanalbereich) auf der Oberfläche des Siliciumsubstrats angebracht wird, oder die o. g. Prozesse alternativ kombiniert werden. Jedoch ist es im Hinblick auf die Zweckdienlichkeit bevorzugt, einen Bereich, der den Kanalbereich bilden soll, teilweise in die Oberfläche des Halbleitersubstrats einzuätzen, um die Vertiefung auszubilden.
  • Gemäß dem Prozess zum Herstellen eines Halbleiterbauelements gemäß der Erfindung wird als Erstes auf dem Halbleitersubstrat ein LOCOS-Oxidfilm herge stellt. Der LOCOS-Oxidfilm, der die Position des Kanalbereichs bestimmt, wird vorzugsweise abhängig vom Aufbau des zu erhaltenden Halbleiterbauelements angeordnet. Der LOCOS-Oxidfilm wird beispielsweise durch ein sogenanntes LOCOS-Verfahren hergestellt, bei dem ein Siliciumoxidfilm und ein Siliciumnitridfilm auf der gesamten Oberfläche des Halbleitersubstrats hergestellt werden, eine Öffnung mit gewünschter Konfiguration im Siliciumnitridfilm ausgebildet wird, und oxidiert wird. Für die Dicke des LOCOS-Oxidfilms besteht keine spezielle Einschränkung, jedoch kann sie beispielsweise ungefähr 100 bis 300 nm betragen. Es ist bevorzugt, auf einem gewünschten Bereich des Halbleitersubstrats einen Bauelementisolierfilm herzustellen, bevor der LOCOS-Oxidfilm auf ihm hergestellt wird. Der Bauteilisolierfilm kann durch ein bekanntes Verfahren, wie LOCOS, Bauelementisolierung mit einem Graben, STI oder dergleichen hergestellt werden. Darunter ist LOCOS bevorzugt. Wenn der Bauelementisolierfilm vor dem LOCOS-Oxidfilm angebracht wird, ist die Dicke des LOCOS-Oxidfilms vorzugsweise kleiner als diejenige des Bauelementisolierfilms. Dann wird der LOCOS-Oxidfilm teilweise entfernt, um im Halbleitersubstrat eine Vertiefung auszubilden. Beispielsweise erfolgt das teilweise Entfernen des LOCOS-Oxidfilms für seinen zentralen Abschnitt desselben, oder einen anderen Abschnitt als den Vogelschnabel oder einen Abschnitt mit einem Teil desselben. Demgemäß ist die Vertiefung in einem Bereich des Source/Drain-Bereichs vorhanden, in dem der LOCOS-Oxidfilm hergestellt wurde, und zumindest der Vogelschnabel verbleibt vollständig oder teilweise. Das teilweise Entfernen des LOCOS-Oxidfilms wird vorzugsweise durch beispielsweise anisotropes Ätzen unter Verwendung des zum Ausbilden desselben verwendeten Siliciumnitridfilms ausgeführt.
  • Ferner wird die Gateelektrode unter Einfügung eines Gateisolierfilms in die Vertiefung eingebettet. Als Erstes wird auf der gesamten Oberfläche des Halbleitersubstrats durch ein bekanntes Verfahren wie thermische Oxidation, CVD oder dergleichen ein Isolierfilm hergestellt, und dann wird darauf durch ein bekanntes Verfahren wie CVD, Sputtern, Dampfabscheidung oder dergleichen ein Gateelektrodenmaterial abgeschieden, das dann strukturiert oder rückgeätzt wird, damit die Gateelektrode in der im Halbleitersubstrat vorhandenen Vertiefung eingebettet ist. In diesem Fall ist es bevorzugt, den zum Herstellen des LOCOS-Oxidfilms im vorigen Schritt verwendeten Siliciumnitridfilm dazu auszunutzen, den Gateisolierfilm/das Gateelektrodenmaterial auszubilden, und dann ein Rückätzen auszuführen, bis die Oberfläche des Siliciumnitridfilms freigelegt ist. In diesem Schritt kann es möglich sein, den Gateisolierfilm vorab nur am Boden der Vertiefung auszubilden und das Gateelektrodenmaterial abzuscheiden, das dann strukturiert/rückgeätzt wird. Ferner ist es nach diesem Schritt bevorzugt, den zum Herstellen des LOCOS-Oxidfilms verwendeten Siliciumnitridfilm zu entfernen.
  • Anschließend wird eine Ionenimplantation unter Verwendung der Gateelektrode und des verbliebenen LOCOS-Oxidfilms als Maske zum Ausbilden eines Source/Drain-Bereichs ausgeführt. Die Ionenimplantation wird mit einer Implantationsenergie und einer Dosis ausgeführt, die abhängig von den Dicken der Gateelektrode und des verbliebenen LOCOS-Oxidfilms geeignet gewählt werden. Beispielsweise werden Fremdstoffe vom n-Typ, wie Phosphor oder Arsen, mit einer Implantationsenergie von ungefähr 15 bis 40 keV und einer Dosis von ungefähr 1 bis 5 × 1015 Ionen/cm2 implantiert. Alternativ werden p-Fremdstoffe, wie Bor, BF2 oder dergleichen, mit einer Implantationsenergie von ungefähr 20 bis 50 keV und einer Dosis von 1 bis 5 × 1015 Ionen/cm2 implantiert.
  • Dann wird zumindest auf der Oberfläche des Source/Drain-Bereichs ein Silicidfilm hergestellt. Wenn die Gateelektrode aus Silicium besteht, wird der Silicidfilm nicht nur auf der Oberfläche des Source/Drain-Bereichs sondern auch auf derjenigen der Gateelektrode hergestellt. Der Silicidfilm wird durch eine sogenannte Salicidtechnik hergestellt, bei der ein Film aus dem den Silicidfilm bildenden Metall auf der gesamten Oberfläche des Halbleitersubstrats abgeschieden wird und dann thermisch behandelt wird, um ein Metallsilicid auszubilden, und dann wird der Metallfilm, der nicht mit Silicium reagiert hat, entfernt. Alternativ kann die Herstellung durch ein Verfahren erfolgen, gemäß dem Ionen des den Silicidfilm bildenden Metalls selektiv in einen Bereich zum Ausbilden des Silicidfilms eingeführt werden und eine Wärmebehandlung ausgeführt wird. Der Film aus dem den Silicidfilm bildenden Metall kann durch Sputtern, Dampfabscheidung, ein EB-Verfahren oder dergleichen mit einer Dicke von ungefähr 20 bis 50 nm hergestellt werden. Die Wärmebehandlung kann durch RTA bei ungefähr 650 bis 850°C für ungefähr eins bis zwei Minuten, ungefähr 10 bis 50 Sekunden, oder ungefähr 30 Sekunden, ausgeführt werden. Das Entfernen des Metallfilms, der nicht reagiert hat, kann durch Nassätzen oder dergleichen unter Verwendung einer sauren oder alkalischen Lösung ausgeführt werden. Das selektive Einführen der Metallionen kann durch Ionenimplantation oder dergleichen ausgeführt werden. Für die Dicke des Silicidfilms besteht keine spezielle Einschränkung, jedoch beträgt sie beispielsweise ungefähr 20 bis 50 nm.
  • Dann werden die LDD-Bereiche im Halbleitersubstrat unter beiden Seiten der Gateelektrode hergestellt. Die LDD-Bereiche können beispielsweise durch Ionenimplantation hergestellt werden. Die Ionenimplantation kann unter Anwesenheit des verbliebenen LOCOS-Oxidfilms ausgeführt werden, jedoch wird sie vorzugsweise ausgeführt, nachdem der verbliebene LOCOS-Oxidfilm entfernt wurde. Die Ionenimplantation wird mit einer Implantationsenergie und einer Dosis ausgeführt, die abhängig von der Anwesenheit des verbliebenen LOCOS-Oxidfilms und der Dicke desselben, falls vorhanden, geeignet eingestellt werden. Wenn beispielsweise n-Fremdstoffe wie Phosphor, Arsen oder dergleichen implantiert werden, nachdem der LOCOS-Oxidfilm entfernt wurde, werden eine Implantationsenergie von ungefähr 10 bis 25 keV und eine Dosis von ungefähr 2 bis 5 × 1012 Ionen/cm2 verwendet. Wenn p-Fremdstoffe wie Bor, BF2 oder dergleichen implantiert werden, werden eine Implantationsenergie von ungefähr 20 bis 50 keV und eine Dosis von ungefähr 2 bis 5 × 1012 Ionen/cm2 verwendet.
  • Das Entfernen des verbliebenen LOCOS-Oxidfilms erfolgt beispielsweise durch Nassätzen unter Verwendung einer sauren oder alkalischen Lösung, Sputtern, isotropes oder anisotropes Trockenätzen oder dergleichen. Darunter ist Trockenätzen bevorzugt. Wenn vorab ein Bauelementisolierfilm angebracht wurde, ist es bevorzugt, das Ätzen mit einer Resistmaske mit einer Öffnung nur über dem verbliebenen LOCOS-Oxidfilm auszuführen, damit der Bauelementisolierfilm nicht entfernt wird.
  • Gemäß der Erfindung kann wahlweise vor, während oder nach den o. g. Schritten eine Oberflächenbehandlung, eine Wärmebehandlung, die Ausbildung eines Isolierfilms oder eines leitenden Films ausgeführt werden. Ferner können eine oder zwei Schritte zum Ausbilden von Zwischenschichtisolierfilmen, Kontaktlöchern, Leiterbahnschichten in Kombination nach der o. g. Reihe von Schritten ausgeführt werden, um das Halbleiterbauelement fertig zu stellen.
  • Nachfolgend wird eine Ausführungsform des Prozesses zum Herstellen eines Halbleiterbauelements gemäß der Erfindung unter Bezugnahme auf die Zeichnungen detailliert beschrieben.
  • Wie es in der 1(a) dargestellt ist, werden erste LOCOS-Oxidfilme 4 mit einer Dicke von ungefähr 400 nm als Bauelementisolierfilme auf einem Siliciumsubstrat 1 hergestellt. Dann wird Ionenimplantation ausgeführt, um einen p- Wannenbereich 2 und einen n-Wannenbereich 3 auszubilden. Dann werden auf der gesamten Oberfläche des Siliciumsubstrats 1 ein Siliciumoxidfilm 5 mit einer Dicke von ungefähr 10 nm und ein Siliciumnitridfilm 6 mit einer Dicke von ungefähr 100 nm hergestellt, wie es in der 1(b) dargestellt ist. Dann wird der Siliciumnitridfilm 6 durch Fotolithografie und Ätzen so strukturiert, dass über gewünschten Bereichen des Siliciumsubstrats 1 zwischen den ersten LOCOS-Oxidfilmen 4 Öffnungen ausgebildet werden. Mit dem so strukturierten Siliciumnitridfilm 6 als Maske werden zweite LOCOS-Oxidfilme 7 hergestellt. Der zweite LOCOS-Oxidfilm 7 wird dünner als der erste LOCOS-Oxidfilm 4 hergestellt. Entsprechend der Dicke des zweiten LOCOS-Oxidfilms 7 wird zwischen einem Source/Drain-Bereich und einem Kanalbereich, die in einem späteren Schritt auszubilden sind, eine Niveaudifferenz bestimmt. In diesem Stadium wird die Dicke des zweiten LOCOS-Oxidfilms 7 auf ungefähr 200 nm eingestellt, so dass die Niveaudifferenz schließlich ungefähr 100 nm beträgt.
  • Dann werden, wie es in der 1(c) dargestellt ist, wiederum mit dem Siliciumnitridfilm 6 als Maske, die zweiten LOCOS-Oxidfilme 7 anisotrop geätzt, bis das Siliciumsubstrat 1 freigelegt ist. Die so freigelegte Oberfläche des Siliciumsubstrats 1 dient in einem späteren Schritt als Kanalbereich 8. Nach diesem Ätzschritt werden Vogelschnäbel 9 an den beiden Seiten der zweiten LOCOS-Oxidfilme 7 nicht abgeätzt, und sie verbleiben dort. Danach werden die Kanalbereiche 8 opfermäßig oxidiert, und dann wird ein Opferoxidfilm durch Nassätzen mit HF-Lösung entfernt, um durch das Ätzen verursachte Schäden zu beseitigen. Dann werden, wie es in der 1(d) dargestellt ist, Gateisolierfilme 10 mit einer Dicke von ungefähr 4,5 nm durch thermische Oxidation auf den Kanalbereichen 8 hergestellt. Anschließend wird eine Polysiliciumschicht mit einer Dicke von ungefähr 400 nm auf der gesamten Oberfläche des Siliciumsubstrats 1, wo der Siliciumnitridfilm 6 hergestellt wurde, abgeschieden und rückgeätzt, bis die Polysiliciumschicht auf dem Siliciumnitridfilm 6 vollständig entfernt ist. Dann werden in die Kanalbereiche 8 Gateelektroden 11 mit einer Dicke von ungefähr 200 nm eingebettet, ohne dass eine Ausrichtung beim Herstellen dieser Gateelektroden ausgeführt würde.
  • Nach dem Entfernen des Siliciumnitridfilms 6 wird eine Ionenimplantation von Fremdstoffen in den p-Wannenbereich 2 und den n-Wannenbereich 3 ausgeführt, wobei die Gateelektroden 11 bzw. die Vogelschnäbel 9 als Masken verwendet werden, und es wird eine Wärmebehandlung in Stickstoffatmosphäre bei 850°C ausgeführt, um Source/Drain-Bereiche 12 auszubilden, wie es in der 1(e) dargestellt ist. Im Ionenimplantationsschritt werden unmittelbar unter den Vogelschnäbeln 9 keine Fremdstoffe implantiert.
  • Nach dem Entfernen des auf dem Siliciumsubstrat 1 hergestellten Siliciumoxidfilms 5 durch eine HF-Lösung wird ein Kobaltfilm mit einer Dicke von ungefähr 20 nm durch Sputtern auf der gesamten Oberfläche des Siliciumsubstrats 1 hergestellt und thermisch behandelt, um auf den Gateelektroden 11 und den Source/Drain-Bereichen 12 Kobaltsilicidfilme 13 mit einer Dicke von ungefähr 30 nm auszubilden, wie es in der 1(f) dargestellt ist. Danach wird der Kobaltfilm, der nicht reagiert hat, entfernt.
  • Anschließend wird an der gesamten Oberfläche ein anisotropes Ätzen ausgeführt, um die Vogelschnäbel 9 zu entfernen, wie es in der 1(g) dargestellt ist, wobei dies unter solchen Bedingungen erfolgt, dass die Silicidfilme 13 nicht geätzt werden. Mit dem Gateelektroden 11 als Maske werden Fremdstoffe mit niedriger Konzentration implantiert, um LDD-Bereiche 14 auszubilden, wie es in der 1(g) dargestellt ist. Dann wird durch CVD auf dem Siliciumsubstrat 1 ein Siliciumoxidfilm 15 mit einer Dicke von ungefähr 800 nm hergestellt. Dann werden im Siliciumoxidfilm 15 Kontaktlöcher durch Fotolithografie und Ätzen ausgebildet, und es werden Leiterbahnschichten 16 hergestellt. So wird das Halbleiterbauelement fertiggestellt, wie es in der 1(h) dargestellt ist.
  • Beim so erhaltenen Halbleiterbauelement sind die Silicidfilme 13 auf den Oberflächen der Gateelektroden 11 und der Source/Drain-Bereiche 12 vorhanden. Ferner sind die Oberflächen der LDD-Bereiche 14 teilweise verjüngt, und die Grenzfläche zwischen dem Source/Drain-Bereich 12 und dem Silicidfilm 13 kann höher als die Oberfläche des Siliciumsubstrats unmittelbar unter der Gateelektrode 11 liegen. Demgemäß kann der Source/Drain-Bereich 12 sicher in gewissem Ausmaß dicker als der Kanalbereich 8 ausgebildet werden. Daher ist ein Leckstrom aufgrund des Silicidfilms 13 verhindert, was es erlaubt, ein hoch zuverlässiges Halbleiterbauelement zu erhalten.
  • Entsprechend dem oben beschriebenen Prozess zum Herstellen eines Halbleiterbauelements kann, da der LDD-Bereich 14 nach der Wärmebehandlung bei 850°C zum Ausbilden des Source/Drain-Bereichs 12 ausgeführt wird, eine unerwünschte Diffusion von Fremdstoffen in den LDD-Bereich 14 in lateraler Richtung verhindert werden, was es gewährleistet, einen Kurzkanaleffekt zu verhindern.
  • Ferner kann, da der LDD-Bereich 14 hergestellt werden kann, während der Vogelschnabel 9 als Maske verwendet wird, ein zusätzlicher Schritt zum Herstellen von Seitenwandabstandshaltern, die gemeinsam zum Herstellen des LDD-Bereichs verwendet werden, weggelassen werden, was eine Vereinfachung der Herstellschritte erlaubt.
  • Betreffend die Herstellung des Silicidfilms 13, gilt, dass dieser, da der Vogelschnabel 9 die Seitenwände der Gateelektrode 11 beinahe vollständig bedeckt, nicht zwischen der Gateelektrode 11 und dem Source/Drain-Bereich 12 ausgebildet wird, so dass ein Kurzschluss dazwischen verhindert ist.
  • Beim Halbleiterbauelement gemäß der Erfindung sind, da der Source/Drain-Bereich über einen LDD-Bereich verfügt, dessen Oberfläche teilweise oder vollständig verjüngt ist, und da die Grenzfläche zwischen dem Halbleitersubstrat und dem Silicidfilm im Source/Drain-Bereich über der Oberfläche des Halbleitersubstrats unter der Gateelektrode liegt, die Konzentration eines elektrischen Felds und ein Kurzkanaleffekt durch den LDD-Bereich verhindert. Ferner ist der Source/Drain-Bereich an seiner Oberfläche mit dem Silicidfilm versehen, und er verfügt über ausreichende Dicke im Vergleich zum Kanalbereich, was es erlaubt, einen Anstieg des Leckstroms an einem pn-Übergang zu verhindern. So kann ein hoch zuverlässiges Halbleiterbauelement erhalten werden.
  • Ferner wird, gemäß dem Prozess zum Herstellen eines Halbleiterbauelements gemäß der Erfindung, entsprechend den Ansprüchen, ein LOCOS-Oxidfilm auf einem Halbleitersubstrat hergestellt; der LOCOS-Oxidfilm wird teilweise entfernt, um im Halbleitersubstrat eine Vertiefung auszubilden; in die Vertiefung wird unter Einfügen eines Gateisolierfilms eine Halbleiterbauelement eingebettet; es wird Ionenimplantation unter Verwendung der Gateelektrode und des verbliebenen LOCOS-Oxidfilms als Maske ausgeführt, um einen Source/Drain-Bereich auszubilden; ein Silicidfilm wird zumindest auf einer Fläche des Source/Drain-Bereichs hergestellt; und im Halbleitersubstrat wird unter beiden Seiten der Gateelektrode ein LDD-Bereich hergestellt. Demgemäß kann die Gateelektrode in Selbstausrichtung in der in der Oberfläche des Halbleitersubstrats ausgebildeten Vertiefung hergestellt werden, und es ist eine Variation der Gatelänge verhindert. Ferner kann der Source/Drain-Bereich so hergestellt werden, dass er über ausreichende Dicke im Vergleich zum Kanalbereich verfügt, es ist verhindert, dass sich der Silicidfilm im Source/Drain-Bereich dem pn-Übergang annähert, und es ist ein Anstieg des Leckstroms am pn-Übergang verhindert.
  • Noch ferner ist, da der verbliebene LOCOS-Oxidfilm anstelle von Seitenwandabstandshaltern verwendet wird, der Schritt zum Herstellen derselben weggelassen, und es kann ein Kurzschluss zwischen der Gateelektrode und dem Source/Drain-Bereich sicher verhindert werden. Demgemäß sind die Herstellschritte vereinfacht.
  • Darüber hinaus unterliegt, da der LDD-Bereich nach der Herstellung des Source/Drain-Bereichs und des Silicidfilms hergestellt wird, dieser LDD-Bereich keinen anderen Wärmebehandlungen als derjenigen, die zu seiner Herstellung ausgeführt wird, was eine laterale Diffusion von Fremdstoffen niedriger Konzentration in den LDD-Bereich verhindert. So ist, selbst wenn die Miniaturisierung weiter fortschreitet, ein Prozess zum Herstellen eines hoch zuverlässigen Halbleiterbauelements geschaffen, ohne dass dies zu einer Zunahme des Kurzkanaleffekts führen würde.
  • Insbesondere wird dann, wenn der LOCOS-Oxidfilm durch anisotropes Ätzen entfernt wird, während der Vogelschnabel teilweise oder vollständig verbleibt, oder dann, wenn der verbliebene LOCOS-Oxidfilm nach der Herstellung des Silicidfilms und vor der Herstellung des LDD-Bereichs entfernt wird, die Herstellung des LDD-Bereichs geeigneter und zweckdienlicher ausgeführt, was eine Vereinfachung der Herstellschritte und eine Senkung der Herstellkosten erlaubt.

Claims (4)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, das eine Gateelektrode (11), die auf einem Halbleitersubstrat (1) unter Einfügung eines Gateisolierfilms (10) ausgebildet ist, und einen im Halbleitersubstrat (1) ausgebildeten Source/Drain-Bereich mit einem Silicidfilm (13) auf seiner Oberfläche aufweist, wobei dieser Source/Drain-Bereich einen LDD-Bereich (14) und einen Ionenimplantationsbereich (12) aufweist, und wobei das Verfahren über Schritte mit der folgenden Abfolge verfügt: Herstellen eines LOCOS-Oxidfilms (7) mit Vogelschnabelstruktur (9) auf dem Halbleitersubstrat; teilweises Entfernen des LOCOS-Oxidfilms (7) zum Ausbilden einer Vertiefung im Halbleitersubstrat, während die Vogelschnabelstruktur (9) vollständig oder teilweise zu beiden Seiten der Vertiefung verbleibt; Herstellen des Gateisolierfilms (10) und der Gateelektrode (11) in der Vertiefung; Ausbilden des Ionenimplantationsbereichs (12) unter Verwendung der Gateelektrode (11) und der verbliebenen Vogelschnabelstruktur (9) als Maske; Herstellen eines Silicidfilms (13) auf zumindest einer Fläche des Ionenimplantationsbereichs (12); Entfernen der Vogelschnabelstruktur (9); und Implantieren von Fremdstoffen zum Ausbilden von LDD-Bereichen (14) im Halbleitersubstrat (1) unter beiden Seiten der Gateelektrode (11); wobei die LDD-Bereiche (14) eine Fläche aufweisen, die teilweise oder vollständig verjüngt ist; und wobei die Grenzfläche zwischen dem Halbleitersubstrat (1) und dem Silicidfilm (13) im Source-Drain-Bereich höher als die Oberfläche des Halbleitersubstrats (1) unter der Gateelektrode (11) liegt.
  2. Verfahren nach Anspruch 1, bei dem die Oberfläche der Gateelektrode (11) über der Oberfläche des Halbleitersubstrats (1), wo die Vertiefung nicht vorhanden ist, liegt.
  3. Verfahren nach Anspruch 1, bei dem der LDD-Bereich (14) an einer schrägen Fläche des Halbleitersubstrats (1) ausgebildet wird.
  4. Verfahren nach Anspruch 1, bei dem die Dicke des LOCOS-Oxidfilms (7) 100 bis 300 nm beträgt.
DE60132129T 2000-05-02 2001-05-02 Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren Expired - Fee Related DE60132129T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000133752A JP3490046B2 (ja) 2000-05-02 2000-05-02 半導体装置及びその製造方法
JP2000133752 2000-05-02

Publications (2)

Publication Number Publication Date
DE60132129D1 DE60132129D1 (de) 2008-02-14
DE60132129T2 true DE60132129T2 (de) 2008-12-11

Family

ID=18642172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132129T Expired - Fee Related DE60132129T2 (de) 2000-05-02 2001-05-02 Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren

Country Status (6)

Country Link
US (1) US6492696B2 (de)
EP (1) EP1152470B1 (de)
JP (1) JP3490046B2 (de)
KR (1) KR100393139B1 (de)
DE (1) DE60132129T2 (de)
TW (1) TW508825B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355034B1 (ko) * 1999-07-15 2002-10-05 삼성전자 주식회사 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
US6573143B1 (en) * 2001-11-28 2003-06-03 Chartered Semiconductor Manufacturing Ltd. Trench transistor structure and formation method
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
US7494894B2 (en) * 2002-08-29 2009-02-24 Micron Technology, Inc. Protection in integrated circuits
US6930030B2 (en) * 2003-06-03 2005-08-16 International Business Machines Corporation Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
KR100597459B1 (ko) * 2003-12-31 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 전극형성방법
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
KR100668856B1 (ko) * 2005-06-30 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
KR100842483B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
CN109300789B (zh) * 2017-07-25 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10910313B2 (en) 2017-11-16 2021-02-02 Samsung Electronics Co., Ltd. Integrated circuit including field effect transistors having a contact on active gate compatible with a small cell area having a small contacted poly pitch
US10861950B2 (en) 2017-11-16 2020-12-08 Samsung Electronics Co., Ltd. Integrated circuit including field effect transistors having a contact on active gate compatible with a small cell area having a small contacted poly pitch

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152320A (ja) * 1991-11-30 1993-06-18 Ricoh Co Ltd Ｌｄｄ構造の半導体装置とその製造方法
US5567966A (en) * 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP2906971B2 (ja) * 1993-12-30 1999-06-21 日本電気株式会社 半導体記憶装置の製造方法
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
US5529942A (en) * 1994-06-23 1996-06-25 United Microelectronics Corp. Self-aligned coding process for mask ROM
JPH08148561A (ja) * 1994-11-16 1996-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US5656519A (en) * 1995-02-14 1997-08-12 Nec Corporation Method for manufacturing salicide semiconductor device
US5672524A (en) * 1995-08-01 1997-09-30 Advanced Micro Devices, Inc. Three-dimensional complementary field effect transistor process
JPH0992728A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
JP3734559B2 (ja) * 1996-03-15 2006-01-11 富士通株式会社 半導体装置の製造方法
JPH1092949A (ja) 1996-09-10 1998-04-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3382840B2 (ja) * 1997-05-23 2003-03-04 シャープ株式会社 半導体装置の製造方法
JPH11154749A (ja) 1997-09-22 1999-06-08 Nippon Steel Corp 半導体装置及びその製造方法
KR100314708B1 (ko) * 1998-07-03 2002-04-24 윤종용 이피롬셀이내장된반도체소자의제조방법
US6261909B1 (en) * 1999-01-05 2001-07-17 Advanced Micron Devices, Inc. Semiconductor device having ultra shallow junctions and a reduced channel length and method for making same

Also Published As

Publication number Publication date
EP1152470B1 (de) 2008-01-02
DE60132129D1 (de) 2008-02-14
JP2001320044A (ja) 2001-11-16
KR20010100915A (ko) 2001-11-14
US6492696B2 (en) 2002-12-10
TW508825B (en) 2002-11-01
US20010039092A1 (en) 2001-11-08
EP1152470A3 (de) 2004-02-25
JP3490046B2 (ja) 2004-01-26
KR100393139B1 (ko) 2003-07-31
EP1152470A2 (de) 2001-11-07

Similar Documents

Publication Publication Date Title
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE10297535B4 (de) Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69818183T2 (de) SOI-MOSFET und Verfahren zu dessen Herstellung
DE10025217A1 (de) Halbleitereinrichtung
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102006030261B4 (de) Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102017127856A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE10262313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006045126B4 (de) Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE10311702A1 (de) Transistorstrukturen mit getrennten Anti-Durchschlagspannungsschichten und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee