JPH05152320A - Ｌｄｄ構造の半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＤＤ構造を精度よく、しかも簡単な工程で
実現できるようにする。 【構成】 Ｐ型シリコン基板２２のチャネル領域にチャ
ネル長さ方向の断面形状がＶ字形となる溝が形成され、
その溝にゲート酸化膜３０が形成され、ゲート酸化膜３
０上には多結晶シリコンのゲート電極３２が形成され、
ゲート電極３２のチャネル長さ方向の端部が外側に向か
って厚さが薄くなる傾斜をもっている。シリコン基板２
２ではゲート電極３２の端部の傾斜部の下側にゲート酸
化膜３０を介してＮ型低濃度拡散領域２６ａ，２８ａが
形成されている。低濃度拡散領域２６ａ，２８ａにそれ
ぞれつながって、チャネル長さ方向の外側方向へ広がる
Ｎ型高濃度拡散領域２６，２８が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＤＤ（Lightly Doped
Drain）構造のＭＯＳ型半導体装置と、その製造方法に
関するものである。

【０００２】

【従来の技術】ＭＯＳ型半導体装置が高集積化され、微
細化されてくると、比例縮小則に従ってゲート酸化膜が
薄くなり、チャネル長さが短くなる。その結果、デバイ
ス内部は高電界になり、ソースからドレインに流れる電
子が高電界によって加速され、その一部がホットキャリ
アとなって基板とゲート酸化膜界面の障壁を越えてゲー
ト酸化膜に注入される。このようなホットキャリアがゲ
ート酸化膜へ注入されることにより、しきい値電圧が変
化したり、ｇｍが劣化する。このような現象に対する対
策の１つとして、ＬＤＤ構造が用いられている。ＬＤＤ
構造ではソース領域とドレイン領域のチャネル領域側に
低濃度拡散領域を備える。この低濃度拡散領域はソース
−ドレイン間にかかる実効的な電圧を低減し、ホットキ
ャリアがゲート酸化膜に注入されるのを防ぐ。

【０００３】ＬＤＤ構造は、ゲート酸化膜上に多結晶シ
リコンのゲート電極を形成した後、そのゲート電極をマ
スクとしてまず基板に低濃度拡散層を形成するために砒
素をイオン注入する。その後高温ＣＶＤ法によりシリコ
ン酸化膜を堆積し、ＲＩＥによりエッチバックを施して
ゲート電極の側面に絶縁物の側壁スペーサを形成する。
その後、その側壁スペーサをマスクとして基板に高濃度
拡散領域を形成するためにリンを拡散させたりイオン注
入により導入する。

【０００４】

【発明が解決しようとする課題】従来のＬＤＤ構造で
は、低濃度拡散領域が高抵抗であるためドレイン電流が
減少する。また、ホットエレクトロンが絶縁物の側壁ス
ペーサの真下から注入してくることにより、低濃度拡散
領域の表面が空乏化し、低濃度拡散領域の抵抗が更に増
加する問題がある。これらの問題を解決することを目的
として、ゲート電極と低濃度拡散領域との重なりを多く
することが提案されている（特開平２−２９７９４３号
公報参照）。その引例では、基板上にゲート酸化膜、ゲ
ート電極を形成し、低濃度拡散領域を形成した後、多結
晶シリコン膜を堆積し、その上に酸化膜を堆積する。酸
化膜をエッチバックして側壁スペーサを形成し、その側
壁スペーサをマスクとして多結晶シリコン膜を自己整合
的にエッチングする。その後、高濃度拡散領域を形成す
る。しかし、この引例の構造はその製造工程が多く、製
造コストの増加を招く。

【０００５】本発明の第１の目的はＬＤＤ構造の低濃度
拡散領域が高抵抗化するのを防ぎ、ホットキャリアによ
る影響を防ぐ半導体装置とその製造方法を提供すること
である。従来のＬＤＤ構造の製造工程では、低濃度拡散
領域と高濃度拡散領域は異なる工程で形成されており、
絶縁物側壁スペーサの形成と不純物の２回のイオン注入
を行なわなければならず、工程が複雑である。そこで、
本発明の第２の目的は、ＬＤＤ構造を精度よく、しかも
簡単な工程で実現できる半導体装置の構造と、その製造
方法を提供することである。

【０００６】

【課題を解決するための手段】ＬＤＤ構造の低濃度拡散
領域が高抵抗化するのを防ぎ、ホットキャリアによる影
響を防ぐために、本発明の半導体装置ではゲート電極の
側面に導電性の側壁スペーサがゲート電極と接触した状
態で形成され、シリコン基板ではその側壁スペーサの下
側にゲート酸化膜を介して基板と反対導電型の低濃度拡
散領域が形成され、その低濃度拡散領域につながってそ
の低濃度拡散領域と同じ導電型でチャネル長さ方向の外
側方向へ広がる高濃度拡散領域が形成されている。

【０００７】導電性の側壁スペーサをもつ本発明の半導
体装置を製造するために、本発明の方法は、次の工程
（Ａ）から（Ｄ）を含んでいる。（Ａ）シリコン基板上
にゲート酸化膜を形成し、その上に多結晶シリコンのゲ
ート電極を形成する工程、（Ｂ）ゲート電極をマスクと
して基板に基板と反対導電型の不純物を低濃度に導入す
る工程、（Ｃ）全面に高融点金属膜又は高融点金属シリ
サイド膜を堆積し、エッチバックを施してゲート電極の
側壁に導電性の側壁スペーサを形成する工程、（Ｄ）前
記側壁スペーサをマスクとして前記不純物と同じ導電型
の不純物を基板に高濃度に導入する工程。

【０００８】ＬＤＤ構造を精度よく、しかも簡単な工程
で実現するために、本発明の半導体装置では、シリコン
基板のチャネル領域にチャネル長さ方向の断面形状がＶ
字形になる溝が形成され、その溝内にゲート酸化膜が形
成され、ゲート酸化膜上に多結晶シリコンのゲート電極
が形成され、ゲート電極のチャネル長さ方向の端部が外
側に向かって厚さが薄くなる傾斜をもっており、シリコ
ン基板では前記ゲート電極端部の傾斜部の下側にゲート
酸化膜を介して基板と反対導電型の低濃度拡散領域が形
成され、その低濃度拡散領域につながってその低濃度拡
散領域と同じ導電型でチャネル長さ方向の外側方向へ広
がる高濃度拡散領域が形成されている。

【０００９】チャネル領域に断面形状がＶ字形の溝をも
つ半導体装置を製造するために、本発明の方法は次の工
程（Ａ）から（Ｄ）を含んでいる。（Ａ）シリコン基板
上にシリコン酸化膜を形成し、チャネル領域となる領域
に開口を有するように前記シリコン酸化膜をパターン化
する工程、（Ｂ）前記開口部のシリコン基板をエッチン
グしてチャネル長さ方向の断面形状がＶ字形になる溝を
形成する工程、（Ｃ）前記シリコン酸化膜を除去した
後、熱酸化によりゲート酸化膜となるシリコン酸化膜を
形成する工程、（Ｄ）前記ゲート酸化膜上に多結晶シリ
コン膜を堆積し、その上にゲート電極形成用のレジスト
パターンを形成する工程、（Ｅ）そのレジストパターン
をマスクとして前記多結晶シリコン膜を等方的性格を含
むエッチング法によりエッチングして、得られるゲート
電極のチャネル長さ方向の端部が外側に向かって厚さが
薄くなるように傾斜をもたせる工程、（Ｆ）前記レジス
トパターンを除去した後、前記多結晶シリコン膜で形成
されたゲート電極をマスクとして基板に基板と反対導電
型の不純物をイオン注入し、ソース領域とドレイン領域
を形成する工程。

【００１０】

【作用】ＬＤＤ構造を形成するときの側壁スペーサを導
電性にすることにより、ホットエレクトロンの注入を防
ぎ、またゲート電極とつながる側壁スペーサが低濃度拡
散領域とゲート酸化膜を介して重なることにより低濃度
拡散領域が低抵抗化するのを防ぐ。チャネル領域の基板
にＶ字型の溝を形成し、ゲート電極の端部に傾斜をもた
せることによってＬＤＤ構造の不純物注入は１回のイオ
ン注入ですむ。ゲート電極の端部の傾斜部をイオンが通
過することにより、低濃度拡散領域は本来のソース・ド
レインの高濃度拡散領域に向かって濃度が徐々に濃くな
るような不純物の濃度分布をもつ。その結果、ドレイン
端近くの電界集中が緩和し、ホットエレクトロン耐性が
向上する。

【００１１】

【実施例】図１は第１の実施例を表わす。Ｐ型シリコン
基板２の活性領域がフィールド酸化膜４とその下側のチ
ャネルストップ層（図示略）により分離され、その分離
された活性領域で、チャネル領域上にはゲート酸化膜１
０を介して多結晶シリコンのゲート電極１２が形成され
ている。ゲート電極１２のチャネル長さ方向の両側面に
は、ゲート電極１２に接する導電性の側壁スペーサ１４
が形成されている。側壁スペーサ１４はタングステンシ
リサイドなどの高融点金属シリサイド又は高融点金属で
形成されている。

【００１２】基板２には側壁スペーサ１４の下側領域に
側壁スペーサ１４とはゲート酸化膜１０を介して砒素や
リンなどのＮ型不純物が低濃度に導入された低濃度拡散
領域６ａ，８ａが形成され、低濃度拡散領域６ａ，８ａ
それぞれに続いてチャネル長さ方向の外側方向へ広がる
Ｎ型の高濃度拡散領域６，８が砒素やリンの導入により
形成されている。拡散領域６と６ａを例えばソースとす
れば、拡散領域８と８ａはドレインとなる。１６は層間
絶縁膜であり、層間絶縁膜１６にコンタクトホールが形
成され、そのコンタクトホールを経てメタル配線１８が
ソースやドレインと接続されている。

【００１３】このＬＤＤ構造では、低濃度拡散領域６
ａ，８ａ上にはゲート酸化膜１０を介してゲート電極１
２と一体をなす導電性の側壁スペーサ１４が存在する。
低濃度拡散領域６ａ，８ａがあることによりＬＤＤ構造
としての電界集中を緩和する働きをもち、しかも低濃度
拡散領域６ａ，８ａ上にはゲート酸化膜１０を介して導
電体１４であるので、低濃度拡散領域６ａ，８ａの表面
が空乏化することもなく、低濃度拡散領域６ａ，８ａが
高抵抗化するのが防止される。

【００１４】図２は図１の実施例の製造方法を示したも
のである。 （Ａ）Ｐ型シリコン基板２に選択酸化法によりフィール
ド酸化膜４を形成して活性領域を形成する。フィールド
酸化膜４の形成に先立ってチャネルストップ層が形成さ
れる。 （Ｂ）ゲート酸化膜１０を形成し、その上に多結晶シリ
コン膜を堆積し、写真製版とエッチングにより多結晶シ
リコン膜をパターン化してゲート電極１２を形成する。
ここまでの工程は従来のＭＯＳトランジスタの製造工程
と同じである。

【００１５】（Ｃ）次に、低濃度拡散領域を形成するた
めに、ゲート電極１２とフィールド酸化膜４をマスクと
して自己整合的に砒素やリンなどのＮ型不純物をイオン
注入する。注入条件は３０〜２００ＫｅＶで、注入量は
１×１０¹¹〜１×１０¹⁵／ｃｍ²である。これにより、
低濃度拡散領域６ａ，８ａが形成される。 （Ｄ）全面にタングステンシリサイド膜１４を１０００
〜４０００Åの厚さに堆積する。 （Ｅ）タングステンシリサイド膜１４をエッチバック
し、ゲート電極１２の側面に接しする側壁スペーサ１４
にタングステンシリサイドを残す。 （Ｆ）その後、側壁スペーサ１４をマスクとして基板２
に砒素やリンなどのＮ型不純物を３０〜２００ＫｅＶ
で、工程（Ｃ）での不純物注入よりも高濃度に注入す
る。注入量は１×１０¹²〜１×１０¹⁸／ｃｍ²である。

【００１６】その後、通常の方法に従って層間絶縁膜を
堆積し、コンタクトホールを形成し、メタル配線を形成
すれば図１の半導体装置が完成する。側壁スペーサ１４
の材質はタングステンシリサイド以外の高融点金属シリ
サイド又は高融点金属としてもよい。

【００１７】図３は他の実施例を表わす。フィールド酸
化膜とチャネルストップ層で分離された活性領域で、Ｐ
型シリコン基板２２のチャネル領域にチャネル長さ方向
の断面形状がＶ字形となる溝が形成され、その溝にゲー
ト酸化膜３０が形成されている。ゲート酸化膜３０上に
は多結晶シリコンのゲート電極３２が形成され、ゲート
電極３２のチャネル長さ方向の端部が外側に向かって厚
さが薄くなる傾斜をもっている。シリコン基板２２では
ゲート電極３２の端部の傾斜部の下側にゲート酸化膜３
０を介して砒素又はリンが導入されたＮ型の低濃度拡散
領域２６ａ，２８ａが形成されている。低濃度拡散領域
２６ａ，２８ａにそれぞれつながって、砒素又はリンが
導入されてチャネル長さ方向の外側方向へ広がるＮ型の
高濃度拡散領域２６，２８が形成されている。３６は層
間絶縁膜であり、層間絶縁膜３６にコンタクトホールが
形成され、そのコンタクトホールを経てメタル配線３８
がソースやドレインと接続されている。

【００１８】図３では、低濃度拡散領域２６ａ，２８ａ
は本来のソース・ドレインの高濃度拡散領域２６，２８
に向かって濃度が徐々に濃くなるような不純物の濃度分
布をもってドレイン端近くの電界集中を緩和するので、
ホットエレクトロン耐性が向上する。

【００１９】図４と図５により図３の実施例の製造方法
を示す。 （Ａ）シリコン基板２２上にシリコン酸化膜４０を形成
し、写真製版とエッチングにより、チャネル領域となる
領域に開口を有するようにシリコン酸化膜４０をパター
ン化する。 （Ｂ）シリコン酸化膜４０の開口部のシリコン基板２２
をエッチングしてチャネル長さ方向の断面形状がＶ字形
になる溝４２を形成する。 シリコン基板２２にＶ字型の断面形状をもつ溝４２を形
成する方法としては、ドライエッチングによる方法とウ
エットエッチングによる方法がある。ドライエッチング
による方法では、シリコン基板２２を傾け、２方向から
異方性ドライエッチングを施すことにより、シリコン酸
化膜４０をマスクとしてＶ字型の溝４２を形成すること
ができる。ウエットエッチングによる方法では、（１０
０）面をもつシリコン基板の場合、アルカリ溶液でエッ
チングすると、面方位によるエッチング速度の差によっ
て（１１１）面を側面にもつＶ字型の溝４２が形成され
る。

【００２０】（Ｃ）シリコン酸化膜４０を除去した後、
熱酸化によりゲート酸化膜となるシリコン酸化膜３０を
１５０〜３００Åの厚さに形成する。シリコン酸化膜３
０上にＣＶＤ法により多結晶シリコン膜３２を堆積す
る。 （Ｄ）多結晶シリコン膜３２上にゲート電極形成用のレ
ジストパターン４４を写真製版より形成する。 （Ｅ）レジストパターン４４をマスクとして多結晶シリ
コン膜３２を等方的性格を含むエッチング法によりエッ
チングして、得られるゲート電極のチャネル長さ方向の
端部が外側に向かって厚さが薄くなるように傾斜をもた
せる。多結晶シリコン膜３２の端部をテーパー状にエッ
チングする方法には幾つかの方法がある。第１の方法は
等方性ドライエッチングにより多結晶シリコン膜３２を
サイドエッチングする方法である。第２の方法はウエッ
トエッチングにより多結晶シリコン膜３２をサイドエッ
チングする方法である。第３の方法は多結晶シリコン膜
３２を異方性ドライエッチングで途中までエッチング
し、その後ウエットエッチングに切り換えて多結晶シリ
コン膜３２をサイドエッチングする方法である。

【００２１】（Ｆ）レジスト４４を除去する。 （Ｇ）多結晶シリコン膜のゲート電極３２をマスクとし
てシリコン基板２２に砒素やリンなどのＮ型不純物をイ
オン注入し、ソース領域とドレイン領域を形成する。ゲ
ート電極の端部ではその下の拡散領域２６ａ，２８ａの
不純物濃度分布は本来のそれぞれの高濃度領域２６，２
８に向かって濃くなるように形成される。

【００２２】

【発明の効果】ＬＤＤ構造を形成するときの側壁スペー
サを導電性にした本発明では、ホットエレクトロンの注
入を防ぎ、またゲート電極とつながる側壁スペーサが低
濃度拡散領域とゲート酸化膜を介して重なることにより
低濃度拡散領域が低抵抗化するのを防ぐことができる。
導電性側壁スペーサをもつ半導体装置を製造する本発明
の製造方法では、引例の用に側壁スペーサとして多結晶
シリコンと酸化膜の２層構造のものを用いた半導体装置
を製造するのに比べると、製造工程が少なくてすみ、製
造コストが低下する。

【００２３】チャネル領域の基板にＶ字型の溝を形成
し、ゲート電極の端部に傾斜をもたせた本発明では、低
濃度拡散領域は本来のソース・ドレインの高濃度拡散領
域に向かって濃度が徐々に濃くなるような不純物の濃度
分布をもってドレイン端近くの電界集中を緩和するの
で、ホットエレクトロン耐性が向上する。Ｖ字型の溝を
もつＬＤＤ構造の半導体装置を製造する本発明の製造方
法では、ＬＤＤ構造のソース・ドレインを形成するため
の不純物導入工程が１回のイオン注入工程ですみ、製造
コストが低下する。

【図面の簡単な説明】

【図１】一実施例を示す断面図である。

【図２】図１の実施例の製造方法を示す工程断面図であ
る。

【図３】他の実施例を示す断面図である。

【図４】図３の実施例の製造方法の前半部を示す工程断
面図である。

【図５】図３の実施例の製造方法の後半部を示す工程断
面図である。

【符号の説明】

２，２２ シリコン基板 ６，８，２６，２８ 高濃度拡散領域 ６ａ，８ａ，２６ａ，２８ａ 低濃度拡散領域 １０，３０ ゲート酸化膜 １２，３２ ゲート電極 １４ 導電性の側壁スペーサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 シリコン基板のチャネル領域上にゲート
   酸化膜を介して多結晶シリコンのゲート電極が形成され
   ており、そのゲート電極の側面には導電性の側壁スペー
   サがゲート電極と接触して形成されており、シリコン基
   板では前記側壁スペーサの下側にゲート酸化膜を介して
   基板と反対導電型の低濃度拡散領域が形成され、その低
   濃度拡散領域につながってその低濃度拡散領域と同じ導
   電型でチャネル長さ方向の外側方向へ広がる高濃度拡散
   領域が形成されている半導体装置。
2. 【請求項２】 以下の工程（Ａ）から（Ｄ）を含む半導
   体装置の製造方法。 （Ａ）シリコン基板上にゲート酸化膜を形成し、その上
   に多結晶シリコンのゲート電極を形成する工程、 （Ｂ）ゲート電極をマスクとして基板に基板と反対導電
   型の不純物を低濃度に導入する工程、 （Ｃ）全面に高融点金属膜又は高融点金属シリサイド膜
   を堆積し、エッチバックを施してゲート電極の側壁に導
   電性の側壁スペーサを形成する工程、 （Ｄ）前記側壁スペーサをマスクとして前記不純物と同
   じ導電型の不純物を基板に高濃度に導入する工程。
3. 【請求項３】 シリコン基板のチャネル領域にチャネル
   長さ方向の断面形状がＶ字形になる溝が形成され、その
   溝にゲート酸化膜が形成され、ゲート酸化膜上に多結晶
   シリコンのゲート電極が形成され、ゲート電極のチャネ
   ル長さ方向の端部が外側に向かって厚さが薄くなる傾斜
   をもっており、シリコン基板では前記ゲート電極端部の
   傾斜部の下側にゲート酸化膜を介して基板と反対導電型
   の低濃度拡散領域が形成され、その低濃度拡散領域につ
   ながってその低濃度拡散領域と同じ導電型でチャネル長
   さ方向の外側方向へ広がる高濃度拡散領域が形成されて
   いる半導体装置。
4. 【請求項４】 以下の工程（Ａ）から（Ｆ）を含む半導
   体装置の製造方法。 （Ａ）シリコン基板上にシリコン酸化膜を形成し、チャ
   ネル領域となる領域に開口を有するように前記シリコン
   酸化膜をパターン化する工程、 （Ｂ）前記開口部のシリコン基板をエッチングしてチャ
   ネル長さ方向の断面形状がＶ字形になる溝を形成する工
   程、 （Ｃ）前記シリコン酸化膜を除去した後、熱酸化により
   ゲート酸化膜となるシリコン酸化膜を形成する工程、 （Ｄ）前記ゲート酸化膜上に多結晶シリコン膜を堆積
   し、その上にゲート電極形成用のレジストパターンを形
   成する工程、 （Ｅ）そのレジストパターンをマスクとして前記多結晶
   シリコン膜を等方的性格を含むエッチング法によりエッ
   チングして、得られるゲート電極のチャネル長さ方向の
   端部が外側に向かって厚さが薄くなるように傾斜をもた
   せる工程、 （Ｆ）前記レジストパターンを除去した後、前記多結晶
   シリコン膜で形成されたゲート電極をマスクとして基板
   に基板と反対導電型の不純物をイオン注入し、ソース領
   域とドレイン領域を形成する工程。