KR100355034B1 - 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법 - Google Patents

선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법 Download PDF

Info

Publication number
KR100355034B1
KR100355034B1 KR1019990028720A KR19990028720A KR100355034B1 KR 100355034 B1 KR100355034 B1 KR 100355034B1 KR 1019990028720 A KR1019990028720 A KR 1019990028720A KR 19990028720 A KR19990028720 A KR 19990028720A KR 100355034 B1 KR100355034 B1 KR 100355034B1
Authority
KR
South Korea
Prior art keywords
insulating layer
etching
device isolation
oxide film
opening
Prior art date
Application number
KR1019990028720A
Other languages
English (en)
Other versions
KR20010010041A (ko
Inventor
문홍배
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019990028720A priority Critical patent/KR100355034B1/ko
Publication of KR20010010041A publication Critical patent/KR20010010041A/ko
Priority to US09/819,448 priority patent/US6479354B2/en
Application granted granted Critical
Publication of KR100355034B1 publication Critical patent/KR100355034B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법에 관한 것으로서, 특히 실리콘 기판 상에 소자 분리용 절연층을 형성하는 단계와, 측벽이 소정 각도의 포지티브 경사를 가지도록 상기 소자 분리용 절연층을 선택적으로 식각하여 상기 실리콘 기판의 표면이 노출되도록 개구부를 형성하는 단계와, 상기 개구부 내에 노출된 실리콘을 시드로 하여 상기 절연층의 높이 보다 낮게 선택적으로 에피택셜 성장시키는 단계와, 상기 에피택셜 성장된 실리콘 표면에 희생 산화막을 형성하는 단계와, 상기 희생산화막을 제거하는 단계를 포함한다.

Description

선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법{Semiconductor device with SEG layer and Method for isolating thereof}
본 발명은 선택적 에피택셜 성장(SEG : Selective Epitaxial Growing)층을 가진 반도체 장치 및 그 소자분리방법에 관한 것으로서, 특히 절연층에 형성된 개구부 내에 단결정 실리콘의 선택적 에피택셜 성장에 의해 액티브영역을 형성함으로써 고집적 고밀도화가 가능한 반도체 장치 및 그 소자분리방법에 관한 것이다.
반도체 장치의 대용량화 및 고집적화 추세에 따라 소자 면적은 더욱 작아지면서 보다 많은 소자를 구성하는 고밀도 제품이 요구되고 있다.
통상적으로 웨이퍼 상에서 소자들을 분리하기 위하여 LOCOS(LOCal Oxidation Silicon)공정을 주로 사용하고 있으나, 이 공정은 버즈비크(bird's beak)현상에 의해 액티브영역이 좁아지는 문제가 있다. 따라서, 이를 억제하기 위하여 PLB(Polysilicon Layer Buffered), SWAMI(Side Wall Masked Isolation), STI(Shallow Trench Isolation) 등의 공정들이 제시되었다.
그러나, 이들 공정들은 LOCOS 공정의 문제를 어느 정도 해결하는 것은 가능하였으나 보다 미세한 디자인 룰에서는 제한적이고 공정이 복잡한 문제가 있었다.
따라서, 최근에는 예컨대, 미국특허 5,821,145호 및 5,780,343호에서는 SEG(Selective Epitacial Growth)공정을 이용한 소자분리방법을 소개하고 있다.
SEG공정을 이용한 소자분리방법은 절연막에 개구부를 형성하고 개구부 내에 실리콘을 선택적으로 에피택셜 성장하여 액티브영역을 형성함으로써, 미세한 디자인 룰을 만족하고 공정도 비교적 단순하다.
그러나, 에피택셜층은 시드의 막질 특성에 따라 층의 결정 구조가 결정되므로 에피택셜 전후의 공정 조건에 따라 형성된 에피택셜층의 결정 구조 특성이 달라지게 되고 이러한 결정구조의 특성은 여기에 형성될 소자의 동작특성을 결정하게 된다.
미국특허 5,780,343호에서는 SEG 공정의 전처리단계의 다양한 모델을 제시하고 각 모델에 따른 소자 특성의 차이를 개시하고 있으나, 소자분리층에 형성된 개구부의 측벽이 수직으로 형성된 경우에는 에피택셜 성장시 소자분리층이 스트레스를 받게 되는 문제가 있다. 또한, 에피택셜 성장 후에 에피택셜 실리콘의 표면에 대한 후처리 공정이 없으므로 표면 격자 결함으로 인한 소자의 동작특성변화가 예상된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여, 절연층의 식각시 개구부의 측벽이 포지티브 경사를 가지도록 함으로써 SEG 성장으로 인하여 절연층에 가해지는 스트레스를 줄여서 절연층이 들뜨거나 절연층과 실리콘 기판 사이에 보이드가 형성되는 것을 방지할 수 있는 반도체 장치의 소자분리방법을 제공하는 데 있다.
본 발명의 다른 목적은 SEG공정 이후에 에피택셜층의 표면에 희생 산화막을 형성한 다음에 이 희생 산화막을 제거함으로써, 표면에 존재한 격자 결함 등을 제거함으로써 양질의 에피택셜층을 얻을 수 있는 반도체 장치의 소자분리방법을 제공하는 데 있다.
도 1 내지 도 6은 본 발명에 의한 반도체 장치의 소자분리방법의 각 공정단계를 나타낸 공정 순서도들.
<도면의 주요부분에 대한 부호의 설명>
10 : 실리콘 기판 12 : 소자분리용 절연층
14 : 포토레지스트 패턴 16 : 개구부
18 : 선택적 에피택셜 성장층 20 : 희생산화막
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 방법은 실리콘 기판 상에 소자 분리용 절연층을 형성하는 단계와, 측벽이 소정 각도의 포지티브 경사를 가지도록 상기 소자 분리용 절연층을 선택적으로 식각하여 상기 실리콘 기판의 표면이 노출되도록 개구부를 형성하는 단계와, 상기 개구부 내에 노출된 실리콘을 시드로 하여 상기 절연층의 높이 보다 낮게 선택적으로 에피택셜 성장시키는 단계와, 상기 에피택셜 성장된 실리콘 표면에 희생 산화막을 형성하는 단계와, 상기 희생산화막을 제거하는 단계를 구비하는 것을 특징으로 한다. 특히, 상기 개구부 측벽의 포지티브 경사각은 70도 보다 크고 90도 보다 작은 것이 바람직하다.
본 발명의 장치는 실리콘 반도체 기판과, 실리콘 반도체 기판 상에 소정 두께로 형성되고, 측벽이 포지티브 경사도를 갖도록 경사지게 형성된 개구부를 가지는 소자분리층과, 액티브 소자를 형성하기 위한 액티브 영역을 제공하기 위하여 소자 분리층에 형성된 개구부 내에서 상기 실리콘 반도체 기판으로부터 엑피텍셜 성장된 에피택셜 성장층을 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 1 내지 도 6은 본 발명에 의한 반도체 장치의 소자분리방법의 각 공정단계를 나타낸 공정 순서도들을 나타낸다.
도 1을 참조하면, 실리콘 기판(10)상에 소자 분리용 절연층(12), 예컨대 산화막을 소정 두께로 형성한다. 산화막은 열산화 또는 CVD 침적 공정 등을 통하여 형성한다. 산화막의 두께는 형성하고자 하는 소자의 특성에서 요구하는 사양에 따라 적절한 두께로 형성한다. 통상 5,000~10,000Å 정도의 두께로 형성된다.
도 2를 참조하면, 통상의 스핀 코팅법으로 상기 절연층(12)상에 포토레지스트를 소정 두께로 도포하고 노출 및 현상에 의해 액티브영역과 분리영역을 한정하기 위한 포토 레지스트 패턴(14)을 형성한다. 즉, 액티브영역에 대응하여 포토레지스트에 개구부를 형성한다.
도 3을 참조하면, 상기 형성된 포토 레지스트 패턴(14)을 식각 마스크로 사용하여 절연층(12)을 1차 식각한다. 식각공정은 먼저 이방성 식각(CHF3/O2가스 및 CF4/Ar가스)으로 실리콘 기판(10)의 표면이 노출되도록 개구부(16)를 형성하고, 개구부(16)의 측벽은 대략 70~90°사이의 포지티브 경사각을 가지도록 형성한다. 여기서, 경사각은 절연층의 두께, 에피택셜층의 성장률 등에 따라서 달라지게 된다.
이어서, 1차 식각으로 인한 실리콘 표면의 손상 및 데미지를 제거하기 위하여 2차 등방성 식각을 수행한다. 등방성 식각으로는 CF4가스를 에천트로 사용하는 플라즈마 건식 식각이나, NH4OH : H2O=10:1용액을 에천트로 사용하는 습식 식각을 사용하는 것이 바람직하다.
한편, 상기 1차 식각 이후에 실리콘 표면의 손상 및 데미지를 제거하기 위하여 2차 식각 대신에 실리콘 표면을 어닐링하는 것도 가능하다.
어닐링은 N2가스 분위기에서 1,000~1,200℃, 바람직하기로는 1,000~1,150℃온도로 확산공정을 수행하거나, RTA(Rapid Temperature Annealing)공정을 수행한다.
도 4를 참조하면, 포토 레지스트 패턴(14)을 제거하고 파티클을 제거하기 위하여 SC1(NH4OH : H2O2: H20=1:4:20)용액으로 세정하고, 이어서 100:1 HF 희석액으로 자연 산화막을 제거한다. HCl 0.9slm 가스분위기에서 1,150℃의 온도에서 10초간 전처리 식각공정을 수행한 다음에 1,100℃에서 300sccm 의 실리콘 가스를 주입하면서 수분동안 실리콘을 에피택셜 성장시킨다. 이때, 개구부(16)내에서 성장되는 단결정 실리콘 에피택셜층(18)은 절연층(12)의 높이(h1) 보다 약간 낮은 높이(h2)로 성장시킨다.
도 5를 참조하면, 에피택셜 성장공정 이후에 건식 또는 습식으로 산화공정을 수행하여 에피택셜층(18) 상에 희생산화막(20)을 형성한다. 희생산화막은 에피택셜층(18)의 초기 위치로부터 상방으로 55%, 하방으로 45%의 비율의 두께를 가지고 형성된다.
도 6을 참조하면, 희생산화막(20)은 SBOE(Sulfuric Buffered Oxide Etchant ; NH4F : HF = 7:1)용액으로 습식 식각하여 제거한다. 따라서, SEG 실리콘영역은 액티브 영역으로 제공되고 이들 액티브 영역은 주변의 절연층(12)에 의해 서로 분리되게 된다. 상기 희생산화막(20)의 제거는 CMP(Chemical Mechanical Polishing)공정에 의해 제거할 수 있다. CMP공정을 사용할 경우에는 액티브영역과 분리영역을 평탄하게 형성할 수 있어서 반도체 장치의 토폴로지를 개선할 수 있다.
이와 같이 SEG 공정 다음에 희생산화막을 형성하고 형성된 희생 산화막을 제거함으로써 단결정 실리콘 에피택셜층의 표면 격자 결함이나 오염 등을 제거할 수 있다.
이상, 설명한 바와 같이 본 발명에서는 에피택셜 성장될 개구부의 측벽을 포지티브 경사각을 가지도록 형성함으로써 에피택셜 성장시 개구부 내의 에피택설층의 성장에 의해 절연층에 가해지는 스트레스로 인하여 절연층이 들뜨거나 보이드가 형성되는 것을 방지할 수 있어서 소자의 신뢰도를 향상시킬 수 있다. 또한, 에피택셜 성장된 단결정 실리콘의 표면 격자결함이나 오염 등을 희생산화막 공정에 의해제거할 수 있으므로 양질의 실리콘 표면에 소자를 형성할 수 있어서 소자의 신뢰성을 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 실리콘 기판 상에 소자 분리용 절연층을 형성하는 단계;
    측벽이 소정의 포지티브 경사각을 가지도록 상기 소자 분리용 절연층을 선택적으로 식각하여 상기 실리콘 기판의 표면이 노출되도록 개구부를 형성하는 단계;
    상기 개구부 내에 노출된 실리콘을 시드로 하여 상기 절연층의 높이 보다 낮게 선택적으로 에피택셜 성장시키는 단계;
    상기 에피택셜 성장된 실리콘 표면에 희생 산화막을 형성하는 단계;
    상기 희생 산화막을 제거하는 단계를 구비하는 것을 특징으로 하는 소자분리방법.
  2. 제 1 항에 있어서, 상기 개구부 측벽의 포지티브 경사각은 70도 보다 크고 90도 보다 작은 것을 특징으로 하는 소자분리방법.
  3. 제 1 항에 있어서, 상기 소자분리용 절연층을 선택적으로 식각하여 개구부를 형성하는 식각공정 후에 노출된 실리콘 기판의 표면을 N2가스 분위기에서 약 1,000~1,200℃ 정도로 어닐링하는 단계;
    상기 어닐링 후에 파티클 제거 및 자연 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 소자분리방법.
  4. 제 1 항에 있어서, 상기 에피텍셜 성장 이전에
    노출된 실리콘 기판을 약 1150℃ 온도조건에서 HCl 가스 분위기로 약 10초간 전처리 에칭하는 것을 특징으로 하는 소자분리방법.
  5. 제 1 항에 있어서, 상기 희생 산화막의 제거단계는 화학 기계적 연마공정에 의해 절연층과 에피택셜층이 평탄하게 형성되도록 하는 것을 특징으로 하는 소자분리방법.
  6. 제 1 항에 있어서, 상기 절연층은 산화막, 질화막 또는 이들의 조합 중의 어느 하나인 것을 특징으로 하는 소자분리방법.
  7. 제 1 항에 있어서, 상기 소자분리용 절연층을 선택적으로 식각하여 개구부를 형성하는 식각공정 후에 노출된 실리콘 기판의 표면을 CF4가스로 플라즈마 등방성 에칭하는 단계를 더 포함하는 것을 특징으로 하는 소자분리방법.
  8. 제 1 항에 있어서, 상기 소자분리용 절연층을 선택적으로 식각하여 개구부를 형성하는 식각공정 후에 노출된 실리콘 기판의 표면을 NH4OH : H2O 솔루션으로 습식 식각하는 단계를 더 포함하는 것을 특징으로 하는 소자분리방법.
  9. 삭제
  10. 삭제
KR1019990028720A 1999-07-15 1999-07-15 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법 KR100355034B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990028720A KR100355034B1 (ko) 1999-07-15 1999-07-15 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
US09/819,448 US6479354B2 (en) 1999-07-15 2001-03-28 Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028720A KR100355034B1 (ko) 1999-07-15 1999-07-15 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법

Publications (2)

Publication Number Publication Date
KR20010010041A KR20010010041A (ko) 2001-02-05
KR100355034B1 true KR100355034B1 (ko) 2002-10-05

Family

ID=19602093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028720A KR100355034B1 (ko) 1999-07-15 1999-07-15 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법

Country Status (2)

Country Link
US (1) US6479354B2 (ko)
KR (1) KR100355034B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399352B1 (ko) 2001-04-07 2003-09-26 삼성전자주식회사 선택적 결정 성장을 이용한 반도체 장치 제조 방법
KR100402101B1 (ko) * 2001-06-23 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100848247B1 (ko) * 2002-12-05 2008-07-24 동부일렉트로닉스 주식회사 반도체 소자의 파티클 제거 방법
KR100548574B1 (ko) * 2003-12-19 2006-02-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7547605B2 (en) * 2004-11-22 2009-06-16 Taiwan Semiconductor Manufacturing Company Microelectronic device and a method for its manufacture
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
US20080121932A1 (en) 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
US20070132034A1 (en) * 2005-12-14 2007-06-14 Giuseppe Curello Isolation body for semiconductor devices and method to form the same
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
CN102751229B (zh) * 2011-04-20 2015-09-30 中国科学院微电子研究所 浅沟槽隔离结构、其制作方法及基于该结构的器件
KR102028507B1 (ko) 2017-10-24 2019-10-04 한국전력공사 선택영역 성장법을 이용한 기판 재활용 방법
US20200052067A1 (en) * 2018-08-13 2020-02-13 Nanya Technology Corporation Semiconductor structure and method for preparing the same
CN117219505A (zh) * 2023-10-08 2023-12-12 合肥安芯睿创半导体有限公司 一种基于SiC衬底的斜槽刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001204A (ko) * 1999-06-02 2001-01-05 황인길 반도체 소자 분리를 위한 트렌치 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
US4937643A (en) * 1981-05-22 1990-06-26 American Telephone And Telegraph Company Devices having tantalum silicide structures
JPH01125971A (ja) 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
US5010034A (en) * 1989-03-07 1991-04-23 National Semiconductor Corporation CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US5320972A (en) * 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
KR0148296B1 (ko) 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
US5444007A (en) 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5756390A (en) 1996-02-27 1998-05-26 Micron Technology, Inc. Modified LOCOS process for sub-half-micron technology
JPH09283440A (ja) 1996-04-12 1997-10-31 Toshiba Corp 選択エピタキシャル膜の形成方法
US5696019A (en) 1996-06-24 1997-12-09 Macronix International Co., Ltd. Self-aligned trench isolation for memory array using sidewall spacers
US5866465A (en) 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
US6362510B1 (en) * 1998-12-07 2002-03-26 Advanced Micro Devices, Inc. Semiconductor topography having improved active device isolation and reduced dopant migration
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001204A (ko) * 1999-06-02 2001-01-05 황인길 반도체 소자 분리를 위한 트렌치 제조 방법

Also Published As

Publication number Publication date
US6479354B2 (en) 2002-11-12
US20010014504A1 (en) 2001-08-16
KR20010010041A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
US5747377A (en) Process for forming shallow trench isolation
US6051511A (en) Method and apparatus for reducing isolation stress in integrated circuits
US4615762A (en) Method for thinning silicon
US5858858A (en) Annealing methods for forming isolation trenches
US5966614A (en) Silicon nitride-free isolation methods for integrated circuits
KR100355034B1 (ko) 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
US20030049893A1 (en) Method for isolating semiconductor devices
US6828248B1 (en) Method of pull back for forming shallow trench isolation
JP2001044273A (ja) 半導体装置の製造方法
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
US6617223B2 (en) Semiconductor-on-insulator structure fabrication having a temporary plug
US5891789A (en) Method for fabricating isolation layer in semiconductor device
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
US6261926B1 (en) Method for fabricating field oxide
JPH11340315A (ja) 半導体装置の製造方法
US6579777B1 (en) Method of forming local oxidation with sloped silicon recess
JPH08236611A (ja) 半導体装置の素子分離方法
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
US20030194870A1 (en) Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment
KR100321174B1 (ko) 반도체장치의 소자분리막 형성방법
KR100295918B1 (ko) 선택적 에피택셜 성장에 의한 트렌치 소자 분리 방법
KR100868654B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100674904B1 (ko) 선택적 에피택셜 성장을 이용한 반도체 장치의 소자 분리방법
KR100639198B1 (ko) 반도체 장치의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee