KR102028507B1 - 선택영역 성장법을 이용한 기판 재활용 방법 - Google Patents

선택영역 성장법을 이용한 기판 재활용 방법 Download PDF

Info

Publication number
KR102028507B1
KR102028507B1 KR1020170138530A KR20170138530A KR102028507B1 KR 102028507 B1 KR102028507 B1 KR 102028507B1 KR 1020170138530 A KR1020170138530 A KR 1020170138530A KR 20170138530 A KR20170138530 A KR 20170138530A KR 102028507 B1 KR102028507 B1 KR 102028507B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
pattern
etching
dielectric material
Prior art date
Application number
KR1020170138530A
Other languages
English (en)
Other versions
KR20190045676A (ko
Inventor
김효진
문승필
강성현
오화섭
이현행
제갈성
황남
Original Assignee
한국전력공사
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 한국광기술원 filed Critical 한국전력공사
Priority to KR1020170138530A priority Critical patent/KR102028507B1/ko
Priority to PCT/KR2018/000068 priority patent/WO2019083094A1/ko
Publication of KR20190045676A publication Critical patent/KR20190045676A/ko
Application granted granted Critical
Publication of KR102028507B1 publication Critical patent/KR102028507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 기판 재활용 방법에 대한 것으로서, 본 발명의 일 실시형태에 따른 선택영역 성장법을 이용한 기판 재활용 방법은, 기판 상에 유전체 물질로 패턴을 형성하는 단계, 상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계, 및 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계를 포함한다. 본 발명인 선택영역 성장법을 이용한 기판 재활용 방법에 따르면, ELO 공정시에 기판표면을 에칭하는 에천트를 사용하지 않음으로써 안정된 GaAs 기판의 표면을 유지할 수 있도록 하여 영구적인 GaAs 기판 재활용에 적용 가능하게 되고, 또한, 고속 ELO 공정을 위한 단위 셀 단위의 Isolation 에칭 공정이 별도로 필요하지 않음으로　공정비용 및 공정시간을 줄일 수 있다.

Description

선택영역 성장법을 이용한 기판 재활용 방법{METHOD FOR RECYCLING A SUBSTRATE USING SELECTIVE REGION GROWTH METHOD}
본 발명은 기판 재활용 방법에 대한 것으로서, 보다 구체적으로 태양전지, light emitting diode (LED) 및 광소자, 전자소자 등 기판 재활용 가능한 소자에 모두 적용할 수 있는 선택영역 성장법을 이용한 기판 재활용 방법에 대한 것이다.
III-V 물질은 실리콘 보다 매우 고가의 물질로서, 이를 저가화 하기 위한 많은 연구가 진행되어 왔다. 그 중, 최근 주요한 관심을 갖는 것 중 하나는 기판을 재활용하는 방법이다.　 태양전지, 레이저다이오드, 포토다이오드들의 광전 소자를 만들기 위해서 필요한 에피층의 두께는 수~수십 μm 이지만, 이를 안정하게 성장하기 위해서는 350 um 의 두께를 갖는 GaAs 기판이 필요하다. 또한, III-V족 화합물은 소자로의 기능이 에피층에서만 이루어질 수 있으므로, 기판은 단지 성장을 위해 필요한 것일 뿐이다. 따라서, 기판상에 성장된 에피층을 안정적으로 떼어낼 수 있다면 기판을 재활용할 수 있게 된다.
그러나, 보통 역방향 태양전지의 경우, 에피층의 윗면이 나중엔 bottom cell 밑면이 되기 때문에 성장된 에피의 윗면을 단위셀 면적만큼 금속전극으로 덮게 된다. 따라서, 적용될 단위 소자의 크기만큼 금속전극을 패턴하여 증착하고 isolation 에천트인 인산 혼합용액 (H3PO4:H2O2:H2O) 또는 염산 (HCl) 용액에 담그면 각 에천트 용액에 의하여 GaInAs, GaInAsP 물질들이 전극이 없는 부분을 에칭하게 된다. 따라서, 전극형태로 에칭을 하면서　AlAs 희생층까지 도달하게 된 구조를 얻게 되면　그 후 HF 혼합액으로 에칭을 할 경우 에칭할 수 있는 구간이 많아지므로 고속 ELO(Epitaxial Lift-off )가 가능하게 된다.
도 1은 역방향 다중접합 태양전지 구조에서 종래의 기판 재활용 방법을 적용했을 경우의 모습을 보여주는 개략도이다. 도 1에서 볼 수 있는 바와 같이, 일반적인 금속전극을 마스크로 에피층을 에칭하는 기존방식의 경우, AlAs 희생층(40) 면까지 에칭하는 동안 태양전지의 소자에 적용될 에피층(50)의 측면도 에칭이 되어 측면 에피층(50)에 손상이 가해질 수 있다. 또한, AlAs 희생층(40)은 약 50 nm 이하의 두께를 갖고 있기 때문에 AlAs 면에 도달할 때 정확히 에칭을 선택적으로 멈추기란 쉽지 않으므로 기판까지 에칭을 하게 될 수 있으며 이로 인해 기판 재활용 시 온전한 GaAs 기판의 표면을 가질 수 없게 된다(도 1 참조).
따라서, 이러한 단점을 보완하기 위해, InGaP와 같은 에칭 중단층을 삽입하게 된다. 도 2는 GaAs/InGaP 보호층의 주기 수에 따른　ELO 후 기판의 표면 거칠기를 나타내는 사진들이다. 이 방식에 따르면, GaAs 기판과 AlAs 희생층 사이에 에칭 멈춤층(etching stop layer) 인 GaInP 층을　성장해야 하며 이러한 구조는 한층보다는 몇 개의 주기를 갖는 GaInP/GaAs 층을 갖는 것이 유리하다. 도 2에서는 AlAs 희생층과 GaAs 기판 사이에 GaAs/InGaP층 을 성장하는 횟수에 따라 ELO 와 남아있는 GaAs/GaInP를 에칭한 후 GaAs 표면의 거칠기를 조사한 결과를 보여주는데, 이에 따르면 3번 주기로 성장했을 경우, 표면 거칠기가 제일 적은 것으로 나타나고 있다.
한국 공개특허문헌 KR 10-2001-0010041(공개일: 2001.02.05)
본 발명이 해결하고자 하는 기술적 과제는, 태양전지, light emitting diode (LED) 및 광소자, 전자소자 등 기판 재활용 영역에 있어서, ELO시 기판표면을 에칭하는 에천트를 사용하지 않음으로써 안정된 GaAs 기판의 표면을 유지할 수 있도록 하여 영구적인 GaAs 기판 재활용에 적용 가능한 선택영역 성장법을 이용한 기판 재활용 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 고속 ELO 공정을 위한 단위 셀 단위의 Isolation 에칭 공정이 별도로 필요하지 않음으로　공정비용 및 공정시간을 줄일 수 있는 선택영역 성장법을 이용한 기판 재활용 방법을 제공하는 것이다.
본 발명의 일 실시형태에 따른 선택영역 성장법을 이용한 기판 재활용 방법은, 기판 상에 유전체 물질로 패턴을 형성하는 단계, 상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계, 및 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계를 포함할 수 있다.
한편, 상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계는, 상기 패턴 이외의 영역에 희생층 및 에피층을 순차적으로 형성하는 단계, 상기 패턴 영역 및 상기 패턴 이외의 영역 간에 높낮이 차이가 없도록 포토 레지스트를 코팅하는 단계, 포토마스크를 이용하여 상기 패턴 이외의 영역의 포토 레지스트를 제거하는 단계, 및 전자빔 증착기를 이용하여 전극을 증착하고, 리프트 오프 공정을 통해 상기 패턴 영역의 포토 레지스트 및 전극을 제거하여 상기 패턴 이외의 영역에 전극층을 형성하는 단계를 포함할 수 있다.
또한, 상기 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계는, 상기 전극층 상에 flexible 시트 또는 rigid 시트를 본딩하는 단계 및 에칭액에 담가 상기 유전체 물질 및 상기 희생층을 에칭하여 상기 에피층을 상기 기판으로부터 분리하는 단계를 포함할 수 있다.
또한, 상기 flexible 시트 또는 rigid 시트에 하나 이상의 홀이 형성될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 선택영역 성장법을 이용한 기판 재활용 방법은, 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계 이후, 상기 기판이 분리된 에피층에 전극을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 유전체 물질은 HF에 의해 에칭 가능한 물질로서, SiO2, SiNx 및 ZnO 중 적어도 하나일 수 있다.
또한, 상기 패턴의 형태는 태양전지의 단위셀을 isolation하기 위한 형태이다.
또한, 상기 기판은 GaAs로 형성되고, 상기 희생층은 AlAs로 형성되며, 상기 전극층은 Au로 형성되고, 상기 에칭액은 HF 혼합물일 수 있다.
본 발명인 선택영역 성장법을 이용한 기판 재활용 방법에 따르면, 태양전지, light emitting diode (LED) 및 광소자, 전자소자 등 기판 재활용 영역에 있어서, ELO시 기판표면을 에칭하는 에천트를 사용하지 않음으로써 안정된 GaAs 기판의 표면을 유지할 수 있도록 하여 영구적인 GaAs 기판 재활용에 적용 가능하다.
또한, 고속 ELO 공정을 위한 단위 셀 단위의 Isolation 에칭 공정이 별도로 필요하지 않음으로　공정비용 및 공정시간을 줄일 수 있다.
도 1은 역방향 다중접합 태양전지 구조에서 종래의 기판 재활용 방법을 적용했을 경우의 모습을 보여주는 개략도이다.
도 2는 GaAs/InGaP 보호층의 주기 수에 따른　ELO 후 기판의 표면 거칠기를 나타내는 사진들이다.
도 3은 본 발명의 일 실시예 따른 선택영역 성장법을 이용한 기판 재활용 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 선택영역 성장법을 이용한 기판 재활용 방법에서, 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계(S200)의 순서도이다.
도 5는 본 발명의 일 실시예에 따른 선택영역 성장법을 이용한 기판 재활용 방법에서, 에칭액으로 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계(S300)의 순서도이다.
도 6a 내지 도 6l은 본 발명의 일 실시예에 따른 선택영역 성장법을 이용한 기판 재활용 방법의 각 과정을 설명하기 위한 개략도이다.
도 7은 본 발명의 다른 실시예에 따른 flexible 시트 또는 rigid 시트의 형태를 보여주는 투시도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
기판재활용의 방법은, 예를 들어, GaAs 기판과 소자용 에피층은 손상되지 않은 채 선택적으로 에칭에 반응되는 물질을 그 사이에 삽입함으로 이루어진다. GaInP 및 InGaAs 물질은, 예를 들어, HF 용액에 의해 에칭되지 않는 반면 AlAs 는 HF에 에칭되므로 선택 에칭 물질과 선택 에칭 용액은 각각 AlAs 와 HF 혼합액을 사용하게 된다. 따라서, GaAs 기판 상에 AlAs층을 성장하고 그 위에 소자에 적용할 GaxIn1-xAs (0≤x≤1) 또는 GaxIn1 - xAsyP1 -y (0≤x≤1, 0≤y≤1) 물질을 성장한 구조를 HF 혼합액에 담그면 AlAs 희생층이 에칭될 때, 소자에 적용되는 에피층과 기판이 서로 분리되는데 이러한 방법을 Epitaxial Lift-off (ELO) 방법이라고 한다. 분리된 에피층은 광전 소자공정을 갖게 되고 분리된 기판은 표면 처리해서 다시 에피층을 성장하는 방법으로 기판 재활용 절차를 갖게 된다.
한편, AlAs 희생층은 에피구조에 의해서 윗면이 가려져 있기 때문에 노출되어 있는 측면을 통해서만 HF 혼합액을 통해 에칭될 수 있다. 2인치 기판의 경우 약 12시간 이상의 에칭시간을 갖게 되는 데 기판의 면적이 커질수록 그 속도는 느려진다. 고속 에칭을 하기 위해서는 소자로 사용되는 단위셀 단위로 isolation 에칭을 함으로서 AlAs 희생층의 노출되는 면이 많아지도록 하여 HF 혼합액에 의한 측면 에칭 길이를 줄이는 방법을 사용한다.
그러나, 이미 도 1을 통해 확인한 바와 같이, 종래의 기술에서는 GaAs 기판 전면 상에 GaAs 버퍼층을 성장하고 GaInP 에칭 중단층 (Etching stop, ES)을 성장한 다음 다시 GaAs 완충층 그리고 그 위에 AlAs 희생층 그리고 그 위에 태양전지 구조에 대한 에피층을 성장한다. 금속 lift-off 공정을 통해 bottom 전극을 패턴화시켜 증착한 다음 그 전극을 마스크로 하여 에피층을 isolation 에칭 공정을 하게 된다. 고속화 ELO를 위해서는 HF 혼합액이 AlAs 희생층까지 잘 접근할 수 있도록 에칭을 해야 한다. 이때 사용되는 에칭용액은 InGaAs, GaAs 층에 대한 에칭은 H3P04 (인산): H2O2 : H2O = 3:4:1 의 혼합물을 쓰며, InGaP 및 InAlGaP, InGaAsP 등과 같은 물질은 HCl용액으로 에칭을 하게 된다. 이때, AlAs 층까지 isolation 에칭을 하는 동안 도 1에서 보는 바와 같이 태양전지의 에피 측면을 에칭하게 되어 측면표면이 불안정한 구조를 형성할 수 있다. 또한, isolation 에칭 시 AlAs 희생층이 매우 얇기 때문에 에칭용액에 의해 GaAs 기판의 표면을 에칭할 수 있다.　
이처럼, 종래의 ELO 기술은 AlAs 면까지 isolation 에칭 중 소자의 에피 측면을 에칭하여　측면 손상을 가져올 수 있고, 기판의 재활용을 위해 GaInP/GaAs 버퍼층에 대한 정확한 조건도 필요하다. 본 발명은 이러한 점을 개선하기 위해서 이하에서 isolation 에칭을 하지 않고 고속 ELO를 할 수 있는 기술을 제안할 것이다.
도 3은 본 발명의 일 실시예 따른 선택영역 성장법을 이용한 기판 재활용 방법의 순서도이고, 도 4는 일 실시예에 따른 본 발명의 선택영역 성장법을 이용한 기판 재활용 방법에서, 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계(S200)의 순서도이며, 도 5는 일 실시예에 따른 본 발명의 선택영역 성장법을 이용한 기판 재활용 방법에서, 에칭액으로 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계(S300)의 순서도이다.
우선, 도 3을 참고하면, 본 발명의 일 실시 형태에 따른 선택영역 성장법을 이용한 기판 재활용 방법은, 기판 상에 유전체 물질로 패턴을 형성하는 단계(S100), 상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계(S200), 및 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계(S300)를 포함할 수 있다.
단계 S100에서, 기판 상에 유전체 물질로 패턴을 형성하는데, 이 때의 패턴이란 isolation 에칭 공정을 수행하기 위한 패턴이다. 예를 들어, 도 1을 참조하면, 종래의 기술에서 isolation 에칭을 수행하기 위해 형성한 패턴의 형태일 수 있다. 예를 들어, 본 발명이 태양전지에 적용된다면, 상기 패턴은 태양전지 단위셀을 isolation하기 위한 패턴일 수 있다.
한편, 이하에서 각 구성요소가 특정 물질로 형성되었음을 가정하여 설명할 것이나, 이들 각 구성요소들이 본 실시예에서 설명하는 물질에 한정하는 것은 아니다. 예를 들어, 이하 설명에서, 기판은 GaAs로, 희생층은 AlAs로, 전극층은 Au로 형성된 것으로 가정하고 설명할 것이며, 에칭액은 HF 혼합물임을 가정하여 설명할 것이나, 각 구성요소를 이루는 물질이 이에 한정하는 것은 아니다.
또한, 기판상에 패턴을 형성할 때 유전체 물질이 사용되는데, 여기에서의 유전체 물질은 SiO2, SiNx 및 ZnO 중 적어도 하나를 포함할 수 있다. 이하에서는 이 중 SiO2를 예를 들어 설명할 것이나, SiNx 및 ZnO 등과 같이 에칭액(예를 들어, HF) 에 의해 에칭될 수 있는 물질이라면 상기 기판상에 패턴을 형성할 때 사용되는 유전체 물질이 될 수 있다. 본 발명은 이처럼, 초기 GaAs 기판위에 유전체 물질(예를 들어, SiO2) 패턴을 하고, 그 위에 AlAs 층 및 소자 관련 에피층을 선택영역 성장시킴으로써, 기존의 전면 성장 후 isolation 에칭 방식 대신 유전체 물질 패턴에 의한 선택영역 성장 방법을 선택하였다. 이는 이후 이 구조체를　HF 혼합물에 담가, SiO2 패턴과 AlAs를 동시에 에칭하게 함으로써, GaInP/GaAs 버퍼층의 필요 없이, 기판의 표면을 손상하지 않고서도 재활용할 수 있도록 하기 위함이다.
도 6a 내지 도 6l은 본 발명의 일 실시예에 따른 선택영역 성장법을 이용한 기판 재활용 방법의 각 과정을 설명하기 위한 개략도이다. 도 4를 참고하면, 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계(S200)는 상기 패턴 이외의 영역에 희생층 및 에피층을 순차적으로 형성하는 단계(S210), 상기 패턴 영역 및 상기 패턴 이외의 영역 간에 높낮이 차이가 없도록 포토 레지스트를 코팅하는 단계(S220), 포토마스크를 이용하여 상기 패턴 이외의 영역의 포토 레지스트를 제거하는 단계(S230), 전자빔 증착기를 이용하여 전극을 증착하는 단계(S240) 및 리프트 오프 공정을 통해 상기 패턴 영역의 포토 레지스트 및 전극을 제거하여 상기 패턴 이외의 영역에 전극층을 형성하는 단계(S250)를 포함할 수 있다. 이들 단계 S210 내지 S250은 도 6b 내지 도 6g에 대응된다.
우선, 도 6a에 도시된 바와 같이, 기판(10, 예를 들어 GaAs) 상에 유전체 물질(100)을 패턴하여 증착한다. 전술한 바와 같이 여기에서 사용되는 유전체 물질은 HF에 의해 에칭 가능한 물질로서, 예를 들어 SiO2 일 수 있으나, SiNx 및 ZnO일 수도 있다. 다음으로, 도 6b에 도시된 바와 같이, 유전체 물질의 패턴 이외의 영역(즉, 선택 영역)에 희생층(200, 예를 들어, AlAs)을 성장한다(S210).
다음으로 도 6c에 도시된 바와 같이, 유전체 물질의 패턴 이외의 영역에 에피층(300)을 형성한다(S210). 이 에피층은 예를 들어 역방향 다중접합 태양전지에 적용되는 것일 수 있다. 이 때, 패턴된 유전체 물질 위로 과성장(overgrowth)되지 않도록 성장 조건을 조절할 필요가 있다.
에피층이 선택 영역에 성장된 후, 도 6d에 도시된 바와 같이, 포토 레지스트(400, Photoresist)를 스핀 코팅하여 에피층 표면 위에 골고루 형성되게 한다. 이 때, 에피가 비워져 있는 isolation 부분으로 포토 레지스트(400)가 충분히 스며들게 함으로써 패턴 영역 및 상기 패턴 이외의 영역 간에 높낮이 차이가 없도록 포토 레지스트(400)를 코팅한다(S220).
다음으로, 도 6e에 도시된 바와 같이, 포토마스크(Photomask)를 이용하여 상기 패턴 이외의 영역의 포토 레지스트(400)를 제거한다(S230). 이에 따라 유전체 물질(100)의 패턴과 같은 형태의 패턴을 갖는 포토마스크를 이용하여 패턴된 유전체 물질(100)과 동일한 포토 레지스트(400)만 남기도록 한다.
다음으로, 도 6f에 도시된 바와 같이, 전자빔 증착기(electron beam evaporator)를 이용하여 전극(500, 예를 들어 Au bottom 전극)을 증착한다(S240).
다음으로, 도 6g에 도시된 바와 같이, 리프트 오프(Lift-off) 공정을 통해 패턴 영역의 포토 레지스트(400) 및 전극(500)을 제거하여 상기 패턴 이외의 영역에만 전극층(500)을 형성한다(S250).
도 5를 참고하면, 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계(S300)는, 상기 전극층 상에 flexible 시트 또는 rigid 시트를 본딩하는 단계(S310) 및 에칭액에 담가 상기 유전체 물질 및 상기 희생층을 에칭하여 상기 에피층을 상기 기판으로부터 분리하는 단계(S320)를 포함할 수 있다. 이들 단계 S310 내지 S320은 도 6h 내지 도 6k에 대응된다.
먼저, 도 6h에 도시된 바와 같이, 전극층 상에 flexible 시트 또는 rigid 시트(600)를 본딩한다(S310). flexible 시트 또는 rigid 시트(600)는 전극이 통하는 물질이다. 다음으로, 도 6i에 도시된 바와 같이, 에칭액(예를 들어, HF 혼합액)를 패턴 영역에 주입시켜, 도 6j에 도시된 바와 같이 패턴 영역의 유전체 물질(100) 및 선택 영역에서의 희생층(200)을 에칭함으로써, 도 6k에 도시된 바와 같이, 기판(10)으로부터 에피층(300)을 분리시킨다(S320).
도 7은 본 발명의 다른 실시예에 따른 flexible 시트 또는 rigid 시트의 형태를 보여주는 투시도이다. 도 7에 도시된 바와 같은 본딩 시트의 구조에 따르면, 도 6에서 설명하는 ELO 공정 중에서 특히 도 6h의 본딩 시트에 HF혼합액의 빠른 유입을 위한 홀이 형성되었다. 이에 따라 HF혼합액의 빠른 유입을 통하여 에칭속도를 향상시켜 전체 공정시간을 단축 할 수 있다.
한편, 본 발명의 다른 실시예에 따라, 도 6l에 도시된 바와 같이 기판이 분리된 에피층에 프론트 전극(front electrode)을 형성하는 단계를 더 포함할 수도 있다.
본 발명에서 제안하는 선택영역 성장법을 이용한 기판 재활용 방법에 따르면, ELO 공정시에 기판표면을 에칭하는 에천트를 사용하지 않음으로써 안정된 GaAs 기판의 표면을 유지할 수 있도록 하여 영구적인 GaAs 기판 재활용에 적용 가능하게 되고, 또한, 고속 ELO 공정을 위한 단위 셀 단위의 Isolation 에칭 공정이 별도로 필요하지 않음으로　공정비용 및 공정시간을 줄일 수 있게 되는 장점이 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 기판
100: 패턴된 유전체 물질
200: 희생층
300: 에피층
400: 포토 레지스트
500: 전극층
600: 본딩 시트
700: 프론트 전극

Claims (8)

  1. 기판 상에 유전체 물질로 패턴을 형성하는 단계;
    상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계; 및
    에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 상기 기판을 분리하는 단계; 를 포함하고,
    상기 패턴 이외의 영역에 희생층, 에피층 및 전극층을 순차적으로 형성하는 단계는,
    상기 패턴 이외의 영역에 희생층 및 에피층을 순차적으로 형성하는 단계;
    상기 패턴 영역 및 상기 패턴 이외의 영역 간에 높낮이 차이가 없도록 포토 레지스트를 코팅하는 단계;
    포토마스크를 이용하여 상기 패턴 이외의 영역의 포토 레지스트를 제거하는 단계; 및
    전자빔 증착기를 이용하여 전극을 증착하고, 리프트 오프 공정을 통해 상기 패턴 영역의 포토 레지스트 및 전극을 제거하여 상기 패턴 이외의 영역에 전극층을 형성하는 단계를 포함하는,
    선택영역 성장법을 이용한 기판 재활용 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 에칭액으로 상기 유전체 물질과 상기 희생층을 에칭하여 기판을 분리하는 단계는,
    상기 전극층 상에 flexible 시트 또는 rigid 시트를 본딩하는 단계; 및
    에칭액에 담가 상기 유전체 물질 및 상기 희생층을 에칭하여 상기 에피층을 상기 기판에서 분리하는 단계를 포함하는, 선택영역 성장법을 이용한 기판 재활용 방법.
  4. 제3항에 있어서,
    상기 flexible 시트 또는 rigid 시트에 하나 이상의 홀이 형성된, 선택영역 성장법을 이용한 기판 재활용 방법.
  5. 제1항에 있어서,
    상기 기판이 분리된 에피층에 전극을 형성하는 단계를 더 포함하는, 선택영역 성장법을 이용한 기판 재활용 방법.
  6. 제1항에 있어서,
    상기 유전체 물질은 HF에 의해 에칭 가능한 물질인, 선택영역 성장법을 이용한 기판 재활용 방법.
  7. 제6항에 있어서,
    상기 유전체 물질은 SiO2, SiNx 및 ZnO 중 적어도 하나인, 선택영역 성장법을 이용한 기판 재활용 방법.
  8. 제1항에 있어서,
    상기 기판은 GaAs로 형성되고, 상기 희생층은 AlAs로 형성되며, 상기 전극층은 Au로 형성되고, 상기 에칭액은 HF 혼합물인, 선택영역 성장법을 이용한 기판 재활용 방법.
KR1020170138530A 2017-10-24 2017-10-24 선택영역 성장법을 이용한 기판 재활용 방법 KR102028507B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170138530A KR102028507B1 (ko) 2017-10-24 2017-10-24 선택영역 성장법을 이용한 기판 재활용 방법
PCT/KR2018/000068 WO2019083094A1 (ko) 2017-10-24 2018-01-03 선택영역 성장법을 이용한 기판 재활용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170138530A KR102028507B1 (ko) 2017-10-24 2017-10-24 선택영역 성장법을 이용한 기판 재활용 방법

Publications (2)

Publication Number Publication Date
KR20190045676A KR20190045676A (ko) 2019-05-03
KR102028507B1 true KR102028507B1 (ko) 2019-10-04

Family

ID=66246975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170138530A KR102028507B1 (ko) 2017-10-24 2017-10-24 선택영역 성장법을 이용한 기판 재활용 방법

Country Status (2)

Country Link
KR (1) KR102028507B1 (ko)
WO (1) WO2019083094A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
KR101238169B1 (ko) 2011-01-28 2013-02-27 포항공과대학교 산학협력단 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법
JP2016082210A (ja) 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド 樹脂フィルム層の剥離方法及び薄膜素子デバイスの製造方法
KR101652791B1 (ko) 2010-10-28 2016-08-31 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355034B1 (ko) 1999-07-15 2002-10-05 삼성전자 주식회사 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
KR101542249B1 (ko) * 2009-06-25 2015-08-05 한양대학교 산학협력단 기판의 재사용이 가능한 태양 전지
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
CN106165111A (zh) * 2014-01-15 2016-11-23 密歇根大学董事会 外延剥离太阳能电池与迷你抛物面聚光器阵列通过印刷方法的集成
KR20160047759A (ko) * 2014-10-23 2016-05-03 주식회사 에스티라이트 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
KR101652791B1 (ko) 2010-10-28 2016-08-31 삼성전자주식회사 반도체 소자 제조 방법
KR101238169B1 (ko) 2011-01-28 2013-02-27 포항공과대학교 산학협력단 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법
JP2016082210A (ja) 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド 樹脂フィルム層の剥離方法及び薄膜素子デバイスの製造方法

Also Published As

Publication number Publication date
KR20190045676A (ko) 2019-05-03
WO2019083094A1 (ko) 2019-05-02

Similar Documents

Publication Publication Date Title
US7682944B2 (en) Pendeo epitaxial structures and devices
US9269724B2 (en) Semiconductor device comprising epitaxially grown semiconductor material and an air gap
FR2593326A1 (fr) Procede de fabrication d'un dispositif a cellule solaire
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
CN110808533B (zh) 一种高速dfb芯片中含铝材料的高温icp刻蚀方法
KR20160047759A (ko) 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법
JP5394091B2 (ja) 半導体装置の製造方法
KR102028507B1 (ko) 선택영역 성장법을 이용한 기판 재활용 방법
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
US5327450A (en) Optical semiconductor device and process of prodcuing same
TW200528576A (en) Buried heterostructure device fabricated by single step MOCVD
JPH08162625A (ja) 半導体の光集積回路の製造方法
US20220064818A1 (en) Method of manufacturing semiconductor element, semiconductor element, and substrate
US11088244B2 (en) Devices having substrates with selective airgap regions
US20130313686A1 (en) Method for manufacturing semiconductor device, epitaxial substrate for use therein and semi-finished semiconductor device
KR20200136434A (ko) GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판
KR102636118B1 (ko) Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판
US20200273702A1 (en) Defect-free heterogeneous substrates
CN116111456B (zh) 集成ⅲ-ⅴ族激光器的硅光器件及制造方法
KR102636121B1 (ko) Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판
US20240030381A1 (en) Method for Producing a Semiconductor Body and Semicondcutor Arrangement
CN112151355B (zh) 氮化镓自支撑衬底的制作方法
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법
JPH05102607A (ja) 埋込み構造半導体レーザの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right