JP7378239B2 - 積層体、窒化物半導体層の製造方法 - Google Patents

積層体、窒化物半導体層の製造方法 Download PDF

Info

Publication number
JP7378239B2
JP7378239B2 JP2019140276A JP2019140276A JP7378239B2 JP 7378239 B2 JP7378239 B2 JP 7378239B2 JP 2019140276 A JP2019140276 A JP 2019140276A JP 2019140276 A JP2019140276 A JP 2019140276A JP 7378239 B2 JP7378239 B2 JP 7378239B2
Authority
JP
Japan
Prior art keywords
crystal growth
mask layer
semiconductor layer
nitride semiconductor
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019140276A
Other languages
English (en)
Other versions
JP2021020435A (ja
Inventor
賢太郎 村川
剛太 西村
敏洋 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019140276A priority Critical patent/JP7378239B2/ja
Publication of JP2021020435A publication Critical patent/JP2021020435A/ja
Priority to JP2023187039A priority patent/JP2024014881A/ja
Application granted granted Critical
Publication of JP7378239B2 publication Critical patent/JP7378239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laminated Bodies (AREA)

Description

本開示は、積層体に関する。
III族窒化物半導体である窒化ガリウム(GaN)は、シリコンに代わる次世代パワー半導体として、近年注目されている。単結晶基板上でIII族窒化物半導体をエピタキシャル成長させ、結晶欠陥の少ないIII族窒化物半導体層を得る製造方法が知られている。この製造方法では、例えば、下地基板の第1の面から下地基板の厚さ方向に伸び、かつ、下地基板に形成された転位と繋がる縦長ピットを複数形成した後に、第1の面の上に、縦長ピットの少なくとも一部分を空洞として残して、III族窒化物半導体を成長させる(下記の特許文献1を参照)。
特開2015-151626号公報
上記下地基板には高密度の転位またはピットが存在していることがある。このため、このような下地基板を再利用するには、表面の研磨により、これらの転位またはピットを取り除く必要がある。
しかしながら、下地基板の表面を研磨すれば、下地基板の板厚が大きく減少することがある。このように、下地基板を再利用するための方法には改善の余地がある。
本開示の積層体は、半導体結晶を気相成長させるための積層体であって、
結晶成長面を有する下地基板と、
前記下地基板の前記結晶成長面上に位置して、前記結晶成長面が露出するウインドウを有するマスク層と、を備え、
前記下地基板の前記結晶成長面は、前記マスク層に覆われた領域では前記結晶成長面に沿った転位の面密度が1×10/cm以下である。
本開示の積層体によれば、下地基板の結晶成長面は、マスク層に覆われた領域の転位の面密度が1×10/cm以下であるため、転位が生じている部分を許容可能な範囲まで研磨などによって除去する必要がなく、積層体の再利用が容易となる。
本開示の一実施形態の積層体の下地基板の結晶成長面上にマスク層が形成された状態を示す断面図である。 本開示の一実施形態の積層体の下地基板の結晶成長面上に半導体層が形成された状態を示す断面図である。 本開示の一実施形態の積層体からマスク層が除去された状態を示す断面図である。 本開示の下地基板の結晶成長面の転位の発生状態を示す比較例および実施例の拡大写真である。 本開示の下地基板の結晶成長面のピットの発生状態を示す比較例および実施例の拡大写真である。
以下、本開示の一実施形態に係る積層体について、模式的に示した各図を参照して説明する。図1は、下地基板11の結晶成長面12上にマスク層13が配設された本実施形態の積層体1を示す断面図である。図2は、積層体1の下地基板11の結晶成長面12上に半導体層16が形成された状態を示す断面図である。図3は、積層体1からマスク層13が除去された状態を示す断面図である。
積層体1は、下地基板11と、マスク層13とを備える。下地基板11の材料としては、例えば、窒化物半導体が用いられるが、窒化物半導体中に不純物がドーピングされたn型半導体、または、p型半導体であってもよい。その場合、不純物密度は、1×1019cm-3程度以下のものを使用し得る。
ここで「窒化物半導体」は、例えば、AlxGayInzN(0≦x≦1;0≦y≦1;0≦z≦1;x+y+z=1)によって構成される。本実施形態において、下地基板11は少なくとも表面はGaNからなる。下地基板11は、GaN基板のほか、サファイア基板、SiC基板などのGaN以外の材料からなる基板の表面にGaN層を形成した基板を使用してもよい。
マスク層13によって、下地基板11に結晶成長面12が露出するウインドウ15が形成される。マスク層13は、下地基板11の結晶成長面12上に、例えば、ストライプパターンなどの所定の形状のマスクパターンで形成される。マスク層13の形成方法としては、まず、下地基板11の結晶成長面12上に、例えば、プラズマ気相成長(Plasma Chemical Vapor Deposition;PCVD)法などによって、マスク層13の材料となる珪素化合物である、例えばSiOなどを堆積させる。
マスク層13の材料としては、酸化シリコンなどの珪素化合物、酸化アルミニウムなどのアルミニウム化合物、およびタングステンまたはクロムなどの遷移金属の少なくとも1種を含むものでよい。マスク層13の堆積方法は、PCVD法に限られず、真空蒸着法、イオンプレーティング、スパッタリング、ミストCVD法など、マスク材料に適した公知の方法を適宜用いることができる。
続いて、フォトリソグラフィー法およびエッチングによって、マスク層13を所定のパターン形状にパターニングする。本実施形態においては、図1に示すように、マスク層13の隣り合うストライプパターンの間の空間がウインドウ15として規定される。ウインドウ15の幅は、例えば、2μm~20μmとすることができる。マスク層13の各ストライプの幅は、例えば、50μm~200μmとすることができ、マスク層13の厚さは、100nm~500nmである。
マスク層13の厚さが100nmよりも薄いと、マスク層13に覆われた結晶成長面12の領域に転位が生じやすくなり、厚さが500nmよりも厚いと、半導体層16の結晶成長がしにくくなる。
ウインドウ15において露出している下地基板11の結晶成長面12を起点として、半導体結晶からなる半導体層16を、横方向エピタキシャル気相成長(Epitaxial Lateral Overgrowth;ELО)法によって形成する。半導体層16の材料としては、例えばGaNなどの窒化物半導体が用いられる。
ELO法には、有機金属気相成長(Metal Organic Chemical Vapor Deposition;MOCVD)法のほか、原料であるIII族元素として塩化物を用いるハイドライド気相成長(Vaper Phase Epitaxy;HVPE)法、分子線気相成長(Molecular Beam Epitaxy:MBE)法などを用いることが可能である。成長工程中に、不純物の原料ガスの割合などを変化させて、半導体層16をLED(Light Emitting Diode)およびLD(Laser Diode)などの光半導体素子として機能する多層膜として構成することも可能である。
ELO法によって結晶成長面12上に成長した半導体結晶は、マスク層13のウインドウ15を超えると、マスク層13の上面に沿って横方向にも結晶が成長する。結晶成長は、半導体層16が、隣り合う半導体層16と、接触または互いに重なり合う前に終了させる。これは、隣接する半導体層16同士が接すると、その接触部分において、貫通転位などの結晶欠陥が生じ易くなるためである。このようにして、例えば、GaNなどをELO法によって成長させたバルク結晶を得ることができる。
ELO法による気相成長によって形成される半導体層16の幅は、例えば、50μm~200μm程度であり、高さは、10μm~50μm程度である。半導体層16は、気相成長後に、マスク層13の表面に単位面積あたり90%以上の割合で析出していることが好ましい。
以上のように半導体層16を形成した場合、結晶成長面12のマスク層13に覆われた領域には、転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。例えば、下地基板11として、GaN基板を用い、そのc面(0001)上に結晶成長させる場合、結晶成長面12のマスク層13に覆われた領域には、結晶成長面12に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少なく、例えば、転位の面密度は1×10/cm以下である。したがって、これらの転位が正常に結晶成長可能な密度になるまで下地基板11を粗研磨して除去する必要がなく、積層体1の再利用が容易となる。
下地基板11の結晶成長面12は、マスク層13に覆われた領域において、例えばSEM(Scanning Electron Microscope)による観察によって、ピットの面密度を測定できる。この場合、観察できる複数箇所の領域(例えば、100μm角の領域)において、直径(外接円の直径または最大長さ)が300nm以上のピットの平均面密度が5×10/cm以下である。また、断面SEM、AFM(Atomic Force Microscope)またはレーザー顕微鏡などで複数のピットの深さを測定できる。ピットの平均深さは、10nm~1000nmである。また、ピットの平均アスペクト比(=平均ピット深さ/平均ピット径)は、0.5~2である。ピットの平均面密度、平均深さおよび平均アスペクト比がこれらの数値範囲であれば、再利用時における下地基板11の結晶成長面12の研磨量を低減し、あるいは不要とすることができ、積層体1の再利用が容易になり得る。
図4は下地基板11の結晶成長面12の転位の発生状態を示す比較例および実施例の拡大写真であり、図5は下地基板11の結晶成長面12のピットの発生状態を示す比較例および実施例の拡大写真である。本実施形態の積層体1によれば、厚さが100nm~500nmのマスク層13によって、マスク層13の下地基板11への密着性が低下し、半導体層16と下地基板11との格子不整合によって結晶成長面12上に生じる応力が緩和され、マスク層13に覆われた結晶成長面12の領域に転位の発生がしにくくなるとともに、下地基板11へのピットの発生を抑制することができる。マスク層13の厚さが100nm未満の場合、上記の応力緩和が生じにくく、反対に、マスク層13の厚さが500nmを超える場合、半導体層16の結晶成長中にマスク層13が剥がれやすくなる。
本実施形態の積層体1によれば、半導体層16が、気相成長後に、マスク層13の表面に単位面積あたり90%以上の割合で析出している。これによって、MOCVD法で使用するトリエチルガリウム(TEGa)またはトリメチルガリウム(TMGa)などの原料ガスによるマスク層13との反応がしにくくなる。さらに、マスク層13および下地基板11における転位およびピットの形成が低減し得る。これらにより、下地基板11の再利用が容易になるとともに、半導体層16の生産性を向上することができる。
次に、積層体1の製造方法について説明する。図1は、下地基板11を製造する下地基板準備工程と、下地基板11の結晶成長面12上にウインドウ15を備えたマスク層13を形成するマスク層形成工程とが完了した時点における積層体1の構成を示している。
下地基板準備工程は、例えば、GaN基板上に、MOCVD法などによって、下地基板11となる窒化物半導体を成長させる工程である。下地基板11の大きさは、結晶成長させる半導体層16の大きさに応じて適宜選択可能である。
マスク層13は、前記の通り、真空蒸着法、イオンプレーティング、スパッタリング、ミストCVDなどの方法によって、下地基板11の結晶成長面12上にSiOなどを積層させた薄膜を形成する。その後、これをフォトリソグラフィー法およびエッチングによるパターニングによって形成する。
ウインドウ15から露出している下地基板11の結晶成長面12上を起点として、ELO法によって、半導体結晶からなる半導体層16が形成される。半導体層16の材料としては、例えば、GaNなどの窒化物半導体が用いられる。
ELOには、MOCVD法のほか、原料であるIII族元素として塩化物を用いるハイドライド気相成長(Vaper Phase Epitaxy;HVPE)法、分子線気相成長(Molecular Beam Epitaxy;MBE)法などを用いることが可能である。成長工程中に、不純物の原料ガスの割合などを変化させて、半導体層16をLEDまたはLDとして機能する多層膜として形成することも可能である。
ELOにより成長した半導体結晶がマスク層13のウインドウ15を超えると、マスク層13の上面に沿って横方向にも結晶が成長する。結晶成長は、半導体層16が、隣り合う半導体層16と、接触または互いに重なり合う前に終了させる。これは、隣接する半導体層16同士が接すると、その接触部分において、貫通転位などの結晶欠陥が生じやすくなるためである。このようにして、例えば、GaNなどをELOによって成長させたバルク結晶を得ることができる。
半導体層16の結晶成長工程を完了後、マスク層除去工程に移り、結晶成長した半導体層16を実質的に侵さないエッチング材を用いて、マスク層13だけを除去する。SiOからなるマスク層13の場合、例えば、HF系ウェットエッチングによってマスク層13を除去することができる。
エッチングによって、マスク層13が除去された後は、半導体層16は、ウインドウ15に残された柱状の部分のみによって支持される形状となるため、半導体層16を下地基板11から容易に分離することができる。
半導体層16を分離した下地基板11には、ウインドウ15に位置する結晶成長面12以外には、後続する結晶成長に格子不整合などの欠陥を生じるような転位は存在しない。例えば、下地基板11として、GaN基板を用い、そのc面上に結晶成長させる場合、結晶成長面12のマスク層13に覆われた領域には、c面に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。そのため、ウインドウ15に位置する結晶成長面12の上にマスク層13を形成することで、新たに積層体1を製造し、下地基板11の粗研磨などの再生処理を行うことなく、半導体層16の結晶成長に再利用することが可能である。
積層体1の製造方法によれば、下地基板11の結晶成長面12のマスク層13で覆われた領域には転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。例えば、下地基板11として、GaN基板を用い、そのc面上に結晶成長させる場合、結晶成長面12のマスク層13に覆われた領域には、c面に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。したがって、これらの転位を研磨により除去する必要がなく、再利用が容易な積層体を提供することができる。
積層体1の製造方法によれば、下地基板11の結晶成長面12は、マスク層13に覆われた領域において、外接円の直径が300nm以上のピットの面密度が、5×10/cm以下である。また、ピットの平均深さは、10nm~1000nm、ピットの平均アスペクト比(=ピット深さ/ピット径の平均値)は、0.5~2である。ピットの面密度、平均深さおよび平均アスペクト比がこれらの数値範囲内であれば、結晶成長面12の研磨が不要であるか、あるいは僅かな研磨でよく、再利用が容易な積層体1を提供することができる。
積層体1の製造方法によれば、積層体1が、厚さが100nm~500nmであるマスク層13を有していることによって、下地基板11に発生する応力が緩和され、転位が生じにくくなるとともに、下地基板11へのピットの発生を抑制することができる。
1 積層体
11 下地基板
12 結晶成長面
13 マスク層
15 ウインドウ
16 半導体層

Claims (7)

  1. 窒化物半導体を含み、結晶成長面を有する下地基板と、前記結晶成長面上に位置する第1マスク層および前記結晶成長面を露出させるウインドウを備える積層体を用いて、前記ウインドウから前記第1マスク層上に窒化物半導体層を成長させる工程と、
    前記第1マスク層を除去する工程と、
    前記下地基板から前記窒化物半導体層を分離する工程とを含み、
    前記結晶成長面のうち前記第1マスク層と重なっていた第1領域は、前記結晶成長面に沿った転位の面密度が1×10/cm以下であり、
    前記結晶成長面のうち、前記ウインドウと重なっていた第2領域の上に第2マスク層を形成して得られる新たな積層体窒化物半導体層の成長に再利用する、窒化物半導体層の製造方法。
  2. 前記第1マスク層の厚みが100nm~500nmである、請求項1に記載の窒化物半導体層の製造方法
  3. 前記第1マスク層は、珪素化合物、アルミニウム化合物、および遷移金属の少なくとも1つを含む、請求項1または2に記載の窒化物半導体層の製造方法
  4. 前記第1領域には、直径が300nm以上のピットが、5×10/cm以下の面密度で存在している、請求項1~3のいずれかに記載の窒化物半導体層の製造方法
  5. 前記ピットの平均深さが10nm~1000nmである、請求項4に記載の窒化物半導体層の製造方法
  6. 窒化物半導体を気相成長させるための積層体であって、
    結晶成長面を有する下地基板と、
    記結晶成長面上に位置する、マスク層および前記結晶成長面を露出させるウインドウとを備え、
    記結晶成長面は、前記ウインドウと重なり、前記結晶成長面に沿った転位の面密度が1×10/cm以下である第1領域と、前記マスク層の一部と重なり、前記転位の面密度が前記第1領域よりも大きな第2領域とを含む、積層体。
  7. 前記下地基板が再利用基板である、請求項6に記載の積層体。
JP2019140276A 2019-07-30 2019-07-30 積層体、窒化物半導体層の製造方法 Active JP7378239B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019140276A JP7378239B2 (ja) 2019-07-30 2019-07-30 積層体、窒化物半導体層の製造方法
JP2023187039A JP2024014881A (ja) 2019-07-30 2023-10-31 半導体成長基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019140276A JP7378239B2 (ja) 2019-07-30 2019-07-30 積層体、窒化物半導体層の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023187039A Division JP2024014881A (ja) 2019-07-30 2023-10-31 半導体成長基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021020435A JP2021020435A (ja) 2021-02-18
JP7378239B2 true JP7378239B2 (ja) 2023-11-13

Family

ID=74573010

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019140276A Active JP7378239B2 (ja) 2019-07-30 2019-07-30 積層体、窒化物半導体層の製造方法
JP2023187039A Pending JP2024014881A (ja) 2019-07-30 2023-10-31 半導体成長基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023187039A Pending JP2024014881A (ja) 2019-07-30 2023-10-31 半導体成長基板の製造方法

Country Status (1)

Country Link
JP (2) JP7378239B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095585A (ja) 2013-11-13 2015-05-18 古河機械金属株式会社 半導体デバイスの製造方法
JP2019112266A (ja) 2017-12-25 2019-07-11 株式会社サイオクス 窒化物半導体基板、半導体積層物、積層構造体、窒化物半導体基板の製造方法および半導体積層物の製造方法
WO2020138226A1 (ja) 2018-12-26 2020-07-02 京セラ株式会社 半導体素子の製造方法、半導体素子および基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095585A (ja) 2013-11-13 2015-05-18 古河機械金属株式会社 半導体デバイスの製造方法
JP2019112266A (ja) 2017-12-25 2019-07-11 株式会社サイオクス 窒化物半導体基板、半導体積層物、積層構造体、窒化物半導体基板の製造方法および半導体積層物の製造方法
WO2020138226A1 (ja) 2018-12-26 2020-07-02 京セラ株式会社 半導体素子の製造方法、半導体素子および基板

Also Published As

Publication number Publication date
JP2024014881A (ja) 2024-02-01
JP2021020435A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US8377796B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
US8118934B2 (en) Non-polar III-V nitride material and production method
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
US7709858B2 (en) Nitride semiconductor light emitting device
US7682944B2 (en) Pendeo epitaxial structures and devices
JP5539395B2 (ja) 半導体素子、発光素子及びこれの製造方法
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
CN101752487A (zh) 半导体器件制造方法
JP5706919B2 (ja) 半導体基板の製造方法
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
JPWO2003015143A1 (ja) Iii族窒化物半導体膜およびその製造方法
TW200915631A (en) Method for growing an epitaxial layer
US20180182622A1 (en) Method making it possible to obtain on a crystalline substrate a semi-polar layer of nitride obtained with at least one of the following materials: gallium (ga), indium (in) and aluminium (al)
EP2634294B1 (en) Method for manufacturing optical element and optical element multilayer body
KR101370742B1 (ko) 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법
JP6249250B2 (ja) Iii族窒化物半導体及びその製造方法
JP7378239B2 (ja) 積層体、窒化物半導体層の製造方法
US20230402564A1 (en) Method of transferring a pattern to an epitaxial layer of a light emitting device
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
JP7221302B2 (ja) 半導体素子の製造方法、半導体素子および半導体デバイス
JP3849855B2 (ja) 窒化物半導体基板の製造方法
US20220376132A1 (en) Method for manufacturing semiconductor element
CN108847437A (zh) 一种发光二极管的外延片及其制作方法
JP3823781B2 (ja) 窒化物半導体基板およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231031

R150 Certificate of patent or registration of utility model

Ref document number: 7378239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150