JPWO2003015143A1 - Ｉｉｉ族窒化物半導体膜およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体膜およびその製造方法 Download PDF

Info

Publication number
JPWO2003015143A1
JPWO2003015143A1 JP2003519979A JP2003519979A JPWO2003015143A1 JP WO2003015143 A1 JPWO2003015143 A1 JP WO2003015143A1 JP 2003519979 A JP2003519979 A JP 2003519979A JP 2003519979 A JP2003519979 A JP 2003519979A JP WO2003015143 A1 JPWO2003015143 A1 JP WO2003015143A1
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
etching
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003519979A
Other languages
English (en)
Inventor
平松　和政
和政 平松
三宅　秀人
秀人 三宅
治正 吉田
治正 吉田
達大 漆戸
達大 漆戸
雄祐 寺田
雄祐 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya Industrial Science Research Institute
Original Assignee
Nagoya Industrial Science Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya Industrial Science Research Institute filed Critical Nagoya Industrial Science Research Institute
Publication of JPWO2003015143A1 publication Critical patent/JPWO2003015143A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

格子欠陥が少なく、かつ膜厚の大きなＩＩＩ族窒化物半導体膜、およびその製造方法を提供すること。ドライエッチングにおいて、下方の電極の上面に、石英基板とＩＩＩ族窒化物半導体とを載置した状態でエッチングを行うことにより、ＩＩＩ族窒化物半導体１０１の上面にナノピラー５０が形成される。このナノピラー５０の上面に、更に新たなＩＩＩ族窒化物半導体膜５３を堆積させる。

Description

技術分野
本発明は、ＩＩＩ族窒化物半導体膜および、その製造方法に関するものである。
背景技術
ＩＩＩ族窒化物半導体膜、例えばＧａＮ、ＡｌまたはＩｎを適当な割合で混合した混晶ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１かつ０≦ｘ＋ｙ≦１）は、エネルギーギャップが１．９５ｅＶ〜６．２８８ｅＶであり、かつ直接遷移型の半導体である。このため、例えばＳｉＣなどの間接遷移型に属する材料に比べると、発光効率の点で本質的に優れた特性を持ち、発光ダイオード、レーザーダイオードおよび、紫外線受光素子などの材料に適している。
ＩＩＩ族窒化物半導体膜の製造方法としては、良質で厚膜、大面積のものを得る方法が知られていないことから、ＩＩＩ族窒化物半導体膜とは格子定数および熱膨張係数の異なる基板上（例えば、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓなど）に、ＡｌＮまたはＧａＮのバッファ層を形成し、そのバッファ層上にＧａＮがエピタキシャル成長法により形成されている。例えば、ＧａＮを用いた青色ＬＥＤの発光チップでは、サファイア基板上に、ＧａＮバッファ層、ｎ型ＧａＮ層、ｎ型ＧａＡｌＮ層、ＩｎＧａＮ層、ｐ型ＧａＡｌＮ層、およびｐ型ＧａＮ層が順次積層されたダブルヘテロ構造を形成したものが知られている。
ところが、サファイア基板上にＩＩＩ族窒化物半導体膜を形成する方法では、成長したＧａＮ膜と基板との格子定数の違いから、ＧａＮ膜には多くの格子欠陥が存在する。このため、格子欠陥が少なく、かつ膜厚の大きなＩＩＩ族窒化物半導体膜を作製するため、ストライプマスクを利用したエピタキシャル横方向成長（ＥＬＯ）（例えば、特開平１０−３１２９７１号公報）や一部分をエッチング除去後に再成長（ＰＥＮＤＥＯ）が行われている。
このように、格子欠陥の少ないＧａＮ膜作製のためにＥＬＯやＰＥＮＤＥＯが考え出されているが、これらの方法では成長開始部分の間隔がマイクロメータオーダーと比較的大きい。このため、ＧａＮの再成長部分では、下層からの格子欠陥がその上部へ伝搬されて膜の成長が行われてしまい、面内に欠陥の少ない結晶膜を均一に得ることが出来なかった。更に、ＥＬＯではマスク材料であるＳｉＯ２による汚染の影響を受け、純度の高いＩＩＩ族窒化物半導体膜を得ることが出来なかった。
また、基板材料となるサファイアは電気絶縁性であるために、サファイア基板の上面に電極を設けることができない。このため、ＩＩＩ族窒化物半導体膜に電極を設けるためには、半導体膜の一部を露出させる必要がある。例えば、前述のダブルヘテロ構造を例にとって説明すると、最上層であるｐ型ＧａＮ層から順に、ｐ型ＧａＡｌＮ層、ＩｎＧａＮ層およびｎ型ＧａＡｌＮ層の一部を除去して、ｎ型ＧａＮ層の一部を露出させ、このｎ型ＧａＮ層の表面にｎ電極を設けることになる。なお、ｐ電極は、最上層のｐ型ＧａＮ層表面に設ける。このように、半導体の一部を除去するために、エッチングを施さなければならない。このエッチング処理は、結晶にダメージを与えてしまい、デバイス性能が低下する一因となっていた。
また、ＧａＮはガラスなどに比べると、光に対する屈折率が大きい（例えば、ガラスの屈折率は１．５であり、ＧａＮの屈折率は２．５である）ために、結晶と空間の境界面での反射が大きな問題となっている。つまり、ＧａＮを用いた場合には、発光素子では取出し光の損出として、受光素子では受光感度の低下として、素子の性能を十分に利用することの障害となっており、特性の優れた発光素子または受光素子を製造することが困難であった。この問題を回避するために、従来では多層膜コーティングなどの方法も用いられている。しかしながら、紫外領域より短い波長で用いられる場合には、有機物であるコーティング材料が著しく損傷を受けるために、コーティングの特性を維持することが困難であった。また、フォトリソグラフィーによって、マスクパターンを作成する方法では、露光に用いられる光の波長は、短くてもＫｒＦエキシマレーザの２４８ｎｍであることから、ＧａＮの表面上に、数ｎｍ（ナノメータ）から百ｎｍ程度の微細なマスクを作製する事はできなかった。
本発明は上記した種々の事情に鑑みてなされたものであり、その目的は、格子欠陥が少なく、かつ膜厚の大きなＩＩＩ族窒化物半導体膜及びその製造方法を提供することであり、また他の目的は、受光特性または発光特性の優れたＩＩＩ族窒化物半導体膜及びその製造方法を提供することである。
発明の開示
本発明者らは、例えば窒化ガリウム系化合物半導体膜などのＩＩＩ族窒化物半導体膜を製造する方法に関して鋭意検討し、ＩＩＩ族窒化物半導体からなるナノメータオーダーの柱状構造（ナノピラー）を形成し、そのナノピラー上に新たなＩＩＩ族窒化物半導体膜を堆積することにより当初の目的を達成できることを見い出し、基本的には本発明を完成するに至った。
第１の発明は、以下の各工程、▲１▼エッチングされるＩＩＩ族窒化物半導体（下層）の表面に、そのＩＩＩ族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記ＩＩＩ族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程、▲２▼前記ナノピラー上に新たなＩＩＩ族窒化物半導体（上層）を堆積させてＩＩＩ族窒化物半導体膜を形成する堆積工程を含むことを特徴とするＩＩＩ族窒化物半導体膜の製造方法である。
上記▲１▼のナノピラー作製工程において、前記エッチング遅速物質は、固体としてエッチング室内に載置されており、ドライエッチングの際にエッチングガスに曝されるようにすることが好ましい。
また、前記エッチング遅速物質は、ＳｉＯ２であることが好ましい。
第２の発明は、格子欠陥が１０２個／ｃｍ２以上１０８個／ｃｍ２以下であり、かつ膜厚が１μｍ以上１０４μｍ以下であることを特徴とするＩＩＩ族窒化物半導体膜である。そのようなＩＩＩ族窒化物半導体膜を製造する場合には、第１の発明により製造されたＩＩＩ族窒化物半導体膜を前記ナノピラー部分で分離することにより作製することが好ましい。
第３の発明は、以下の工程、▲３▼ＩＩＩ族窒化物半導体の表面に、そのＩＩＩ族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記ＩＩＩ族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程を含むことを特徴とするＩＩＩ族窒化物半導体膜の製造方法である。
また、作製されたナノピラーは、ＩＴＯ（酸化インジウム・スズ）、Ａｌ２Ｏ３、ＳｉＯ２等で充填することもできる。そのようにしてナノピラーを充填する物質の屈折率は、１〜２．５の範囲であることが好ましい。なおこのときには、ナノピラー表面のエッチング遅速物質を取り去って、円滑な充填層の形成に寄与できるように、例えば化学エッチングを行うことが好ましい。充填させる方法としては、例えば、有機金属化合物気相成長法（ＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ））、ハイドライドＶＰＥ法（ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）、または分子線エピタキシャル成長法（ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ））などの方法が例示される。
次に本発明をさらに詳しく説明する。本発明により製造されるＩＩＩ族窒化物半導体膜の材料としては、ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ等のＩＩＩ族元素（例えば、ガリウム）と窒素とを含むＩＩＩ−Ｖ族半導体であり、一般に式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１かつ、０≦ｘ＋ｙ≦１）で表わすことができる。これらＩＩＩ族窒化物半導体膜は、純粋なもの、或いは不純物がドープされたものでもよく、また不純物としては、ｐ型、ｎ型のいずれでもよい。
また、ＩＩＩ族窒化物半導体膜としては、単一層構造のもの、或いは多層構造のもののいずれでもよい。更に、ＩＩＩ族窒化物半導体膜が多層構造の場合には、その全ての層がＩＩＩ族窒化物半導体で形成されている場合の他に、その全ての層のうち少なくとも１層がＩＩＩ族窒化物半導体で形成された場合を含む。また、ＩＩＩ族窒化物半導体は、例えばサファイア等の基板上に形成されていてもよい。本発明は、例えばダブルヘテロ構造のような多層構造のＩＩＩ族窒化物半導体膜の製造にも、良好に用いることができる。
「エッチング遅速物質」とは、ドライエッチングするときに、本質的なターゲット物質であるＩＩＩ族窒化物半導体のエッチングレートよりも小さいエッチングレートを備えた物質のことである。そのようなエッチング遅速物質がＩＩＩ族窒化物半導体の表面に存在すると、ドライエッチングのスピードがターゲット表面において均一ではなくなってしまう。このため、エッチング遅速物質が存在する部分は、そうでない部分よりもエッチングが遅く行われることになり、ターゲット表面に凹凸構造（ナノピラー）が形成されることになる（詳細については後述する）。具体的なエッチング遅速物質としては、石英（ＳｉＯ２）、サファイア、ニッケル、有機レジストなどが例示される。
「ドライエッチング」とは、化学的な湿式エッチングとは異なり、気体の放電を利用したエッチング方法のことであり、例えば反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴エッチング（ＥＣＲ）、電磁結合プラズマエッチング（ＩＣＰ）などの方法がある。
「存在させた状態」とは、ＩＩＩ族窒化物半導体の表面にエッチング遅速物質がナノメータオーダー（１μｍよりも小さい範囲）として存在する状態のことを意味している。そのような状態を達成する方法としては、例えば、（ｉ）ドライエッチングを行う室内に、固体としてのエッチング遅速物質を載置した状態でエッチングすることにより、スパッタリング効果でエッチング遅速物質をエッチング室内に発生させ、それをＩＩＩ族窒化物半導体の表面に付着させる方法、（ｉｉ）エッチング遅速物質をエッチング室内に流入させる方法、（ｉｉｉ）ナノメータオーダーのエッチング遅速物質を予めナノピラーを作製するＩＩＩ族窒化物半導体（▲１▼のナノピラー作製工程における下層）の表面に適当に振り掛けておく方法などが挙げられる。
「ナノピラー」とは、ナノメータオーダーの大きさからなる断面を備えた小柱が複数にわたって突設された構造のことを意味している。そのようなナノピラーでは、エッチングされたＩＩＩ族窒化物半導体膜に存在した格子欠陥が存在している確率が非常に小さくなる。更には、ナノピラーの頂部を結晶成長の核として新たに堆積されるＩＩＩ族窒化物半導体膜には、ナノピラーに上記格子欠陥があったとしても、その影響はほとんど表れない。また、ＩＩＩ族窒化物半導体膜の表面にナノピラーを設けることにより、光の反射率が減少し、透過率が向上するので、ナノピラーを備えたＩＩＩ族窒化物半導体膜を用いて、発光デバイスまたは受光デバイスを製造すれば、従来のものに比べて良質な（つまり、発光デバイスにおいては発光効率が向上し、受光デバイスにおいては感度が向上する）デバイスとなる。
第１の発明または第３の発明において、ナノピラー作製工程（▲１▼または▲３▼）では、ＩＩＩ族窒化物半導体をドライエッチングするときに、目標となるＩＩＩ族窒化物半導体の表面にエッチング遅速物質を存在させた状態とし、ドライエッチングを行う。エッチング遅速物質のエッチングレートは、ＩＩＩ族窒化物半導体のエッチングレートに比べて低いために、エッチング遅速物質が付着している表面部分では、エッチング遅速物質が微小なマスクとして働き、エッチングの初期段階で微小な凹凸構造が形成される。ここで僅かに凸状となった箇所は、凹状となった箇所に比べると電界が高くなるために、引き続いてイオン化したエッチング遅速物質が付着する確率が高くなる。こうして、エッチング遅速物質の再付着とエッチング用ガスプラズマによるエッチングが繰り返して進行することにより、ナノピラーが作製されるものと考えられる。
より具体的な方法を記述すると、例えば、１０−４Ｐａのオーダーに減圧されたエッチング室内に設置された正負一対の電極（例えば、平行平板電極）の一方の上面にＩＩＩ族窒化物半導体膜を置き、エッチング室内にエッチング遅速物質を存在させた状態で、前記電極に高周波電力を印加してプラズマ発生ガスからプラズマを発生させ、そのプラズマによりＩＩＩ族窒化物半導体膜をエッチングして、ナノピラーを作製する。作製されたナノピラーの寸法は、約１００ｎｍ以下のものが大部分となることに加え、隣接するナノピラーの間隔寸法（間隙）は、平均的に数十ｎｍ〜約１００ｎｍ程度とすることができる。このため、約１００ｎｍ程度の距離でナノピラーと間隙とを繰り返して構成することが可能となる。すると、１ｃｍ中に、最大で約１ｘ１０６程度のナノピラーが構成されることとなり、１ｃｍ２中には、最大で約１ｘ１０１２程度のナノピラーを作製することができる。
なおナノピラー作製工程（▲１▼または▲３▼）では、エッチングガスの種類には依らず、一般的にＩＩＩ族窒化物半導体をドライエッチングに使用可能なガス、例えばＣｌ２ガス、ＢＣｌ３ガス、ＳｉＣｌ４ガス、ＳＦ６ガス、ＣＨＦ３ガス、ＣＦ４ガス、ＣＣｌ２Ｆ２ガス、ＣＣｌ４ガス、Ａｒなどの不活性ガス等を単独で、或いは適当に混合させながら用いることができる。なお、その場合には、ガス流量は、０．１ｍｌ／ｍｉｎ〜５００ｍｌ／ｍｉｎであることが好ましい。
また、ナノピラー作製工程（▲１▼または▲３▼）では、固体としてのエッチング遅速物質を選択して、エッチング室内にその物質を載置しておくことにより、ドライエッチング操作中にエッチング用ガスプラズマに曝されるように構成しておくことが好ましい。そのようにすれば、エッチング操作中に、エッチング遅速物質がスパッタリング効果でプラズマ中に飛散し、さらに一部がイオン化されて、そのエッチング遅速分子がＩＩＩ族窒化物半導体の表面に付着することで、目標となるＩＩＩ族窒化物半導体がナノピラーとしてエッチングされる。この発明では、エッチング遅速物質をエッチング室内に載置しておけばよいため、エッチング時の条件管理を簡易とできる。
ナノピラー作製工程（▲１▼または▲３▼）で使用する固体エッチング遅速物質の形態としては、例えばウエハの形態、ウエハから切り出したチップの形態などが例示される。また、一般的に置き方としては、固体エッチング遅速物質の上面側にＩＩＩ族窒化物半導体を載置すること、またはＩＩＩ族窒化物半導体の近くに固体エッチング遅延物質を置くことができる。また、固体エッチング遅速物質の露出面積（つまり、プラズマによりエッチングされる固体エッチング遅速物質の面積）は、エッチングされるＩＩＩ族窒化物半導体の大きさ及び所望のナノピラーの分布密度に合わせて適当に決定することができる。具体的には、固体エッチング遅速物質の露出面積は、ＩＩＩ族窒化物半導体の露出面積に比べて、２〜１００の範囲にあることが好ましい。また、エッチング遅速物質としてＳｉＯ２を用いれば、従来から汎用されているマスク物質をそのまま利用できるので、従来の構成に大きな変更を加えることなく発明を実施できる。
ナノピラー作製工程（▲１▼または▲３▼）において、ドライエッチング時のエッチング室内圧力は、通常のドライエッチングにおける場合と同様であり、例えば、０．０１Ｐａ〜１００Ｐａの範囲内に設定できる。また、高周波電力密度も通常のドライエッチングにおける場合と同様であり、例えば０．０１Ｗ／ｃｍ２〜１０Ｗ／ｃｍ２の電力密度を用いることができる。なお、本発明において、ＩＩＩ族窒化物半導体の表面に施すマスクとしては、二酸化ケイ素（ＳｉＯ２）を用いることが好ましい。二酸化ケイ素は、一般にエッチング用ガスプラズマ（例えば、塩素ガスプラズマ）に対して、エッチングされにくい性質を有しているからである。
第１の発明においては、こうして形成されたＩＩＩ族窒化物半導体（下層）からなるナノピラーを核として、そのナノピラー上に新たなＩＩＩ族窒化物半導体（上層）を堆積させる（▲２▼堆積工程）。なおこのときには、ナノピラー表面のエッチング遅速物質を完全に取り去って、円滑な上層形成に寄与できるように、例えば化学エッチングを行うことが好ましい。上層を堆積させる方法としては、例えば、有機金属化合物気相成長法（ＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ））、ハイドライドＶＰＥ法（ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）、または分子線エピタキシャル成長法（ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ））などの方法が例示される。
また、第１の発明によれば、ナノピラー中には、下層のＩＩＩ族窒化物半導体から引き続いて存在する格子欠陥が、そのまま存在する確率が非常に小さくなるため、その上面には格子欠陥が非常に少ないＩＩＩ族窒化物半導体膜（上層）が積層される。これに加えて、上層は格子定数などの物理的性質が同じＩＩＩ族窒化物半導体からなるナノピラーの上部に積層されるので、従来のようにサファイアなどの格子定数・熱膨張係数が異なるものの上部に積層された場合に比べると、非常に安定した状態となる。このため、従来には製造することが困難であった膜厚が大きなＩＩＩ族窒化物半導体膜を提供することが可能となる。こうして、本発明の方法により、ナノピラーと上層との間を分離することにより、格子欠陥が、１０２個／ｃｍ２〜１０８個／ｃｍ２、好ましくは１０２個／ｃｍ２〜１０５個／ｃｍ２であり、更に好ましくは１０２個／ｃｍ２〜１０３個／ｃｍ２であり、かつ膜厚が０．１μｍ〜１０４μｍ、好ましくは１μｍ〜１０４μｍ、より好ましくは１μｍ〜５ｘ１０２μｍ、更に好ましくは１μｍ〜１０μｍのＩＩＩ族窒化物半導体膜を提供することが可能となる。
なお、ナノピラーと上層との間を分離する方法としては、物理的な方法（例えば、鋭利な刃物や、ダイヤモンドのように硬度が高い物質を備えたカッター等で切断したり、衝撃や剪断応力を加えてナノピラー部を破断する。）、又は化学的な方法（ナノピラー部分にエッチング液をしみこませることにより、ナノピラー部分のみを溶解させて分離する。）等を用いることができる。また、分離された上層において、ナノピラーが位置していた面側は、研磨・平坦化することが好ましい。
そして、この半導体膜を基板として、更にＩＩＩ族窒化物半導体膜を成長させ、発光素子等の光素子、トランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子を作製することができる。
第３の発明は、ＩＩＩ族窒化物半導体膜の表面にナノピラーを備えた発光デバイス、または受光デバイスを製造する方法である。▲３▼ナノピラー作製工程は、第１の発明における▲１▼ナノピラー作製工程と同様の方法によって行われる。本発明では、ナノピラーはＩＩＩ族窒化物半導体膜の表面に設けられる。また、▲３▼ナノピラー作製工程においては、表面に適当なマスクを設けて、所定のパターンを作製することができる。
第１の発明によれば、応力ひずみが無く、格子欠陥が少なく、かつ膜厚の大きなＩＩＩ族窒化物半導体膜を効率よく短時間に製造することができる。更に、この半導体膜上に、欠陥の少ない混晶ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１かつ、０≦ｘ＋ｙ≦１）形成して、多層膜とすることができるので、発光効率や受光効率の高い発光、受光デバイスを提供できる。
また、第１の発明に従って作製したＩＩＩ族窒化物半導体膜（上層）は、下部に存在するサファイア基板、バッファ層および応力ひずみや欠陥を多く含むＩＩＩ族窒化物半導体（下層）をナノピラー部を境界として剥離して、ＩＩＩ族窒化物半導体膜とすることができるので、デバイス作製における裏面電極（従来には、サファイア基板に近い側の半導体膜に設けられていた電極）の形成が容易となり工程が簡素化できることに加え、発光有効面積の増加など設計自由度が大きくなる。
第３の発明によれば、従来には安定して製造することが困難であった１０６／ｃｍ２〜１０１２／ｃｍ２の分布密度のナノピラーを容易に提供することができる。また、この発明によって製造されたＩＩＩ族窒化物半導体膜は、ナノピラー構造の特性によって、光の反射率特性または透過率特性が向上する（つまり、反射率は減少し、透過率は増加する）。このため、発光効率を向上させた発光デバイス、または感度を向上させた受光デバイスを提供することができる。
また、特に、ＩＩＩ族窒化物半導体としてＡｌを含むＡｌＧａＮまたはＡｌＮを用いた場合には、短波長（例えば、約２００ｎｍ程度）についても反射率特性が向上すると考えられることから、従来には困難であった紫外線領域の光についても、良好な光デバイスを提供することが可能となり得る。
発明を実施するための最良の形態
次に本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、本発明は、下記の実施形態または実施例によって限定されるものではなく、発明の要旨を変更することなく様々な態様で実施することができる。さらに、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
１．第１の発明を実施するための最良の形態
次に、第１の発明（つまり、▲１▼ナノピラー作製工程と▲２▼堆積工程とを含むＩＩＩ族窒化物半導体膜の製造方法）を実施するための最良な形態について説明する。
＜ナノピラー作製工程＞
図１は、本発明の発明を実施するために使用可能なドライエッチング装置の一例を示す概略図である。この装置には、エッチング室１、高周波電源２、排気装置、プラズマ発生ガス導入装置が含まれている。
より具体的には、例えばステンレス製のエッチング室１の内部には、正負一対の平行平板型電極１１，１２が対向して設置されている。両電極は、一般には、陽極１１がアース電位に保たれる一方、陰極１２には高周波電力が印加される。陰極１２はプラズマガスにより激しくたたかれ、温度が上昇する。このため、陰極１２を冷却するために、裏面側に冷却水が流通できるように中空構造とされている。陰極１２には、１３．５６ＭＨｚの高周波電源２がマッチングボックス２２を介して接続されており、プラズマが制御される。
エッチング室１には、排気管３が設けられている。排気管３には、ドライポンプ、ターボポンプ等が組み合わされた排気装置（図示せず）が接続さている。この排気装置の駆動により、エッチング室１の内部空間は、例えば１０−４Ｐａ以下の真空にすることができる。このエッチング室１内の圧力は、排気管３の中途に配設された例えば圧力調整バルブ３３により調整され、常に一定範囲の真空度に保たれる。
エッチング室１には、さらに各プラズマ発生ガスをエッチング室１内に導入するためのガス導入管４ａ，４ｂが設けられている。これらのガス導入管４ａ，４ｂの他端側は、外部のプラズマ発生ガス源（図示せず）に接続されている。より具体的には、エッチング室１には、エッチング用ガス（例えば、塩素ガス）を導入するための第１のガス導入管４ａと、その他のガス（必要な場合に、第１のガスと混合させてドライエッチングを行うためのガス）を導入するための第２のガス導入管４ｂとが設けられている。各ガスの流量はガス導入管４ａ，４ｂにそれぞれ配設されたマスフローコントローラー４４ａ，４４ｂにより制御される。なお、第１のガスのみをプラズマ発生ガスとしてエッチング室１内に導入する場合には、ガス導入管４４ｂを省略、または閉鎖しておく。
次に、上記のドライエッチング装置を用いて、ＩＩＩ族窒化物半導体をエッチングする操作（ナノピラー作製工程）について説明する。なお以下の例では、ＧａＮ層の表面にナノピラーを作製する工程について例示しているが、本発明の技術的範囲はこれに止まらず、式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１かつ、０≦ｘ＋ｙ≦１）で表わされるＩＩＩ族窒化物半導体の表面にナノピラーを作製する方法に用いることができる。
まず、ＩＩＩ族窒化物半導体膜の構造について、図２及び図３を参照しつつ説明する。このＩＩＩ族窒化物半導体膜は、図２（ａ）及び図２（ｂ）に示すように、例えばサファイア基板５１の上面に設けられたバッファ層５２の上面側に設けられる。バッファ層５２としては、例えば約２０ｎｍ程度の厚さのＡｌＮを用いることができる。
バッファ層５２の上面には、例えばＭＯＶＰＥ法によって、ＩＩＩ族窒化物半導体膜１０１（例えば、ＧａＮを用いることができる。）が形成されている（図３（ｃ））。
このような構造を備えたサンプル５５（サファイア基板５１の表面にバッファ層５２と、半導体膜１０１が設けられた全体物を意味する。）をエッチングするには、各陰極１２の上面側に、固体としての石英基板５６を載置し、その上面または周辺に、例えばウエハの形態にあるサンプル５５を載置する。なお、サンプル５５を石英基板５６の上面に載置する場合には、石英基板５６の断面形状はサンプル５５の断面形状よりも大きくしておき、石英基板５６がエッチングガスに曝されるようにしておく。
次いで、排気装置を駆動してエッチング室１の内部を１０−４Ｐａのオーダーの圧力となるまで排気する。エッチング室１の内部の真空度が安定した後、ガス導入管４ａから塩素ガスを所定の流量となるようにマスフローコントローラー４４ａで制御しつつ、エッチング室１の内部空間に導入する。このとき同時に、排気装置によりエッチング室１の内部を排気し、圧力調整バルブ３３を調整してエッチング室１の内部圧力を所定の圧力に制御する。エッチング室１の内部圧力が安定した後、高周波電源２からマッチングボックス２２を介して電圧を印加すると、両電極１１，１２間に塩素ガスプラズマが発生する。
この塩素ガスプラズマは、石英基板５６をエッチングしつつ、サンプル５５のＩＩＩ族窒化物半導体膜１０１をスパッタリング及びエッチングする（ナノピラー作製工程）。こうしてエッチング操作により、ＩＩＩ族窒化物半導体膜１０１の表面には、図８（ｄ）に示すように、ナノピラー５０が形成される。このナノピラー５０の直径は約１０ｎｍ〜約２００ｎｍとなる。また、隣り合うナノピラー５０同士の間隔は、平均して約１００ｎｍ程度となる。なお、ナノピラー５０の直径および間隔は、エッチング時の条件によって、適当に変更することもできる。このようなナノピラー構造を形成するために、一般的なリソグラフィーによる方法を用いようとすると、ナノメーターオーダーのマスクが必要となり、また同様に露光に用いる光の波長もナノメータオーダーが要求されるため、現時点では実現できない。
このようにしてナノピラー５０を作製した場合には、図５に示すように、下層のＩＩＩ族窒化物半導体１０１に存在した格子欠陥１０１Ａの多くは、ナノピラー５０の基端部分から中央部分で中断されてしまうため、上端部分（つまり、上層となるＩＩＩ族窒化物半導体５３の足場となる部分）に引き継がれることがない。このため、ナノピラー５０の上面に堆積されるＩＩＩ族窒化物半導体５３（上層）には、極めて少数の格子欠陥１０１Ａしか存在しないことになる。
＜堆積工程＞
次いで、図４に示すように、ナノピラー５０の上面側に新たなＩＩＩ族窒化物半導体５３を堆積させる（堆積工程）。その堆積方法としては、既述のようにＭＯＣＶＤ法、ＨＶＰＥ法、またはＭＢＥ法などが挙げられる。
こうして、新たなＩＩＩ族窒化物半導体（上層）５３が得られたら、その上層５３とナノピラー５０との間を切断して、上層５３を単体として得ることができる。上層５３とナノピラー５０との間を切断する一方法としては、例えば図８に示すようにして、ダイヤモンドカッター２００を用いることができる。また、単体として得られた上層５３を基板として、その上面側に更に新たなＩＩＩ族窒化物半導体膜を堆積することができる。
２．第３の発明を実施するための最良の形態
次に、第３の発明を実施するための最良な形態について説明する。
（１）受光デバイスを作製する方法
受光デバイスは、図１０に示すように、サファイア基板５１の上面にバッファ層５２を積層し、その上にナノピラー５０を設けたＧａＮ層１０１が積層させた構造とすることができる。
▲３▼ナノピラー作製工程については、上記の「１．第１の発明を実施するための最良の形態の＜ナノピラー作製工程＞」と同様に行うことができるので、重複記載を避けるため、記述を省略する。
なお、ナノピラー５０を作製する際には、予め適当なマスク６０（例えば、ＳｉＯ２）を施した状態でエッチング操作を行うことにより、図９に示すように、表面に所定のパターンを備えたＩＩＩ族窒化物半導体膜を作製することができる。
また、マスクを施してナノピラー５０が形成されなかった所定の位置に電極５７を作製することにより、図１０に示すような受光デバイスを作製することができる。
（２）発光デバイスを作製する方法
発光デバイスは、図１１に示すような構成とすることができる。図１１に示す発光デバイスは、サファイア基板５１の上面にバッファ層５２を設けた基板上に、例えばＭＯＶＰＥ法によって、下層から順に、ｎ−ＧａＮ層６０（第１の半導体層）、ＩｎＧａＮ層６１（第２の半導体層であり、発光層となる）、ｐ−ＧａＮ層６２（第３の半導体層）を積層したＩＩＩ族窒化物半導体膜から構成されている。上記の構造で、第２の半導体層は、第１の半導体層と第３の半導体層とによって挟まれたサンドイッチ様の構造となる。この発光デバイスが良好な作用を示すために、第２の半導体層のバンドギャップエネルギーは、第１の半導体層のバンドギャップエネルギー及び第３の半導体層のバンドギャップエネルギーよりも小さい物質となるような選択を行うことが好ましい。ここで、第１の半導体層の厚さは約数百〜数千ｎｍ、第２の半導体層の厚さは約数ｎｍ〜約６０ｎｍ、第３の半導体層の厚さは約数ｎｍ〜百ｎｍ程度とすることができる。また、正負一対の電極５７Ａ、５７Ｂは、ｐ−ＧａＮ層６２及びｎ−ＧａＮ層６０にそれぞれ設ける。
次に、最外層にナノピラーを作製する手順について説明する。サファイア＜０００１＞基板５１の上面に、バッファ層５２を介して、例えばＭＯＶＰＥ法によりｎ−ＧａＮ層６０、ＩｎＧａＮ層６１、及びｐ−ＧａＮ層６２を成長させる。このときｎ−ＧａＮ層６０及びｐ−ＧａＮ層６２の厚さは約３００ｎｍ、ＩｎＧａＮ６１の厚さは約２０ｎｍとする。更に上面には、例えばＲＦスパッタ法により、ＳｉＯ２を約３００ｎｍの厚さで堆積させ、通常のフォトリソグラフィ技術により、＜１１００＞方向に５μｍのライン及びスペースパターンを作製して、エッチング用サンプル５５とする。このサンプル５５を用いた以外は、上記の「１．第１の発明を実施するための最良の形態の＜ナノピラー作製工程＞」と同様の操作を行うことにより、ｐ−ＧａＮ層６２の表面にナノピラー６３を作製することができる。
上記のようにして作製したＩＩＩ族窒化物半導体膜に、正負一対の電極５７Ａ，５７Ｂを作製する。正側電極５７Ａは、ｐ−ＧａＮ層６２の上面側に作製する。また、負側電極５７Ｂは、ｐ−ＧａＮ層６２とＩｎＧａＮ層６１とを貫きｎ−ＧａＮ層６０に達する凹部をエッチングによって形成した後に、ｎ−ＧａＮ層６０の表面に作製する。
また、ナノピラー５０を作製した後には、図１２に示すように、これらのナノピラー５０の隙間を適当な充填物質５８（例えば、ＩＴＯ（酸化インジウム・スズ）、Ａｌ２Ｏ３、ＳｉＯ２等が例示される。）で充填することもできる（充填工程）。充填工程の際には、ナノピラー５０の表面に付着したエッチング遅速物質を取り去って、円滑な充填層の形成に寄与できるように、例えば化学エッチングを行うことが好ましい。充填物質５８を充填させる方法としては、例えば、有機金属化合物気相成長法（ＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ））、ハイドライドＶＰＥ法（ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｅｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）、分子線エピタキシャル成長法（ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ））などが例示される。
＜実施例＞
次に、本発明を実施例により説明する。なお以下の各実施例において、前述のエッチング装置（図１）を使用した。
実施例１
（１）ナノピラー作製工程
サファイア＜０００１＞基板上に、例えばＭＯＶＰＥ法によりＧａＮ（窒化ガリウム）を２μｍ〜３μｍの厚さに成長させたものをエッチングされるＩＩＩ族窒化物半導体（下層）として用いた。このＧａＮの上面には、例えばＲＦスパッタ法により、ＳｉＯ２を３００ｎｍの厚さで堆積させ、通常のフォトリソグラフィ技術により、＜１１００＞方向に５μｍのライン及びスペースパターンを作製して、エッチング用サンプル５５とした。
エッチング室１のステージ上に、石英基板５６を設置した。この石英基板５６の周辺または上面に、エッチング用サンプル５５を載置した。
その後、真空ポンプでエッチング室１を５×１０−４Ｐａまで排気した。エッチング室１内部の真空度が安定した後、エッチング室１の内部にガス導入管４ａから塩素ガスをマスフローコントローラー４４ａで制御しながら、３０ｍｌ／ｍｉｎの流量で導入した。これと同時に、真空ポンプによりエッチング室１の内部を排気し、圧力調整バルブ３３を調整して、エッチング室１内を６Ｐａの減圧に制御した。
エッチング室１内の真空度が安定したことを確認してから、高周波電源２により電圧を加え、両電極１１，１２間にプラズマを発生させ、１００Ｗ（なお、面積は１７７ｃｍ２）の条件で約４分間のドライエッチングを行った。
ドライエッチング後、サンプル５５をエッチング室１から取り出し、エッチング面を走査型電子顕微鏡（ＳＥＭ）で観察した。図６及び図７には、ＧａＮのエッチング面の構造をＳＥＭにより観察した写真を示す図を示した。本実施例によれば、プラズマ中の塩素イオンがＧａＮ周辺の石英基板に衝突し、スパッタリング効果によりＳｉＯ２がプラズマ中に飛び出す。そのうち一部のＳｉＯ２はイオン化されて、負にバイアスしているＧａＮ膜上に再付着するものと考えられる。ここで、ＳｉＯ２はＧａＮに比べると、塩素ガスプラズマに対するエッチングレートが１０分の１〜２０分の１程度と低いために、微小なマスクとして働くことから、サンプル５５の表面に微小な凹凸構造が形成される。ＳｉＯ２が付着してわずかに凸となった箇所は凹部に比べると、電界が高くなるため引き続いてＳｉＯ２が付着する確率が高くなる。このようにしてＳｉＯ２の再付着と塩素ガスプラズマによるエッチングが繰り返し並行して進んだ結果、ナノピラーが得られたものと考えられる。このナノピラーは、その太さが数十ｎｍ〜数百ｎｍであり、その高さが約５００ｎｍであった。また、ナノピラーの分布密度は、約１０６ｃｍ２〜約１０１２／ｃｍ２であった。なお、高さは、エッチング時間に大きく依存することが判明した。
（２）堆積工程
こうして作製されたナノピラーのＧａＮの上面に、例えばＭＯＣＶＤによって、新たなＧａＮ（上層）の成長を行うことができた（図４を参照）。その際の条件としては、トリメチルガリウム（ＴＭＧ）を４８μｍｏｌ／ｍｉｎ、ＮＨ３を１１／ｍｉｎで流し、１０００℃、３００Ｔｏｒｒとした。この条件によって、１時間当たり約３μｍ〜４μｍの厚さのＧａＮの成長が確認された。なお、上層のＧａＮの膜厚は、約３μｍ程度であった。
（３）分離工程
次に、ナノピラーと上層との間を切り離して、上層のみを分離するためにダイヤモンドカッターを使用した。図８には、回転式のダイヤモンドカッター２００をナノピラー５０に沿って当てることにより、上層５３を分離している様子を示したものである。単体として得られた上層５３については、裏面側（ナノピラー５０が存在していた面側）を研磨・平坦化した。こうして、格子欠陥が少なくかつ、膜厚が大きなＧａＮ半導体膜を得ることができた。この上層５３は、従来のもの（すなわち、非伝導性のサファイア基板の上面にＧａＮ層が設けられているもの）とは異なり、ＧａＮの単層であり、その裏面側には他の基板が存在していない。
かかるＧａＮ膜５３を基板として用いれば、その上面に成長するＩＩＩ族窒化物半導体層に好適な結晶性が得られる。更に、この基板には、従来のサファイア基板とは異なり、導電性を付与することができるので、ＩＩＩ族窒化物半導体素子の表裏両面に電極を形成することが可能となる。よって、従来のものに比べると、半導体素子の製造工程数が減少し、コストダウンを図ることも可能となる。
実施例２：ナノピラーを備えたＩＩＩ族窒化物半導体膜の特性評価
上記のようにして作製したナノピラーを備えたＩＩＩ族窒化物半導体膜の特性を評価した。図１２には、波長と反射率との関係を示すグラフを示した。また、図１３には、波長と透過率との関係を示すグラフを示した。
反射率及び透過率共に、ナノピラーを備えたＧａＮ（実線）と、ナノピラーを備えていないＧａＮ（破線）とのデータを比較した。なお、いずれのグラフにおいても、周期的な振動はＧａＮ膜による光の干渉によるものである。８００ｎｍより短い波長においては、反射率、透過率ともに高い効果（すなわち、反射率は減少し、透過率は向上する。）が得られた。ナノピラーでは、特にＧａＮのバンドギャップに相当する約３６０ｎｍを境として、それ以下の波長領域では、反射率が０に近い値となった。バンドギャップ以下の波長領域では、光がＧａＮに吸収されるために透過率の値は必然的に０となる（図１３）が、それ以上の波長領域で透過率が向上していることから、バンドギャップ以下の波長領域においても、ナノピラーの場合には光がほとんど反射されることなく、効率よくＧａＮ結晶内に吸収されると考えられた。
【図面の簡単な説明】
第１図は、本発明の実施に使用することができるエッチング装置の概要を示す断面図である。
第２図は、ＩＩＩ属窒化物半導体にナノピラーを形成する手順を示す図−１である。（ａ）はＩＩＩ族窒化物半導体の基礎となるサファイア基板を、（ｂ）はサファイア基板の表面にＡｌＮバッファ層を形成したときの様子をそれぞれ示している。
第３図は、ＩＩＩ族窒化物半導体にナノピラーを形成する手順を示す図−２である。（ｃ）はバッファ層の表面にＩＩＩ族窒化物半導体であるＧａＮ層を形成した様子を、（ｄ）はＧａＮ層の表面にナノピラーを形成したときの様子をそれぞれ示している。
第４図は、ナノピラー上にＩＩＩ族窒化物半導体を積層したときの断面図である。
第５図は、ナノピラー上にＩＩＩ族窒化物半導体を積層したときの結晶転移欠陥（格子欠陥）の様子を示す断面模式図である。
第６図は、実施例１に記載した方法によりＩＩＩ族窒化物半導体をエッチングした後のエッチング面の結晶構造の断面を示す電子顕微鏡写真図である。
第７図は、実施例１に記載した方法によりＩＩＩ族窒化物半導体をエッチングした後のエッチング面の結晶構造の斜め上方から見たときの電子顕微鏡写真図である。
第８図は、ダイヤモンドカッターを使用して、ナノピラー部分を切断している様子を示す断面図である。
第９図は、所定の位置にマスクを施した状態でナノピラーを形成したときの様子を示す断面図である。
第１０図は、ＩＩＩ族窒化物半導体にナノピラーを設けた受光デバイス構造の一例を示す断面図である。
第１１図は、ＩＩＩ族窒化物半導体にナノピラーを設けた発光デバイス（ＬＥＤ）構造の一例を示す断面図である。
第１２図は、ナノピラーをＳｉＯ２等の充填物質で充填したときのＩＩＩ族窒化物半導体膜の断面図である。
第１３図は、ナノピラーを備えたＩＩＩ族窒化物半導体膜の反射率特性を示すグラフである。なお、グラフの横軸は波長（ｎｍ）を、縦軸は反射率をそれぞれ示している。また、二つのグラフ線のうち、破線はナノピラーを備えない従来のＩＩＩ属窒化物半導体膜の反射率特性を、実線はナノピラーを備えたＩＩＩ族窒化物半導体膜の反射率特性をそれぞれ示している。
第１４図は、ナノピラーを備えたＩＩＩ族窒化物半導体膜の透過率特性を示すグラフである。なお、グラフの横軸は波長（ｎｍ）を、縦軸は透過率をそれぞれ示している。また、二つのグラフ線のうち、破線はナノピラーを備えない従来のＩＩＩ属窒化物半導体膜の透過率特性を、実線はナノピラーを備えたＩＩＩ族窒化物半導体膜の透過率特性をそれぞれ示している。
なお、図中の符号は、それぞれ、エッチング室１、高周波電源２、排気管３、ガス導入管４ａ，４ｂ、電極１１，１２、ＧａＮ（ＩＩＩ族窒化物半導体）１０１、石英基板５６である。

Claims (9)

  1. 以下の各工程、
    ▲１▼エッチングされるＩＩＩ族窒化物半導体（下層）の表面に、そのＩＩＩ族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記ＩＩＩ族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程、
    ▲２▼前記ナノピラー上に新たなＩＩＩ族窒化物半導体（上層）を堆積させてＩＩＩ族窒化物半導体膜を形成する堆積工程、
    を含むことを特徴とするＩＩＩ族窒化物半導体膜の製造方法。
  2. 上記▲１▼のナノピラー作製工程において、前記エッチング遅速物質は、固体としてエッチング室内に載置されており、ドライエッチングの際にエッチングガスに曝されるようにしたことを特徴とする請求項１に記載のＩＩＩ族窒化物半導体膜の製造方法。
  3. 前記エッチング遅速物質は、ＳｉＯ２であることを特徴とする請求項１または請求項２のいずれかに記載のＩＩＩ族窒化物半導体膜の製造方法。
  4. 格子欠陥が１０２個／ｃｍ２以上１０８個／ｃｍ２以下であり、かつ膜厚が１μｍ以上１０４μｍ以下であることを特徴とするＩＩＩ族窒化物半導体膜。
  5. 請求項１〜請求項３のいずれかに記載の方法により製造されたＩＩＩ族窒化物半導体膜を前記ナノピラー部分で分離することにより作製したＩＩＩ族窒化物半導体膜。
  6. 以下の工程、▲３▼ＩＩＩ族窒化物半導体の表面に、そのＩＩＩ族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記ＩＩＩ族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程を含むことを特徴とするＩＩＩ族窒化物半導体膜の製造方法。
  7. 表面に１０６／ｃｍ２〜１０１２／ｃｍ２の分布密度のナノピラーを備えたことを特徴とするＩＩＩ族窒化物半導体膜。
  8. 請求項７に記載のＩＩＩ族窒化物半導体を備えた発光デバイス。
  9. 請求項７に記載のＩＩＩ族窒化物半導体を備えた受光デバイス。
JP2003519979A 2001-08-01 2002-07-30 Ｉｉｉ族窒化物半導体膜およびその製造方法 Pending JPWO2003015143A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001233011 2001-08-01
JP2001233011 2001-08-01
PCT/JP2002/007748 WO2003015143A1 (fr) 2001-08-01 2002-07-30 Film semi-conducteur en nitrure du groupe iii et son procede de production

Publications (1)

Publication Number Publication Date
JPWO2003015143A1 true JPWO2003015143A1 (ja) 2004-12-02

Family

ID=19064839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003519979A Pending JPWO2003015143A1 (ja) 2001-08-01 2002-07-30 Ｉｉｉ族窒化物半導体膜およびその製造方法

Country Status (4)

Country Link
US (1) US20040157358A1 (ja)
EP (1) EP1422748A1 (ja)
JP (1) JPWO2003015143A1 (ja)
WO (1) WO2003015143A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
JP4920875B2 (ja) * 2003-05-29 2012-04-18 パナソニック株式会社 Ｉｉｉ族窒化物結晶の製造方法、およびｉｉｉ族窒化物基板の製造方法
DE10325549A1 (de) * 2003-06-05 2005-01-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
KR100750933B1 (ko) * 2005-08-14 2007-08-22 삼성전자주식회사 희토류 금속이 도핑된 투명 전도성 아연산화물의나노구조를 사용한 탑에미트형 질화물계 백색광 발광소자및 그 제조방법
KR100691276B1 (ko) 2005-08-25 2007-03-12 삼성전기주식회사 나노와이어 발광 소자 및 제조방법
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP4757586B2 (ja) * 2005-09-21 2011-08-24 浜松ホトニクス株式会社 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
JP5043363B2 (ja) * 2006-04-27 2012-10-10 住友電気工業株式会社 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
TWI300632B (en) * 2006-05-25 2008-09-01 Ind Tech Res Inst Group-iii nitride vertical-rods substrate
US7915626B1 (en) * 2006-08-15 2011-03-29 Sandia Corporation Aluminum nitride transitional layer for reducing dislocation density and cracking of AIGan epitaxial films
KR101172364B1 (ko) * 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB2470097B (en) * 2007-02-09 2011-01-05 Nanogan Ltd Production of semiconductor devices
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
JP5234454B2 (ja) * 2008-03-26 2013-07-10 スタンレー電気株式会社 光半導体素子の製造方法
JP2011524322A (ja) * 2008-05-06 2011-09-01 キマ テクノロジーズ， インコーポレイテッド Ｉｉｉ族窒化物テンプレート、ならびにそれを構成するための関連するヘテロ構造、デバイスおよび方法
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
DE102008056175A1 (de) 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
WO2010059131A1 (en) * 2008-11-19 2010-05-27 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
JP5328931B2 (ja) * 2008-12-24 2013-10-30 サン−ゴバン クリストー エ デテクトゥール 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JP2010180114A (ja) * 2009-02-06 2010-08-19 Meijo Univ ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP5206596B2 (ja) * 2009-06-15 2013-06-12 住友電気工業株式会社 窒化ガリウム系半導体デバイスのための基板
EP2555256A4 (en) * 2010-03-31 2015-09-16 Enf Technology Co Ltd SUBSTRATE FOR SEMICONDUCTOR MODEL, LIGHT EMITTING ELEMENT USING SUBSTRATE FOR SEMICONDUCTOR MODEL, AND PROCESS FOR PRODUCING SAME
WO2012054044A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L. P. Method of forming a micro-structure
US9359195B2 (en) 2010-10-21 2016-06-07 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US9410260B2 (en) 2010-10-21 2016-08-09 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
WO2012054043A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
KR101749694B1 (ko) * 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
DE102011117381A1 (de) 2011-10-28 2013-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
KR101723780B1 (ko) * 2013-12-20 2017-04-05 엔지케이 인슐레이터 엘티디 질화갈륨층을 포함하는 기판 및 그 제조 방법
KR20150121933A (ko) * 2014-04-22 2015-10-30 서울바이오시스 주식회사 발광 다이오드 및 그의 제조 방법
CN104143594A (zh) * 2014-08-06 2014-11-12 上海世山科技有限公司 一种单晶氮化镓生长所需的缓冲层的形成方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
CN110707002B (zh) * 2019-10-08 2022-07-05 苏州纳维科技有限公司 一种高质量自支撑GaN衬底的制备方法及生长结构
KR102477965B1 (ko) * 2021-04-12 2022-12-16 한국재료연구원 3차원 플라즈모닉 나노캐비티를 포함하는 기판 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293489A (ja) * 1995-04-25 1996-11-05 Sharp Corp 窒化ガリウム系化合物半導体のドライエッチング方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法

Also Published As

Publication number Publication date
EP1422748A1 (en) 2004-05-26
WO2003015143A1 (fr) 2003-02-20
US20040157358A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
JPWO2003015143A1 (ja) Ｉｉｉ族窒化物半導体膜およびその製造方法
TWI453799B (zh) 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法
CN111095483B (zh) 利用切割技术移除衬底的方法
US8329488B2 (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
EP2316139B1 (en) Light emitting device and method of manufacturing the same
US20070045660A1 (en) Heterojunction structure of nitride semiconductor and nano-device or an array thereof comprising same
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5706919B2 (ja) 半導体基板の製造方法
JP2003063897A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
WO2003028118A1 (fr) Point quantique de nitrure du groupe iii et son procede de production
JP2003347660A (ja) 窒化物半導体装置の製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
JP2023547903A (ja) パターンを発光素子のエピタキシャル層に転写する方法
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JPH07297496A (ja) ３族窒化物半導体レーザの製造方法
JP2002289538A (ja) 半導体素子の製造方法及び半導体素子
KR101761833B1 (ko) 반도체 기판, 그 제조 방법, 반도체 디바이스 및 그 제조 방법