DE10325549A1 - Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat - Google Patents

Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat Download PDF

Info

Publication number
DE10325549A1
DE10325549A1 DE2003125549 DE10325549A DE10325549A1 DE 10325549 A1 DE10325549 A1 DE 10325549A1 DE 2003125549 DE2003125549 DE 2003125549 DE 10325549 A DE10325549 A DE 10325549A DE 10325549 A1 DE10325549 A1 DE 10325549A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
substrate
lattice constant
relaxed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003125549
Other languages
English (en)
Inventor
Erwin Hacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE2003125549 priority Critical patent/DE10325549A1/de
Publication of DE10325549A1 publication Critical patent/DE10325549A1/de
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Bei einem Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat, wobei das Halbleitersubstrat ein erstes Halbleitermaterial mit einer ersten Kristallgitterkonstante aufweist und wobei die Halbleiterschicht ein zweites Halbleitermaterial mit einer zweiten Kristallgitterkonstante aufweist, wird das Halbleitersubstrat mit einer Oberfläche bereitgestellt. Die Oberfläche des Halbleitersubstrats wird mittels eines Trockenätzverfahrens angerauht, um eine rauhe Oberfläche zu erhalten. Auf der rauhen Oberfläche des Halbleitersubstrats wird die Halbleiterschicht erzeugt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat und insbesondere auf ein Verfahren zum Erzeugen einer relaxierten SiGe- oder Ge-Schicht als virtuelles Substrat für eine verspannte Si-Schicht auf einem Si-Substrat.
  • Für zahlreiche Anwendungen ist es erforderlich, eine Oberfläche eines Si-Wafers bzw. eines Si-Substrats im Nanometerbereich bzw. auf einer Größenskala von wenigen bis einigen Nanometern zu strukturieren bzw. aufzurauhen. Eine wichtige Anwendung rauher Si-Oberflächen ist die Erzeugung von SiGe- oder Ge-Schichten auf Si-Wafern. Der Germaniumanteil in den SiGe-Schichten kann zwischen 0% bis 100% variieren. Im Folgenden wird unter einer SiGe-Schicht eine SixGe1-x-Schicht mit 0 ≤ x < 1 verstanden.
  • Aufgrund unterschiedlichen Gitterkonstanten des Si-Wafers und der SiGe-Kristallschicht ist die SiGe-Schicht verspannt. Die Spannungen innerhalb der SiGe-Schicht nehmen bei einer dicken SiGe-Schicht mit zunehmendem Abstand von der Grenzfläche zwischen dem Si-Wafer und der SiGe-Schicht ab. Eine (dicke) SiGe-Schicht, mit kleinen oder näherungsweise verschwindenden Spannungen an ihrer Oberfläche wird relaxiert genannt. Die von dem Si-Wafer abgewandte Oberfläche der relaxierten SiGe-Schicht weist (nahezu) die natürliche Gitterkonstante von SiGe in der jeweiligen stöchiometrischen Zusammensetzung auf. Herkömmlich muß die SiGe- oder Ge-Schicht bis zu 4 μm dick aufgewachsen werden, um eine ausreichende Relaxation und eine ausreichende Kristallqualität zu erhalten.
  • Die relaxierte SiGe-Schicht dient nachfolgend als virutelles Substrat, auf dem eine dünne Si-Schicht erzeugt wird. Diese dünne Si-Schicht ist aufgrund der unterschiedlichen Gitterkonstanten von SiGe und Si ebenfalls verspannt. Die Si-Schicht wird so dünn erzeugt, daß sie nicht relaxiert. Aufgrund der Verspannung bzw. der durch das virtuelle Substrat erzwungenen Gitterkonstante, die von der natürlichen Gitterkonstante von Si abweicht, besitzt die verspannte Si-Schicht eine erhöhte Leitfähigkeit.
  • Aufgrund dieser besonderen elektronischen Eigenschaften eignet sich die verspannte Si-Schicht besonders zur Herstellung von Hochfrequenzschaltungen und von Transistoren und anderen Bauelementen für Hochfrequenzanwendungen im Frequenzbereich bis 100 GHz und darüber.
  • Gegenwärtig sind zwei Verfahren zur Erzeugung von SiGe- bzw. Si-Schichten bekannt. Bei einem ersten Verfahren werden durch einen Lithographieschritt Stufen auf der Waferoberfläche bzw. Substratoberfläche erzeugt. Dazu wird Photolack auf dieselbe aufgebracht und strukturiert. Anschließend wird das bei der Strukturierung des Photolacks freigelegte darunterliegende Si geätzt. Dadurch kann gezielt im Bereich eines später zu erzeugenden Transistors eine relaxierte SiGe-Schicht und darüber eine verspannte Si-Schicht erzeugt werden. Ein Nachteil dieses Verfahrens besteht darin, daß eine hohe Justiergenauigkeit erforderlich ist, um bei späteren Verfahrensschritten den Transistor genau dort zu plazieren, wo die verspannte Si-Schicht angeordnet ist.
  • Bei einem zweiten Verfahren zum Aufrauhen einer Oberfläche eines Si-Wafers im Nanometerbereich wird die Waferoberfläche durch chemisch-mechanisches Polieren (CMP; CMP = chemical mechanical polishing) strukturiert bzw. angerauht. Die Tiefe der erzeugten Strukturen wird dabei unter anderem durch den CMP-Schlamm bzw. den CMP-Slurry und dessen Eigenschaften bestimmt. Dieses Verfahren hat gegenüber dem ersten beschriebenen Verfahren den Vorteil, daß die gesamte Oberfläche des Wafers bzw. Substrats angerauht wird und deshalb bei nachfolgenden Verfahrensschritten Transistoren nicht an vorab festgelegten Stellen positioniert werden müssen sondern beliebig angeordnet werden können. Ein Nachteil dieses Verfahrens besteht darin, daß die Eigenschaften des CMP-Schlamms sowie die mechanischen Parameter des chemisch-mechanischen Polierens genau eingestellt und eingehalten werden müssen. Ferner muß der CMP-Schlamm nach dem CMP-Schritt von der Oberfläche des Substrats entfernt werden. Dadurch sowie durch seine Herstellung, seine Aufbereitung und seine Entsorgung entstehen Kosten, welche den Preis des Produktes erhöhen. Ferner ist das chemisch-mechanische Polieren zeitaufwendig und erhöht auch dadurch die Kosten.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, vereinfachte Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat, zum Erzeugen einer verspannten Halbleiterschicht und zum Erzeugen einer Hochfrequenzschaltung zu schaffen.
  • Diese Aufgabe wird durch Verfahren gemäß den Ansprüchen 1, 9 bzw. 12 gelöst.
  • Die vorliegende Erfindung schafft ein Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat, wobei das Halbleitersubstrat ein erstes Halbleitermaterial mit einer ersten Kristallgitterkonstante aufweist, und wobei die Halbleiterschicht ein zweites Halbleitermaterial mit einer zweiten Kristallgitterkonstante aufweist, mit folgenden Schritten:
    Bereitstellen des Halbleitersubstrats mit einer Oberfläche;
    Anrauhen der Oberfläche des Halbleitersubstrats mittels eines Trockenätzverfahrens, um eine rauhe Oberfläche zu erhalten;
    Erzeugen der Halbleiterschicht auf der rauhen Oberfläche des Halbleitersubstrats.
  • Vorzugsweise handelt es sich bei dem Trockenätzverfahren um ein Plasmaätzverfahren, wobei ferner vorzugsweise ein Prozeßgas des Plasmaätzverfahrens SF6, NF3, Cl2, CF4, HBr, HI oder BCl3 aufweist. Vorzugsweise betragen die Temperatur des Substrats bzw. des Siliziumwafers –10°C bis +400°C und der Druck des Plasmas 0,1 Pa bis 1 kPa.
  • Das erste Halbleitermaterial ist vorzugsweise Si, das zweite Halbleitermaterial weist vorzugsweise Ge auf.
  • Gemäß einem besonderen Aspekt schafft die vorliegende Erfindung ferner ein Verfahren zum Erzeugen einer verspannten Halbleiterschicht, mit folgenden Schritten:
    Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat nach dem oben beschriebenen erfindungsgemäßen Verfahren;
    Erzeugen einer weiteren Halbleiterschicht auf der relaxierten Halbleiterschicht, wobei die weitere Halbleiterschicht ein drittes Halbleitermaterial aufweist, das in einem spannungsfreien Zustand eine dritte Kristallgitterkonstante aufweist, die von der zweiten Kristallgitterkonstante verschieden ist, und wobei die weitere Halbleiterschicht derart epitaktisch erzeugt wird, daß sie eine Kristallgitterkonstante aufweist, die im wesentlichen der zweiten Kristallgitterkonstante entspricht, um die verspannte Halbleiterschicht zu erhalten.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß durch Trockenätzverfahren und insbesondere durch Plasmaätzen Si-Oberflächen, mit und ohne Bedeckung durch eine natürliche Oxidschicht, bei Verwendung eines geeigneten Prozeßgases gleichmäßig statistisch abgetragen und damit angerauht werden. Geeignete Prozeßgase sind insbesondere fluor- und/oder chlorhaltige Gase, beispielsweise SF6, NF3, Cl2, CF4, HBr, HI oder BCl3.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, daß auf der mittels trockenchemischen Ätzens angerauhten Oberfläche des Halbleitersubstrats die darauf erzeugte Halbleiterschicht besonders schnell bzw. bei einer besonders geringen Schichtdicke relaxiert. Dies hat einen erheblichen Zeit- und Kostenvorteil bei der Herstellung der verspannten Halbleiterschicht zur Folge.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß Trockenätzverfahren gut handhabbar sind. Zum Beispiel sind Plasmareaktoren geschlossene Behälter, und weisen vollständig mechanisierte und automatisierbare Einrichtungen zur Handhabung des Prozeßgases auf. Eine Kontamination einer Bedienungsperson mit gesundheitsgefährdeten Stoffen ist deshalb in der Regel ausgeschlossen. Ferner erzeuge Trockenätzverfahren geringe Mengen an Abfall.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß das Verfahren leicht beherrschbar ist. Insbesondere sind Plasmareaktoren und andere Trockenätzvorrichtungen in der Halbleiterindustrie für eine hohe Zuverlässigkeit und Reproduzierbarkeit ausgelegt. Die hohe Reproduzierbarkeit gewährleistet gleichbleibende und voraussagbare Eigenschaften der er findungsgemäß erzeugten rauhen Oberflächen. Ferner ist die Ätzzeit durch die Zeitpunkte des Ein- und Ausschaltens des Plasmas exakt definiert. Dies ermöglicht eine genaue Steuerung der Ätztiefe und der Rauheit.
  • Ein weiterer Vorteil besteht darin, daß der Durchsatz, insbesondere im Vergleich zu einer CMP-Maschine, hoch ist. Die Ätzraten sind stark anlagenabhängig und erreichen bis zu 3 μm/min.
  • Ein weiterer Vorteil besteht darin, daß bei Verwendung einer Trockenätzvorrichtung für einzelne Wafer bzw. einer Single-Wafer-Anlage die Strukturierung von Wafer zu Wafer verändert werden kann. Daraus resultiert eine hohe Flexibilität des erfindungsgemäßen Verfahrens.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß über die gesamte zu strukturierende Oberfläche eine gleichmäßige Rauheit erzielbar ist.
    •
  • Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen:
  • 1 ein Schnittprofil einer Oberfläche, die durch ein Verfahren gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung gerauht wurde; und
  • 2 ein Schnittprofil einer Oberfläche, die durch ein Verfahren gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung gerauht wurde.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird eine zu rauhende Oberfläche eines Substrats einem Plasma ausgesetzt, das mit einem Prozeßgas erzeugt wird. Eine gegebe nenfalls durchzuführende Vorbehandlung ist von dem Substrat und der zu erzeugenden Halbleiterstruktur abhängig. Das gegebenenfalls vorbehandelte Substrat wird dem Prozeßgas ausgesetzt. Dazu wird es in eine Reaktionskammer oder ein anderes Behältnis eingebracht. Ggf. wird die zunächst in der Reaktionskammer vorliegende Luft durch das Prozeßgas ersetzt. Das Prozeßgas ist vorzugsweise ein fluor- und/oder chlorhaltiges Gas, beispielsweise SF6, NF3, Cl2, CF4, HBr, HI oder BCl3.
  • In dem Prozeßgas wird ein vorbestimmter Druck eingestellt, der vorzugsweise zwischen wenigen Millitorr und mehreren Torr beträgt. Dies entspricht einem Bereich von ca. 0,1 Pa bis 1 kPa. Der Druck kann jeden Wert innerhalb des angegebenen Intervalls oder einen der beiden Grenzwerte annehmen. In dem Prozeßgas wird vorzugsweise induktiv und/oder kapazitiv ein Plasma angeregt. Ein induktiv erzeugtes Plasma ist in der Regel vom Substrat räumlich getrennt. Einem kapazitiv erzeugten Plasma ist das Substrat in der Regel direkt ausgesetzt. Vorzugsweise wird das Plasma in einem Parallelplattenreaktor kapazitiv angeregt. Die Temperatur des Substrates liegt vorzugsweise zwischen –10°C und +400°C, wobei sie jeden Wert innerhalb dieses Bereiches oder einen der beiden Grenzwerte annehmen kann. Die erzielbaren Ätzraten sind vom Prozeßgas, dem Druck, der Temperatur, der eingekoppelten Leistung, dem Anregungsverfahren und darüber hinaus auch ausgeprägt von dem jeweiligen Plasmareaktor abhängig. Sie erreichen sowohl bei kapazitiver als auch bei induktiver Anregung des Plasmas bis zu 3 μm/min. Die erwünschten Strukturtiefen im Bereich von 5 nm bis 40 nm werden somit innerhalb von Zeitdauern erreicht, die im kürzesten Fall nur wenige Sekundenbruchteile betragen.
  • Die 1 und 2 zeigen beispielhaft Schnittprofile bzw. Höhenlinien von Substratoberflächen, die gemäß der vorliegenden Erfindung gerauht wurden. Beide Schnittprofile wurden mittels eines Rasterkraftmikroskops (AFM; AFM = atomic force microsco pe = Atomkraftmikroskop) erfaßt. Dazu wurde die Oberfläche innerhalb eines Rechtecks mit einer Seitenlänge von ca. 4 μm bis 5 μm vollständig erfaßt. Die dargestellten Schnittprofile sind jeweils Schnitte entlang einer Diagonale des erfaßten Rechtecks. Der Abszisse ist eine Koordinate x zugeordnet, die entlang des dargestellten Schnitts parallel zu der Oberfläche gemessen ist. Der Ordinate ist eine Höhenkoordinate h zugeordnet, die senkrecht zu der Oberfläche gemessen ist. Der Nullpunkt der lateralen Koordinate x ist willkürlich auf ein Eck des erfaßten Rechtecks gesetzt. Der Nullpunkt der vertikalen Koordinate h ist so gewählt, daß der Mittelwert <h> der vertikalen Koordinate h über den gesamten Schnitt <h> = 0 beträgt.
  • Zur Charakterisierung der Rauhheit der Oberfläche bzw. des Schnittprofils wird der RMS-Wert (RMS = root mean square = Wurzel aus der Summe der Abstandsquadrate vom Mittelwert = quadratisches Mittel) angegeben, der als Wurzel aus dem Mittelwert des Quadrates der Abweichung der vertikalen Koordinate h von ihrem Mittelwert <h> berechnet wird. Der RMS-Wert entspricht dem mittleren Abstand des Höhenprofils von seinem Mittelwert (<h> = 0) und ist eine geeignete Kenngröße der durchschnittlichen Strukturhöhe. Der RMS-Wert kann einfach durch die Prozeßparameter verändert werden. Vorzugsweise wird zur Einstellung des RMS-Werts die Prozeßzeit bzw. die Einwirkungsdauer des Plasmas eingestellt. Das in 1 dargestellte Höhenprofil 10 weist einen RMS-Wert von ca. 2,4 nm auf. Das in 2 dargestellte Höhenprofil 20 weist einen RMS-Wert von ca. 12,6 nm auf.
  • Alternativ zu der beschriebenen Erzeugung der rauhen Oberfläche durch Plasmaätzen wird ein anderes Trockenätzverfahren verwendet.
  • Nach dem Anrauhen der Oberfläche des Halbleitersubstrats wird auf dieser eine relaxierte Halbleiterschicht aus einem Halb leitermaterial erzeugt, das eine andere Kristallgitterkonstante aufweist als das Halbleitermaterial des Halbleitersubstrats. Dies geschieht vorzugsweise epitaktisch, beispielsweise mittels eines CVD-Verfahrens oder mittels Molekularstrahlepitaxie. Die Halbleitermaterialien des Halbleitersubstrats und der Halbleiterschicht weisen mikroskopisch Kristallstrukturen auf, deren Gitterkonstante voneinander verschieden sind. Der Unterschied in den Kristallgitterkonstanten erzeugt mechanische Spannungen in den aneinandergrenzenden Schichten und insbesondere in der abgeschiedenen Halbleiterschicht. Diese mechanischen Spannungen bleiben innerhalb der ersten Kristallagen der Halbleiterschicht zunächst erhalten, führen aber zu Kristallstörungen, die von Schicht zu Schicht einen langsamen Abbau der Spannungen zur Folge haben. Innerhalb einer großen Anzahl von Schichten werden die Spannungen abgebaut bzw. relaxiert. Die Kristallagen weisen dann wieder (näherungsweise) die natürliche Gitterkonstante des abgeschiedenen Halbleitermaterials auf. Die Halbleiterschicht wird so dick erzeugt, daß sie relaxiert, bzw. daß sie an ihrer Oberfläche ein Kristallgefüge mit ihrer natürlichen Kristallgitterkonstante und keine oder nur sehr geringe Spannungen aufweist.
  • Die erfindungsgemäße Oberflächenstrukturierung verringert die Schichtdicke, die benötigt wird, um einen ungestörten Ge- oder SiGe-Kristall zu erhalten. Die Herstellung der relaxierten Halbleiterschicht ist damit schneller und kostengünstiger.
  • Das beschriebene Verfahren ist vorzugsweise Teil eines Verfahrens zum Erzeugen einer verspannten Halbleiterschicht, beispielsweise einer verspannten Si-Schicht. Ausgegangen wird bei diesem Verfahren von einem Halbleiter-Substrat, das ein erstes Halbleitermaterial aufweist, vorzugsweise Si, da Si-Substrate bzw. Si-Wafer kostengünstig und mit sehr guter Qualität herstellbar sind. Auf dem Halbleitersubstrat wird wie oben beschrieben eine relaxierte Halbleiterschicht erzeugt. Vorzugs weise besteht die relaxierte Halbleiterschicht aus SixGe1-x, wobei 0 < x ≤ 1 gilt.
  • Auf der relaxierten Halbleiterschicht wird anschließend epitaktisch eine verspannte Halbleiterschicht aus einem Halbleitermaterial erzeugt, dessen Gitterkonstante sich von der Gitterkonstante der relaxierten Halbleiterschicht unterscheidet. Diese verspannte Halbleiterschicht wird so dünn erzeugt, daß sie nicht relaxiert, sondern ihr die Kristallstruktur und vor allem die Gitterkonstante der relaxierten Halbleiterschicht eingeprägt bleibt bzw. aufgezwungen ist. Dies bedeutet insbesondere, daß die verspannte Halbleiterschicht auch an ihrer von der relaxierten Halbleiterschicht abgewandten Oberfläche noch nicht die natürliche Gitterkonstante ihres Halbleitermaterials sondern im wesentlichen die Gitterkonstante der relaxierten Halbleiterschicht aufweist. Dazu weist die verspannte Halbleiterschicht vorzugsweise möglichst wenige Kristalldefekte auf, da an Kristalldefekten eine Relaxation bzw. ein Übergang von der aufgezwungenen Gitterkonstante zu der natürlichen Gitterkonstante des Halbleitermaterials der verspannten Halbleiterschicht stattfindet.
  • Vorzugsweise handelt es sich bei der verspannten Halbleiterschicht um eine Si-Schicht mit einer Dicke bis zu 20 nm. Besonders bevorzugt liegt die Dicke innerhalb des Bereichs von 12 nm bis 17 nm, wobei die Grenzen dieses Bereichs jeweils eingeschlossen sind.
  • Ein besonderer Vorteil der verspannten Si-Schicht besteht darin, daß sie eine verglichen mit einer unverspannten Si-Schicht höhere Leitfähigkeit aufweist. Dies hat unter anderem eine verbesserte Eignung für Hochfrequenzanwendungen zur Folge. Gemäß einem bevorzugten Ausführungsbeispiel wird deshalb gemäß dem oben beschriebenen erfindungsgemäßen Verfahren auf einem Si-Substrat eine relaxierte SiGe-Schicht erzeugt, auf der an schließend wie oben beschrieben eine verspannte Si-Schicht erzeugt wird. In der verspannten Si-Schicht wird dann Hochfrequenzschaltung erzeugt.
  • Für diese und viele anderen Anwendungen ist es von großer Bedeutung, daß die verspannte Si-Schicht möglichst wenige – im Idealfall: keine – Kristallfehler aufweist. Die Anzahl der Kristallfehler der verspannten Si-Schicht ist direkt mit der Anzahl der Kristallfehler der relaxierten SiGe-Schicht korreliert. Deshalb ist es vorteilhaft, daß gemäß der vorliegenden Erfindung die Spannungen innerhalb der SiGe-Schicht besonders schnell bzw. innerhalb einer besonders dünnen Schicht abgebaut werden.

Claims (12)

  1. Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat, wobei das Halbleitersubstrat ein erstes Halbleitermaterial mit einer ersten Kristallgitterkonstante aufweist, und wobei die Halbleiterschicht ein zweites Halbleitermaterial mit einer zweiten Kristallgitterkonstante aufweist, mit folgenden Schritten: Bereitstellen des Halbleitersubstrats mit einer Oberfläche; Anrauhen der Oberfläche des Halbleitersubstrats mittels eines Trockenätzverfahrens, um eine rauhe Oberfläche zu erhalten; Erzeugen der Halbleiterschicht auf der rauhen Oberfläche des Halbleitersubstrats.
  2. Verfahren nach Anspruch 1, bei dem das Trockenätzverfahren ein Plasmaätzverfahren ist.
  3. Verfahren nach Anspruch 2, bei dem ein Plasma in einem Prozeßgas erzeugt wird, das SF6, NF3, Cl2, CF4, HBr, HI oder BCl3 oder eine andere fluor-, chlor- oder bromhaltige Verbindung aufweist.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die Temperatur des Plasmas –10°C bis 400°C beträgt.
  5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem der Druck des Plasmas 0,1 Pa bis 1 kPa beträgt.
  6. Verfahren nach einem der Ansprüche 2 bis 5, bei dem das Plasma induktiv oder kapazitiv erzeugt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die rauhe Oberfläche des Halbleitersubstrats eine Rauhtiefe im Bereich von 5 nm bis 40 nm aufweist.
  8. Verfahren nach Anspruch 7, bei dem das erste Halbleitermaterial Si ist und das zweite Halbleitermaterial Ge aufweist.
  9. Verfahren zum Erzeugen einer verspannten Halbleiterschicht, mit folgenden Schritten: Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat nach einem der Ansprüche 1 bis 8; Erzeugen einer weiteren Halbleiterschicht auf der relaxierten Halbleiterschicht, wobei die weitere Halbleiterschicht ein drittes Halbleitermaterial aufweist, das in einem spannungsfreien Zustand eine dritte Kristallgitterkonstante aufweist, die von der zweiten Kristallgitterkonstante verschieden ist, und wobei die weitere Halbleiterschicht derart epitaktisch erzeugt wird, daß sie eine Kristallgitterkonstante aufweist, die im wesentlichen der zweiten Kristallgitterkonstante entspricht, um die verspannte Halbleiterschicht zu erhalten.
  10. Verfahren nach Anspruch 9, bei dem die weitere Halbleiterschicht so dünn erzeugt wird, daß sich die Kristallgitterkonstante der weiteren Halbleiterschicht an deren von der relaxierten Halbleiterschicht abgewandten Oberfläche von der dritten Kristallgitterkonstante unterscheidet.
  11. Verfahren nach Anspruch 9 oder 10, bei dem das dritte Halbleitermaterial Si ist.
  12. Verfahren zum Erzeugen einer Hochfrequenzschaltung auf einem Halbleitersubstrat mit folgenden Schritten: Erzeugen einer verspannten Halbleiterschicht nach einem der Ansprüche 9 bis 11; und Erzeugen eines elektronischen Bauelements in der verspannten Halbleiter-Schichtstruktur.
DE2003125549 2003-06-05 2003-06-05 Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat Ceased DE10325549A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003125549 DE10325549A1 (de) 2003-06-05 2003-06-05 Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003125549 DE10325549A1 (de) 2003-06-05 2003-06-05 Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
DE10325549A1 true DE10325549A1 (de) 2005-01-13

Family

ID=33520496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003125549 Ceased DE10325549A1 (de) 2003-06-05 2003-06-05 Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat

Country Status (1)

Country Link
DE (1) DE10325549A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047168A2 (en) * 2000-12-04 2002-06-13 Amberwave Systems Corporation Cmos inverter circuits utilizing strained silicon surface channel mosfets
US20020078881A1 (en) * 2000-11-30 2002-06-27 Cuomo Jerome J. Method and apparatus for producing M'''N columns and M'''N materials grown thereon
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020078881A1 (en) * 2000-11-30 2002-06-27 Cuomo Jerome J. Method and apparatus for producing M'''N columns and M'''N materials grown thereon
WO2002047168A2 (en) * 2000-12-04 2002-06-13 Amberwave Systems Corporation Cmos inverter circuits utilizing strained silicon surface channel mosfets
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIDMANN, D. et al.: Technolgie hochintegrierter Schaltungen, Springer, ISBN 3-540-59357-8, S. 192-195, 200-203 *

Similar Documents

Publication Publication Date Title
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE69736969T2 (de) Verfahren zur Behandlung der Oberfläche von halbleitenden Substraten
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE69738218T2 (de) Cvd-aufbringung von fruorcarbonpolymer-dünnschichten
DE69725245T2 (de) Verfahren zur Ätzung von Substraten
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE102005024073A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
DE102009035615B4 (de) Entfernung von Ausbuchtungseffekten bei einer Nanomusterung
DE69727303T2 (de) Verfahren zur herstellung von halbleiterscheiben grosser abmessungen
EP1014431A2 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
DE60211190T2 (de) Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur
DE102020125660B4 (de) Bosch-tiefenätzung mit hohem seitenverhältnis und halbleitervorrichtung
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE60310100T2 (de) Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung
WO1999063582A2 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10325549A1 (de) Verfahren zum Erzeugen einer relaxierten Halbleiterschicht auf einem Halbleitersubstrat
DE10330795B4 (de) Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
DE112018000150T5 (de) Kompensierte positionsspezifische bearbeitungsvorrichtung und verfahren
DE102011122091A1 (de) Schottky-Halbleiterprozess
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE10236150A1 (de) Verfahren zur Herstellung wenigstens einer kleinen Öffnung in einer Schicht auf einem Substrat und damit hergestellte Bauelemente
DE10314504A1 (de) Eine verbesserte Technik zur Herstellung eines Oxid/Nitrid-Schichtstapels durch Kompensieren von Stickstoffungleichförmigkeiten
DE10115492B4 (de) Verfahren zur Aufbereitung einer Reaktionskammer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection