DE60211190T2 - Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur - Google Patents

Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur Download PDF

Info

Publication number
DE60211190T2
DE60211190T2 DE60211190T DE60211190T DE60211190T2 DE 60211190 T2 DE60211190 T2 DE 60211190T2 DE 60211190 T DE60211190 T DE 60211190T DE 60211190 T DE60211190 T DE 60211190T DE 60211190 T2 DE60211190 T2 DE 60211190T2
Authority
DE
Germany
Prior art keywords
layer
buried
substrate
semiconductor technology
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60211190T
Other languages
English (en)
Other versions
DE60211190D1 (de
Inventor
Wilfried Attenberger
Jörg LINDNER
Bernd Stritzker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Augsburg 86159 Augsburg De
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of DE60211190D1 publication Critical patent/DE60211190D1/de
Application granted granted Critical
Publication of DE60211190T2 publication Critical patent/DE60211190T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden einer geschichteten Halbleitertechnologiestruktur mit einer Schicht aus einem ersten Halbleitertechnologiematerial auf einem Substrat aus mindestens einem zweiten Halbleitertechnologiematerial.
  • Es ist zu erwähnen, daß der Ausdruck Substrat, wie er hier verwendet wird, in einer allgemeinen Form zu verstehen ist und alle in der Halbleitertechnologieprozeßtechnologie bekannten Substrate beinhalten sollte, wie etwa Wafersubstrate, Schichtsubstrate, Muldensubstrate, epitaxiale Substrate, SIMOX-Substrate, SOI-Substrate, Silizium-auf-Saphir-Substrate usw.
  • Zudem ist das Halbleitertechnologiematerial als jedes leitende, halbleitende oder isolierende Material zu verstehen, das in Halbleitertechnologieprozessen verwendet wird.
  • Die vorliegende Erfindung und ihre zugrundeliegenden Probleme werden bezüglich einer Siliziumcarbidschicht auf einem Siliziumsubstrat erörtert.
  • Siliziumcarbid (SiC) ist ein Halbleitertechnologiematerial, das in den vergangenen zehn Jahren aufgrund seiner ausgezeichneten physikalischen Eigenschaften in Verbindung mit seiner technologischen Kompatibilität zu etablierten Halbleitertechnologieprozessen und -materialien in der Industrie zunehmend an Wichtigkeit gewonnen hat.
  • Ein breiter Einsatz dieses Halbleitertechnologiematerials wird jedoch bisher durch Probleme der Verfügbarkeit von Kristallwafern oder Dünnfilmen mit entsprechenden glatten Oberflächen sowie durch den hohen Preis behindert, der sich aus der schwierigen Herstellung derartiger Kristallwafer bzw. Dünnfilme ergibt. Dennoch sind bereits einige kommerzielle Halbleitertechnologieprodukte auf dem Markt, die jedoch enorm hohe Preise aufweisen. Ein breiterer Bereich bei der Anwendung von Siliziumcarbid ist zu erwarten, wenn die Materialprobleme hinsichtlich kosteneffizienter Herstellung von epitaxialen Siliziumcarbiddünnfilmen mit großen Oberflächen auf preiswerten Substraten gelöst werden.
  • Für die Herstellung von Siliziumcarbid sind zwei Standardprozesse bekannt. Der erste Prozeß ist ein Einkristallaufwachsprozeß, und der zweite Prozeß ist ein Dünnfilmepitaxieprozeß. Technisch kann man geeignetes Siliziumcarbid nur aus dem Einkristall aufwachsen und aus der Homoepitaxie von Siliziumcarbidschichten auf teuren Siliziumcarbideinkristallen erhalten. Es ist jedoch bis heute kein geeignetes Verfahren bekannt, um heteroepitaxiale Siliziumcarbidfilme auf großflächigen preiswerten Substraten zu realisieren.
  • Die 6a–c zeigen eine Prozeßsequenz nach dem Stand der Technik zum Herstellen einer Siliziumcarbideinrichtung, bekannt aus US 6,214,107 B1 .
  • Wie in 6a gezeigt ist der Ausgangspunkt dieses Prozesses ein teurer Siliziumcarbidwafer 11.
  • Bei einem ersten Behandlungsschritt wird, wie in 6b dargestellt, eine Implantation I durchgeführt, um in mindestens einem Teil einer Oberfläche des Siliziumcarbidwafers 11 Ionen zu implantieren, um in der Nähe der Kristallschicht Kristalldefekte in eine Schicht 11b einzuführen, wobei das Substratgebiet 11a unbeschädigt bleibt.
  • Bei einem zweiten Behandlungsschritt wird eine Oxidation O durchgeführt, um in der implantierten Schicht 11b auf der Kristalloberfläche einen Siliziumdioxiddünnfilm auszubilden.
  • Schließlich wird bei einem dritten Schritt, wie in 6c dargestellt, der Siliziumdioxiddünnfilm in der Schicht 11b durch einen Ätzprozeß unter Verwendung von HF-Chemie entfernt, was zu einer Siliziumcarbideinrichtung des Substratgebiets 11a mit einer gereinigten Oberfläche aus SiC führt.
  • Ein Nachteil bei diesem bekannten Verfahren ist die Tatsache, daß teure Siliziumcarbidwafersubstrate benötigt werden. Zudem wird durch die Notwendigkeit eines Oxidationsschritts nach der Implantationsbehandlung das bekannte Verfahren kompliziert.
  • Aus WO01/72104A1 ist ein Verfahren bekannt für die Produktion von Siliziumcarbidschichten mit Hilfe der Implantation von Kohlenstoffatomen in ein Siliziumsubstrat und Ausheilen des implantierten Substrats. Aus den Referaten Lindner, J.K.N. et al., Nuclear Instruments and Methods in Physics Research B 147 (1999), 249–255, und Volz, K. et al., Nuclear Instruments and Methods in Physics Research B 120 (1996), 133–138, sind Verfahren für das Herstellen vergrabener Siliziumcarbidschichten durch Implantieren von Kohlenstoffionen in ein Siliziumsubstrat sowie für die Amorphisierung durch Ionenimplantation und Rekristallisierung der vergrabenen Schicht bekannt.
  • Eine Aufgabe der vorliegenden Erfindung besteht deshalb in der Bereitstellung eines weniger teuren und weniger komplizierten Verfahrens zum Ausbilden einer beschichteten Halbleitertechnologiestruktur und eine verbesserte entsprechende geschichtete Halbleitertechnologiestruktur mit einer glatten Oberfläche.
  • Gemäß der vorliegenden Erfindung wird diese Aufgabe durch das in Anspruch 1 definierte Verfahren gelöst.
  • Das Verfahren gemäß der vorliegenden Erfindung trägt zu einer kosteneffizienten Herstellung epitaxialer Siliziumcarbiddünnfilme mit großen glatten Oberflächen auf preiswerten Substraten bei. Zudem bietet die gemäß der vorliegenden Erfindung hergestellte Struktur den Vorteil, daß der Substrathersteller eine halbverarbeitete Struktur liefert, die beim Benutzer fertiggestellt wird. Hierbei dient die obere Schicht als Schutz für die vergrabene Schicht, die später in einem einfachen Ätzprozeß freizulegen ist.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, eine vergrabene Schicht bereitzustellen und danach eine vergrabene Schadensschicht herzustellen, die zumindest teilweise an eine obere Oberfläche der vergrabenen Schicht angrenzt und/oder diese zumindest teilweise enthält.
  • Gemäß der vorliegenden Erfindung ist das erste Halbleitertechnologiematerial Siliziumcarbid und das zweite Halbleitertechnologiematerial Silizium.
  • Weiterhin wird der Schritt des Vergrabens durch einen ersten Ionenimplantationsschritt bei einer ersten Temperatur gefolgt von einem wahlweisen Ausheilschritt durchgeführt.
  • Zudem wird der Schritt des Erzeugens einer vergrabenen Schadensschicht durch einen zweiten Ionenimplantationsschritt bei einer zweiten Temperatur durchgeführt.
  • Bevorzugte Ausführungsformen sind in den jeweiligen abhängigen Ansprüchen aufgeführt.
  • Gemäß einer bevorzugten Ausführungsform ist der Schritt des Entfernens des oberen Teils des Substrats und der vergrabenen Schadensschicht ein Ätzschritt.
  • Gemäß einer weiteren bevorzugten Ausführungsform grenzt die vergrabene Schadensschicht von unten an die obere Oberfläche der vergrabenen Schicht derart an oder enthält diese, daß ein Teil der vergrabenen Schicht zu der Schadensschicht gehört. In diesem Fall wird der Teil in dem Ätzschritt selektiv gegen den anderen Teil der vergrabenen Schicht geätzt.
  • Gemäß einer weiteren bevorzugten Ausführungsform wird die Breite der Schadensschicht entlang der oberen Oberfläche der vergrabenen Schicht variiert. Auf diese Weise kann eine Struktur in die Schadensschicht strukturiert werden, die auf die vergrabene Schicht übertragen wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform überquert die Schadensschicht die vergrabene Schicht in einem seitlich begrenzten Gebiet.
  • Gemäß einer weiteren bevorzugten Ausführungsform wird die Breite der Schadensschicht variiert, indem ein lokal begrenzter dritter Ionenimplantationsschritt bei einer dritten Temperatur durchgeführt wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform wird die Breite der Schadensschicht variiert, indem der zweite Ionenimplantationsschritt auf lokal modulierte Weise durchgeführt wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform umfaßt das Substrat eine Schicht aus einem dritten Halbleitertechnologiematerial.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist die Schicht aus dem dritten Halbleitertechnologiematerial eine Siliziumoxidschicht, die sich unter der vergrabenen Schicht befindet.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist die Schicht aus dem dritten Halbleitertechnologiematerial eine dotierte Siliziumschicht, die sich unter der vergrabenen Schicht befindet.
  • Gemäß einer weiteren bevorzugten Ausführungsform wird auf der geschichteten Struktur eine LED-Struktur ausgebildet.
  • Ausführungsformen der vorliegenden Erfindung sind in den beiliegenden Zeichnungen dargestellt und nachfolgend ausführlich beschrieben.
  • In den Figuren zeigen:
  • 1a–e eine Prozeßsequenz einer ersten Ausführungsform des Verfahrens gemäß der Erfindung;
  • 2 eine Modifikation des Substrats von 1 in einer zweiten Ausführungsform des Verfahrens gemäß der Erfindung;
  • 3a–c eine Modifikation des Schadensschichtimplantationsschritts von 1 in einer dritten Ausführungsform des Verfahrens gemäß der Erfindung
  • 4a–c eine Prozeßsequenz einer vierten Ausführungsform des Verfahrens gemäß der Erfindung; und
  • 5 eine Prozeßsequenz einer fünften Ausführungsform des Verfahrens gemäß der Erfindung; und
  • 6a–c eine Prozeßsequenz nach dem Stand der Technik zum Herstellen einer Silizium carbideinrichtung, aus US 6,214,107 B1 bekannt.
  • In allen Figuren bezeichnen die gleichen Referenzzeichen identische oder funktionell identische Teile.
  • 1a–e zeigen eine Prozeßsequenz einer ersten Ausführungsform des Verfahrens gemäß der Erfindung.
  • Der Ausgangspunkt der ersten Ausführungsform des Verfahrens gemäß der vorliegenden Erfindung ist ein Schmelzzonensiliziumwafer 1, dessen Hauptoberfläche in 1a mit dem Referenzzeichen 101 bezeichnet ist.
  • Bei diesem Beispiel wies der Wafer 1 eine Orientierung <100> auf und besaß eine Leitfähigkeit vom n-Typ (dotiert mit Phosphor) mit einem spezifischen Widerstand von 1000 Ωcm. Es sei jedoch angemerkt, daß sich auch andere Wafersubstrate mit anderen Orientierungen und/oder Dotierungen und/oder unterschiedlich aufgewachsene Wafer (z.B. Czochralsky) eignen.
  • Wie in 1b dargestellt wird Kohlenstoff C in einem ersten Implantationsschritt I1 bei einer Temperatur T1 derart implantiert, daß um das Maximum der C-Verteilung herum eine stöchiometrische vergrabene Siliziumcarbidschicht 5 ausgebildet wird. Die Verteilung ist auf der linken Seite von 1b gezeigt und als ρ(x) bezeichnet, wobei x die Eindringtiefe ist. Nach dem Implantationsschritt I1 kann die Verteilung über eine Gaussche Verteilung recht gut beschrieben werden.
  • Beispielsweise sind folgendes die Implantationsparameter:
    Dosis: 8,5 × 1017 cm–2
    Energie: 180 keV
    Stromdichte: 10 μA cm2
    Zieltemperatur T1: 450°C
  • Der Implantationsschritt I1 führt jedoch zu einem diffusen Oberflächenprofil der oberen und unteren Oberfläche 105, 104 der implantierten Siliziumcarbidschicht 5, nämlich wegen der Gausschen Verteilung. Mit anderen Worten gibt es keinen scharfen Übergang von SiC zu einem oberen und unteren Substratteil 1a, 1b, ausgebildet aufgrund des Vorliegens der vergrabenen Schicht 5.
  • Um eine kastenförmige Verteilung ρ'(x) zu haben, die einen gewünschten scharfen Übergang widerspiegelt, wie in 1c gezeigt, wird in einer Argonatmosphäre ein thermischer Ausheilschritt etwa 10 Stunden lang bei einer Temperatur T2 von 1250°C ausgeführt. Dieser Ausheilschritt stellt eine homogene einkristalline 3C-SiC-Schicht mit einer planen oberen und unteren Oberfläche 105, 104 bereit. Es sei hier angemerkt, daß sich möglicherweise auch andere Ausheilbedingungen eignen können, z.B. Temperaturen zwischen 1200°C und 1350°C.
  • Die Herstellung einer derartigen vergrabenen Siliziumcarbidschicht 5 durch Ionenstrahlsynthese bei Verwendung solcher Bedingungen wurde zuerst von J.K.N. Lindner, A. Frohnwieser, B. Rauschenbach und B. Stritzker, Fall Meeting of the Meterials Research Society, Boston, USA (1994), Mater. Res. Soc. Syn. Proc. Band 354 (1995), 171, offenbart.
  • Es war bisher jedoch nicht möglich, einfach durch Entfernen des oberen Teils 1a des Substrats entweder durch chemisches Ätzen oder durch einen chemisch-mechanischen Polierprozeß eine glatte epitaxiale Siliziumcarbidoberflächenschicht 5 zu erhalten. Aufgrund des Vorliegens von Siliziumcarbidausfällungen und/oder Oberflächenclustern wies nämlich die obere Oberfläche 105 der Siliziumcarbidschicht 5 immer eine unerwünschte Rauhheit auf. Versuche zeigten, daß bei dem Versuch, die obere Substratschicht zum Beispiel durch Ätzen zu entfernen, SiC-Teilchen in zufälliger Reihenfolge wieder auf der Substratoberfläche abgeschieden werden, was eine sehr rauhe Substratoberfläche verursacht. Diese Teilchen haften vermutlich aufgrund des polaren Teils der Siliziumcarbidbindungen sehr fest an der Siliziumcarbidoberfläche.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung konnte, wie unter Bezugnahme auf 1d weiter erläutert wird, dieses ernsthafte Problem des Stands der Technik zum ersten Mal gelöst werden.
  • Dazu wird bei einer Temperatur T2 ein Implantationsschritt I2 durchgeführt, wodurch eine Schadensschicht 10, in diesem Fall eine amorphe Schicht, mit einer scharfen Grenzschicht zu dem einkristallinen Siliziumcarbid der vergrabenen Siliziumcarbidschicht 5 erzeugt wird.
  • Für den Implantationsschritt I2 wird das Edelgas Helium verwendet, und zwar aufgrund seines chemisch inerten Verhaltens. Prinzipiell können jedoch auch andere Ione verwendet werden, z.B. Wasserstoff, Sauerstoff, Bor, Phosphor, Neon usw.
  • Beispielsweise wurden hier die folgenden Implantationsparameter für Heliumionen verwendet:
    Dosis: 1,0 × 1017 cm–2
    Energie: 50–55 keV
    Stromdichte: 10 μA cm–2
    Zieltemperatur T1: 100°C
  • Wie in 1d deutlich dargestellt, enthält oder umfaßt hier die amorphe Schadensschicht 10 die obere Oberfläche 105 der vergrabenen Siliziumcarbidschicht 5. Mit anderen Worten erstreckt sich die amorphe Schadenschicht 10 zu einem Teil des oberen Teils 1a des Substrats und zu einem Teil 5a der vergrabenen Siliziumcarbidschicht.
  • Durch eine entsprechende Auswahl der Energie, des Ionentyps, der Dosis und der Zieltemperatur kann man zwischen der kristallinen Phase der vergrabenen Siliziumcarbidschicht 5 und dem beschädigten Teil 5a eine scharfe Grenzfläche erhalten. Zudem kann die Eindringungstiefe und -breite der armorphen Schadensschicht 10 wie gewünscht variiert werden.
  • Normalerweise muß für die Implantationstemperatur T2 und den Ionentyp ein Kompromiß gefunden werden. Wenn zum Beispiel die implantierten Ionen vergleichsweise leichte Ionen sind, sollte die Temperatur T2 nicht zu hoch sein, um ein Ausheilen vor Ort zu vermeiden. Schwere Ionenspezies weisen den Vorteil auf, daß die erforderliche Dosis (Implantationszeit) drastisch reduziert werden kann. Die Ionenenergie muß für schwerere Ionen wegen ihrer kleineren Eindringtiefe verstärkt werden. Wenn jedoch die Implantationstemperatur T2 zu niedrig ist, kann die Glattheit der Oberflächen der freigelegten Siliziumcarbidschicht sinken.
  • In einem nächsten Schritt werden, wie in 1e dargestellt, der obere Teil des Substrats 1a und die vergrabene Schadensschicht 10 in einem Ätzschritt entfernt, wobei eine HF/HNO3 enthaltende Ätzlösung verwendet wird, die in der Siliziumprozeßtechnolagie eine standardmäßige Ätzlösung ist. Hier hat sich ein Mischungsverhältnis von 1:6 als sehr effizient herausgestellt. Es kann jedoch auch eine andere Ätzchemie angewendet werden, die andere Konzentrationsverhältnisse und/oder andere Ätzmittel enthält, wie etwa KOH, TMAH, usw.
  • Die Ätzzeit beträgt einige wenige Sekunden, und die chemische Reaktion wird an dem kristallinen Teil der vergrabenen Siliziumcarbidschicht 5 selektriv gestopt. Die Zeit des Ätzschritts ist deshalb unkritisch, und man kann einen robusten Prozeß erhalten.
  • Infolgedessen wird, wie in 1e dargestellt, ein qualitativ hochwertiges Si/SiC-Substrat mit dem Siliziumsubstratteil 1b und der verbleibenden Siliziumcarbidschicht 5 erhalten.
  • Der Hauptvorteil der erhaltenen Siliziumcarbidschicht 5 nach diesem Ätzschritt ist die Glattheit ihrer Oberfläche. Der Grund dafür liegt darin, daß SiC-Ausfällungen in dem oberen Substratteil 1a in der Nähe der Oberfläche 105 vollständig weggeätzt werden. Somit werden SiC-Teilchen, die in dem oberen Teil des Substrats 1a enthalten sind, der über der vergrabenen Siliziumcarbidschicht liegt, auf der freizulegenden Oberfläche nicht wieder abgeschieden, sondern in einer Schadenschicht eingefangen und in dem letzten Ätzschritt entfernt. Zudem ist es von Vorteil, einen bestimmten Anteil der vergrabenen Siliziumcarbidschicht zu entfernen, indem man eine entsprechende Eindringtiefe der Schadenschicht 10 in die Siliziumcarbidschicht 5 hat, um einen Zwischenteil der vergrabenen SiC-Schicht als neue Oberfläche bereitzustellen, da dieser Teil strukturell besser entwickelt ist als der obere Teil und deshalb beste Bedingungen für eine glatte Oberfläche liefert.
  • Bei einem letzten Behandlungsschritt, der nicht dargestellt ist, kann eine Reinigungsbehandlung in entionisiertem Wasser durchgeführt werden, um Reste der Ätzlösung zu entfernen.
  • 2 zeigt eine Modifikation des Substrats in 1 in einer zweiten Ausführungsform des Verfahrens gemäß der Erfindung.
  • Wie in 2 dargestellt, umfaßt das Substrat 1' untere Teile 1b' und 1c', wobei 1b' einen Siliziumteil und 1c' einen Siliziumdioxidteil bezeichnet. Ein derartiges Substrat ist als ein SOI-(silicon on insulator – Silizium auf Isolator)-Substrat bekannt.
  • Die 3a–c zeigen eine Modifikation des Schadensschichtimplantationsschritts von 1 in einer dritten Ausführungsform des Verfahrens gemäß der Erfindung.
  • Gemäß der in 3 gezeigten dritten Ausführungsform wird eine Schadensschicht 10' erzeugt, die nicht in die vergrabene Siliziumcarbidschicht 5 eindringt, sondern lediglich an ihre obere Oberfläche 105 angrenzt oder daran stopt.
  • Zudem könnte gemäß einer weiteren nicht dargestellten Ausführungsform die Schadensschicht von unten an die obere Oberfläche 105 angrenzen oder mit anderen Worten lediglich in der vergrabenen Siliziumcarbidschicht 5 gefangen sein.
  • Die 4a–c zeigen eine Prozeßsequenz einer vierten Ausführungsform des Verfahrens gemäß der Erfindung.
  • Hinsichtlich der vierten Ausführungsform ist der Ausgangspunkt die in 1c gezeigte Struktur. Hier wird jedoch ein Implantationsschritt I3 bei der Temperatur T3 angewendet, der keine Schadensschicht mit einer planen oberen und unteren Oberfläche erzeugt, sondern eine Schadensschicht 10'', die hinsichtlich Eindringtiefe moduliert wird. Insbesondere enthält die Schadensschicht 10'' einen Zwischenabschnitt 100'', der ganz in die vergrabene Siliziumcarbidschicht 5 eindringt und auch in den unteren Teil des Substrats 1b eindringt. Dies kann durch einen Ionenstrahlimplantationsschritt I3 erreicht werden, bei dem die Eindringtiefe durch lokales Ändern der Energie des Ionenstrahls ohne Verwendung irgendeiner Maske moduliert wird. Das Ergebnis dieses Implantationsschritts I3 ist in 4a gezeigt.
  • Eine weitere Möglichkeit, um eine modulierte Eindringtiefe zu erhalten, wäre der Einsatz von zwei Implantationsschritten, wobei der erste Schritt I2 entspricht und der zweite Schritt eine höhere Energie aufweist und mit Hilfe einer Maske auf den Zwischenabschnitt 100'' begrenzt ist.
  • Bei dem nächsten Schritt erfolgt das Ätzen mit HF/HNO3 wie bei der ersten bis dritten Ausführungsform, was zu der in 4b gezeigten Struktur führt. Hier wird die freigelegte Siliziumcarbidschicht 5 in zwei Teile mit einem tiefen Graben 100 getrennt, der die Teile trennt. Die in 4b gezeigte Struktur eignet sich sehr gut für mikromechanische Designs, deren Herstellung einen Unterätzschritt zum Herstellen von über dem Substrat aufgehängten Sensorteilen beinhaltet.
  • Ein derartiger Unterätzschritt ist bezüglich 4c dargestellt und erzeugt ein Unterätzgebiet 110.
  • Es sei hier angemerkt, daß eine beliebige Struktur in die Schadensschicht strukturiert werden und dann durch Ätzen auf die SiC-Schicht übertragen werden kann.
  • 5 zeigt eine Prozeßsequenz einer fünften Ausführungsform des Verfahrens gemäß der Erfindung.
  • Gemäß der in 5 gezeigten fünften Ausführungsform wird die epitaxiale Siliziumcarbidschicht 5 auf einem Substratteil 1b', 1d' des Substrats 1' für weitere Prozeßschritte verwendet, die zu einer LED-Struktur (LED = Leuchtdiode) führen.
  • Hier bezeichnet der Substratteil 1b' einen Siliziumwaferteil, und der Substratteil 1d' bezeichnet einen dotierten Siliziumteil, wobei der Teil beispielsweise über einen zusätzlichen Implantationsschritt erhalten wird.
  • Auf der Siliziumcarbidoberfläche der Siliziumcarbidschicht 5 wird eine Indium-Aluminium-Gallium-Stickstoff-Schicht abgeschieden, auf der eine Metallisierungsschicht 7 vorgesehen ist, um die Leuchtdiodenstruktur bereitzustellen. Somit liefert das erfindungsgemäße Verfahren ein geeignetes Substrat zum Herstellen von LEDs in einer preiswerten Prozeßsequenz.
  • Statt daß das Substrat den Substratteil 1b' als ein Siliziumwaferteil und Substratteil 1d' als dotierten Siliziumteil aufweist, kann auch ein geeignetes stark dotiertes Substrat verwendet werden.
  • Wenngleich die vorliegende Erfindung bezüglich spezifischer Ausführungsformen beschrieben worden ist, ist sie nicht darauf beschränkt, sondern kann innerhalb des Schutzbereichs der Ansprüche modifiziert werden.
  • Insbesondere sind die beschriebenen Materialien nur Beispiele und können durch andere geeignete Materialien innerhalb des Schutzbereichs der Ansprüche ersetzt werden. Das gleiche gilt für die Ätzprozesse.
  • Wenngleich der Implantationsschritt in den obigen Ausführungsformen zu einer amorphen vergrabenen Schadenschicht geführt hat, ist die vorliegende Erfindung nicht darauf beschränkt. Natürlich kann in Abhängigkeit von den Implantationsionenspezies und den anderen Implantationsparametern auch ein bestimmter Grad an Schaden ausreichen sein, um eine Schadensschicht zu erhalten, die in dem Ätzschritt leicht entfernt werden kann, wobei eine glatte Oberfläche der freigelegten Siliziumcarbidschicht zurückbleibt.
  • Es sollte hier erwähnt werden, daß der erste Ausheilschritt zum Konvertieren des Gausschen Profils in das Kastenprofil entfallen kann, wenn der Implantationsschritt zum Bereitstellen der vergrabenen Schadensschicht ermöglicht, einen ausreichend großen Abschnitt des Endes der Gausschen Verteilung abzuschneiden. Dies würde das Verfahren zum Erhalten der glatten Siliziumcabidoberfläche weiter vereinfachen.
  • Auch die LED-Struktur ist lediglich ein Beispiel für eine große Vielfalt möglicher Strukturen, die auf der beschichteten Halbleitertechnologiestruktur gemäß der Erfindung ausgebildet werden kann.
    • 1, 11
    Substrat
    101
    Substratoberfläche
    1a, 1b, 1b', 11a, 11b
    Substratteile
    5
    Vergrabene SiC-Schicht
    104, 105
    Oberflächen der vergrabenen SiC-Schicht
    I, I1–3
    Implantationsschritt
    T1–3
    Implantationstemperatur
    ρ, ρ'
    C-Dichteverteilung
    10, 10', 10'', 100''
    Vergrabene Schadensschicht
    5a
    Teil von 5, der zu 10 gehört
    103
    Untere Oberfläche von 1c'
    1c'
    Siliziumdioxidschicht
    110
    Unterätzgebiet
    100
    Graben
    1d'
    Dotiertes Substratgebiet
    6
    In-Ga-Al-N-Schicht
    7
    Metallisierung

Claims (12)

  1. Verfahren zum Ausbilden einer geschichteten Halbleitertechnologiestruktur mit einer Schicht (5) aus einem ersten Halbleitertechnologiematerial auf einem Substrat (1; 1') aus mindestens einem zweiten Halbleitertechnologiematerial, wobei das erste Halbleitertechnologiematerial Siliziumcarbid ist und das zweite Halbleitertechnologiematerial Silizium ist, wobei das Verfahren die folgenden Schritte umfaßt: Bereitstellen des Substrats (1; 1'); Vergraben der Schicht (5) aus dem ersten Halbleitertechnologiematerial in dem Substrat (1; 1') durch einen ersten Implantationsschritt (I1) von Kohlenstoffionen bei einer ersten Temperatur (T1), wobei die vergrabene Schicht (5) eine obere Oberfläche (105) und eine untere Oberfläche (104) aufweist und das Substrat (1; 1') in einen oberen Teil (1a) und einen unteren Teil (1b; 1b') unterteilt; Erzeugen einer vergrabenen Schadensschicht (10; 10'; 10'', 100'') durch einen zweiten Ionenimplantationsschritt (I2) bei einer zweiten Temperatur (T2), wobei die vergrabene Schadensschicht zumindest teilweise an die obere Oberfläche (105) der vergrabenen Schicht (5) angrenzt und/oder diese zumindest teilweise enthält; und Entfernen des oberen Teils (1a) des Substrats (1; 1') und der vergrabenen Schadensschicht (10; 10'; 10'', 100'') zum Freilegen der vergrabenen Schicht (5).
  2. Verfahren nach Anspruch 1, wobei auf den ersten Ionenimplantationsschritt (I1) ein Ausheilschritt folgt.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Entfernens des oberen Teils (1a) des Substrats (1; 1') und der vergrabenen Schadensschicht (10; 10'; 10'', 100'') ein Ätzschritt ist.
  4. Verfahren nach Anspruch 3, wobei die vergrabene Schadensschicht (10; 10'; 10'', 100'') von unten an die oberen Oberfläche (105) der vergrabenen Schicht (5) angrenzt oder diese derart enthält, daß ein Teil (5a) der vergrabenen Schicht (5) zu der Schadensschicht (10; 10'; 10'', 100'') gehört, und wobei der Teil (5a) in dem Ätzschritt selektiv gegen den anderen Teil der vergrabenen Schicht geätzt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Breite der Schadensschicht (10; 10'; 10'', 100'') entlang der oberen Oberfläche (105) der vergrabenen Schicht (5) variiert wird.
  6. Verfahren nach Anspruch 5, wobei die Schadensschicht (10; 10'; 10'', 100'') die vergrabene Schicht (5) in einem seitlich begrenzten Gebiet (100'') durchquert.
  7. Verfahren nach Anspruch 5 oder 6, wobei die Breite der Schadensschicht (10; 10'; 10'', 100'') variiert wird durch Durchführen eines lokal begrenzten dritten Ionenimplantierungsschritts (I3) bei einer dritten Temperatur (T3).
  8. Verfahren nach Anspruch 5 oder 6, wobei die Breite der Schadensschicht (10; 10'; 10'', 100'') variiert wird durch Durchführen des zweiten Ionenimplantierungsschritts (I2) auf lokal modulierte Weise.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (1; 1') eine Schicht (1c', 1d') aus einem dritten Halbleitertechnologiematerial umfaßt.
  10. Verfahren nach Anspruch 9, wobei die Schicht (1c', 1d') aus dem dritten Halbleitertechnologiematerial eine Siliziumoxidschicht (1c') ist, die sich unter der vergrabenen Schicht (5) befindet.
  11. Verfahren nach Anspruch 9, wobei die Schicht (1c', 1d') aus dem dritten Halbleitertechnologiematerial eine dotierte Siliziumschicht (1d') ist, die sich unter der vergrabenen Schicht (5) befindet.
  12. Verfahren nach Anspruch 11, weiterhin mit den folgenden Schritten: Ausbilden einer LED-Struktur auf der geschichteten Struktur.
DE60211190T 2001-10-12 2002-10-11 Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur Expired - Lifetime DE60211190T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32875901P 2001-10-12 2001-10-12
US328759P 2001-10-12
PCT/EP2002/011423 WO2003034484A2 (en) 2001-10-12 2002-10-11 A method for forming a layered semiconductor structure and corresponding structure

Publications (2)

Publication Number Publication Date
DE60211190D1 DE60211190D1 (de) 2006-06-08
DE60211190T2 true DE60211190T2 (de) 2006-10-26

Family

ID=23282315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60211190T Expired - Lifetime DE60211190T2 (de) 2001-10-12 2002-10-11 Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur

Country Status (8)

Country Link
US (1) US7294564B2 (de)
EP (1) EP1435110B1 (de)
JP (1) JP4225905B2 (de)
KR (1) KR100618103B1 (de)
CN (1) CN1316586C (de)
AU (1) AU2002340555A1 (de)
DE (1) DE60211190T2 (de)
WO (1) WO2003034484A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2843061B1 (fr) * 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau
US7390739B2 (en) 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7749881B2 (en) 2005-05-18 2010-07-06 Intermolecular, Inc. Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US8882914B2 (en) 2004-09-17 2014-11-11 Intermolecular, Inc. Processing substrates using site-isolated processing
US8084400B2 (en) 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US7879710B2 (en) 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
WO2006058034A2 (en) 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
US7955436B2 (en) 2006-02-24 2011-06-07 Intermolecular, Inc. Systems and methods for sealing in site-isolated reactors
US7902063B2 (en) 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
WO2007080545A1 (en) * 2006-01-12 2007-07-19 Nxp B.V. Method of fabricating a semiconductor on insulator device having a frontside substrate contact
US8772772B2 (en) 2006-05-18 2014-07-08 Intermolecular, Inc. System and method for increasing productivity of combinatorial screening
EP1901345A1 (de) * 2006-08-30 2008-03-19 Siltronic AG Mehrlagiger Halbleiterwafer und entsprechendes Verfahren
US8011317B2 (en) 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
DE102008006745B3 (de) * 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur
EP2172967A1 (de) 2008-08-04 2010-04-07 Siltronic AG Verfahren zur Herstellung von Siliciumcarbid
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
US10049914B2 (en) 2015-11-20 2018-08-14 Infineon Technologies Ag Method for thinning substrates
EP4135006A1 (de) 2021-08-13 2023-02-15 Siltronic AG Verfahren zur herstellung eines substratwafers zum darauf erstellen von gruppe-iii-v-vorrichtungen und substratwafer zum darauf erstellen von gruppe-iii-v-vorrichtungen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
KR100312568B1 (ko) * 1996-04-18 2003-06-19 마쯔시다덴기산교 가부시키가이샤 Sic 소자 및 그 제조방법
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
ES2165315B1 (es) 2000-03-31 2003-08-01 Consejo Superior Investigacion Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos.

Also Published As

Publication number Publication date
CN1316586C (zh) 2007-05-16
DE60211190D1 (de) 2006-06-08
US7294564B2 (en) 2007-11-13
KR20050035156A (ko) 2005-04-15
JP2005506699A (ja) 2005-03-03
JP4225905B2 (ja) 2009-02-18
KR100618103B1 (ko) 2006-08-29
EP1435110A2 (de) 2004-07-07
AU2002340555A1 (en) 2003-04-28
CN1698193A (zh) 2005-11-16
WO2003034484A2 (en) 2003-04-24
EP1435110B1 (de) 2006-05-03
WO2003034484A3 (en) 2003-09-18
US20040248390A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
DE60211190T2 (de) Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur
DE69329635T3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3219441C2 (de)
DE4019219C2 (de)
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE60125952T2 (de) Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE60127148T2 (de) Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen
DE3334624C2 (de)
DE19611043B4 (de) Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE102006007293B4 (de) Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE10053463A1 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE10310740A1 (de) Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE102008027521B4 (de) Verfahren zum Herstellen einer Halbleiterschicht
DE102008064719B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE602004007940T2 (de) Bildung einer silicium-germanium-auf-isolator-struktur durch oxidation einer vergrabenen porösen siliciumschicht
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102004031743B4 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: UNIVERSITAET AUGSBURG, 86159 AUGSBURG, DE