CN1316586C - 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构 - Google Patents

一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构 Download PDF

Info

Publication number
CN1316586C
CN1316586C CNB028201957A CN02820195A CN1316586C CN 1316586 C CN1316586 C CN 1316586C CN B028201957 A CNB028201957 A CN B028201957A CN 02820195 A CN02820195 A CN 02820195A CN 1316586 C CN1316586 C CN 1316586C
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor technology
affected
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028201957A
Other languages
English (en)
Other versions
CN1698193A (zh
Inventor
维尔弗里德·阿贝格尔
约尔格·林德纳
贝恩德·施特里茨克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University Of Augsburg
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1698193A publication Critical patent/CN1698193A/zh
Application granted granted Critical
Publication of CN1316586C publication Critical patent/CN1316586C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种用于形成分层半导体结构的方法，该结构具有在衬底(1；1’)上的第一半导体工艺材料层(5)，该衬底包括至少一种第二半导体工艺材料，该方法包含以下步骤：提供所述衬底(1；1’)；在所述衬底(1；1’)中埋入所述第一半导体工艺材料层(5)，所述掩埋层(5)具有一上表面(105)及一下表面(104)，并且将所述衬底(1；1’)分成上部分(1a)及下部分(1b；1b’；1c)；制造一掩埋损伤层(10，10’；10”；100”)，该掩埋损伤层至少部分连接并/或至少部分包含所述掩埋层(5)的上表面(105)；及去掉所述衬底(1；1’)的上部分(1a)和所述掩埋损伤层(10；10’；10”；100”)，以露出所述掩埋层(5)。该发明还提供相应分层半导体结构。

Description

一种形成分层半导体工艺结构的方法与 相应的分层半导体工艺结构
技术领域
本发明涉及一种形成分层半导体工艺结构的方法，和相应的分层半导体工艺结构，其中所述分层半导体工艺结构具有位于一个衬底上的第一半导体工艺材料层，该衬底由至少一种第二半导体工艺材料组成。
背景技术
本发明的背景技术可以参见Volz K等的文章：“离子束引起的Si/SiC/Si分层系统的非晶化(amorphisation)及再结晶”，物理研究中的核子仪器及方法(Nuclear Instruments & Methods In PhysicsResearch)，B部分(Section B)：射束与材料及原子相互作用(BeamInteraction with Materials and Atoms)，北荷兰出版公司(North-HollandPublishing Company)，阿姆斯特丹(Amsterdam)，N1(01-12-1996)，120(1-4)，133-138页，以及Lindner J K N等的文章：“控制碳化硅纳米晶体的密度分布用于通过离子束合成硅中的掩埋SiC层”，物理研究中的核子仪器及方法，B部分，射束与材料及原子相互作用，北荷兰出版公司，阿姆斯特丹，N1(1999)，147(1-4)，249-255页。
WO 01/72104 A1公开了通过离子移植碳及退火生产碳化硅层的方法。
应该指出，此处所用的衬底一词，应该理解为一般形式的衬底，并且应包括在半导体工艺处理技术方面公知的全部衬底，例如晶圆衬底、层状衬底、势阱衬底(well substrate)、外延衬底、SIMOX衬底、SOI衬底、砂蓝宝石衬底上的硅等。
此外，半导体工艺材料应理解为用于半导体工艺程序的任何导电、半导电或绝缘材料。
虽然本发明可适用于其他半导体工艺材料，但是本发明及其潜在的问题将以位于硅衬底上的碳化硅层为例进行介绍。
碳化硅(SIC)是一种半导体工艺材料，由于其出色的物理特性及与现有的半导体工艺程序和材料的技术兼容性，近十年来在工业上的重要性日益增加。
然而，这种半导体工艺材料的广泛运用，一直以来被晶体圆片，或具有合适的平滑表面的薄膜的可用性，以及由于制造这样的晶体圆片和薄片的困难而导致的高价格所阻碍。可是，一些商业化的半导体工艺产品已上市，不过价格非常昂贵。如果有关在低价衬底上高成本效率地制造具有大表面的外延碳化硅薄膜的材料问题得以解决，可预期碳化硅的应用范围将更加广泛。
为了制造碳化硅，已知有两种标准程序。第一种程序是单晶生长程序，第二种程序是薄膜外延程序。在技术上，只有由单晶体生长，和在很贵的碳化硅单晶上均匀外延碳化硅层才能得到有用的碳化硅。然而，至今仍没有适当方法可以在大面积、价廉衬底上实现不均匀外延的碳化硅膜。
图6A-C示出了由US 6,214,107 B1公开的现有技术中的制造碳化硅装置的加工顺序。
如图6A所示，该加工的起始点是昂贵的碳化硅晶片11。
在第一处理步骤中，如图6B所示，执行注入I以至少在该碳化硅晶片11的部分表面注入离子，从而在靠近晶体表面的层11b中引入晶体缺陷，并保持衬底区域11a不受损。
在第二处理步骤中，执行氧化O以在位于晶体表面的注入层11b上形成二氧化硅薄膜。
最后，在第三步骤中，如图6C所示，利用HF化学性质(Chemistry)通过蚀刻处理来去掉层11b中的二氧化硅薄膜，使得衬底区域11a的碳化硅器件有一个干净的SiC表面。
这种已知方法的缺点是需要昂贵的碳化硅晶片衬底。并且，在注入处理之后所需的氧化步骤使该已知方法复杂化。
发明内容
所以，本发明的目的是提供一种较廉价及不太复杂的方法，用于形成分层半导体工艺结构，以及提供相应的改进的具有平滑表面的分层半导体工艺结构。
根据本发明，此目的是通过一种形成分层半导体工艺结构的方法及一种分层半导体工艺结构来实现的。
根据本发明的方法及结构使得可以高成本效率地制造具有大的平滑表面的在不昂贵的衬底上的外延碳化硅薄膜。此外，依据本发明的结构具有这样的优点，即衬底制造商供应半加工的结构，而由使用者完成加工。在此上面一层起到保护掩埋层的作用，该掩埋层在后面的简单蚀刻过程暴露出来。
本发明的要点是提供一个掩埋层，然后制造一个掩埋的损伤层，该损伤层至少部分连结着及/或至少部分地包括该掩埋层的上表面。
根据一个优选实施例，所述第一半导体工艺材料是碳化硅并且所述第二半导体工艺材料为硅。
根据另一优选实施例，所述掩埋步骤是通过在第一温度下第一离子注入步骤，及紧接着的可选择的退火步骤来完成的。
根据另一优选实施例，所述制造掩埋损伤层的步骤，是通过在第二温度下第二离子注入步骤完成。
根据另一优选实施例，所述除去所述衬底的上部及所述掩埋损伤层的步骤是蚀刻步骤。
根据另一优选实施例，所述掩埋损伤层从下面连结或包括所述掩埋层的上表面，所以所述掩埋层的一部分属于所述损伤层。在这种情况下，在蚀刻步骤中，从所述掩埋层的其他部分中有选择地蚀刻掉所述部分。
根据另一优选实施例，所述损伤层的宽度沿所述掩埋层的上表面变化。这样，一个转移至掩埋层的结构可以进入(patterned into)损伤层内。
根据另一优选实施例，所述损伤层在侧向限定的区域内的横向穿过所述掩埋层。
根据另一优选实施例，所述损伤层的宽度通过在第三温度下限于局部的第三离子注入步骤而产生变化。
根据另一优选实施例，所述损伤层的宽度通过以局部调整方式实施所述第二离子注入步骤而变化。
根据另一优选实施例，所述衬底包括第三半导体工艺材料层。
根据另一优选实施例，所述第三半导体工艺材料层是一氧化硅层，该层位于该掩埋层下面。
根据另一优选实施例，所述第三半导体工艺材料层是掺杂硅层，该层位于掩埋层下面。
根据另一优选实施例，一个LED结构形成在所述分层结构上面。
结合附图本发明的具体实施例详细介绍和说明如下。
附图说明
图1A-E示出了根据本发明的方法中第一实施例的加工顺序；
图2示出了在根据本发明的方法的第二实施例中对图1中衬底的修改；
图3示出了在根据本发明的方法的第三实施例中对图1中损伤层注入步骤的修改；
图4A-C示出了根据本发明的方法的第四实施例中的加工顺序；
图5示出了根据本发明的方法的第五实施例的加工顺序；和
图6A-C示出了由美国专利US 6,214,107 B1公开的用于制造碳化硅装置的现有技术加工顺序。
各图中，相同的附图标记代表相同的或功能相同的部分。
附图标记：
1，11                            衬底
101                              衬底表面
1a、1b、1b’、11a、11b           衬底部分
5                                掩埋SiC层
104、105                         掩埋SiC层表面
I、I1-3                          注入步骤
T1-3                             注入温度
ρ、ρ’                         C密度分布
10、10’、10”、100”            掩埋损伤层
5a                               属于10的5的部分
103                              1c’下表面
1c’                             二氧化硅层
110                              底蚀刻区域
100                              沟
1d’                             掺杂衬底区域
6                                铟-镓-铝-氮层
7                                金属喷镀层
具体实施方式
图1A-E示出了根据本发明第一实施例的方法的加工顺序。
根据本发明的该方法的第一实施例的起始点是一浮区硅晶片1，其主要表面在图1A中由附图标记101表示。
在此例中，晶片1具有<100>晶向及n-型传导性(掺杂磷)，并具有特定的电阻1000欧姆厘米。然而，应该注意到其他具有不同晶向和/或掺杂和/或由不同方法生长的晶片(如，Czochralsky)也是适用的。
如图1B所示，在T1温度下的第一注入步骤I1中注入碳C，从而在C分布的最大值附近形成这种化学计量的掩埋碳化硅层5。所述分布示于图1b左边且以ρ(x)表示的，其中x是穿透深度。注入步骤I1之后，可以用高斯分布相当好地描述该分布。
举例来说，注入参数如下：
剂量：                 8.5×1017cm-2
能量：                 180keV
电流密度：             10μAcm-2
目标温度T1：           450℃
然而，由于所述该高斯分布，注入步骤I1导致了注入碳化硅层5的上表面及下表面105，104的扩散表面剖面。换言之，没有从SiC到衬底的上部分和下部分1a、1b的突变，衬底的上部分和下部分1a、1b是由于掩埋层5的存在而形成的。
为了有一个反映所需要的突变的盒型分布ρ’(x)，如图1C所示，在氩气中实施一个在1250℃的T2温度、大约10小时的退火步骤。该退火步骤提供一个均匀的单晶体3C-SiC层，该层具有平面状的上表面和下表面105、104。此处，应注意的是其他退火条件也可能适用，例如温度介于1200℃至1350℃之间。
利用这种条件，通过离子束合成制造这种掩埋碳化硅层5是由J.K.N.Lindner、A.Frohnwieser、B.Rauschenbach和B.Stritzker，材料研究协会秋季会议(Fall Meeting of the Materials Research Society)，波士顿(Boston)，美国(USA)(1994)，Mater.Res.Soc.Syn.Proc.Vol.354(1995)，171中首次公开的。
然而，到目前为止仅仅通过化学蚀刻、或化学机械抛光方法去掉衬底上部1a以获得一个平滑的外延碳化硅表面层5是不可能的。也就是说，因为碳化硅沉淀的出现和/或表面团的存在，碳化硅层5的上表面105总是有不需要的粗糙。实验表明例如在用蚀刻方法企图去掉衬底上层时，碳化硅颗粒随机地再沉积于衬底表面上使得衬底表面非常粗糙。也许，由于碳化硅界面的极性部分，这些粒子非常坚固地黏着在碳化硅表面上。
根据本发明的这一实施例，如结合图1D进一步说明的，该现有技术的严重问题可以第一次被解决。
到此，在温度T2下完成注入步骤I2，在这一过程中形成了损伤层10，在此例中损伤层10是一个非晶体层，与掩埋碳化硅层5的单晶碳化硅之间有显明的介面。
对于所述注入步骤I2中，由于氦的化学惰性，使用情性气体氦。但是，原则上也可使用其他离子，如：氢、氧、硼、磷、氖等。
例如，使用氦离子的注入参数如下：
剂量：                   1.0×1017cm-2
能量：                   50-55keV
电流密宽：               10μAcm-2
目标温度：               100℃
如图1D清楚地显示的，此处非晶体损伤层10包括或含有掩埋碳化硅层5的上表面105。换句话说，非晶体损伤层10延伸至衬底的上部分1a的一部分及掩埋碳化硅层5的一部分5a。
通过适当的选择能量、离子类型、剂量及目标温度，可以在掩埋碳化硅层5的晶相与损伤部分5a之间获得一明显介面。此外，非晶损伤层10的穿透深度及宽度可按照需求改变。
在正常的情况下，必须找到注入温度T2与离子型式间的平衡，例如，如果注入的离子是较轻的离子，为了避免现场退火，温度T2不可太高。重离子类显示出必要的剂量(注入时间)可大为减少的优点。因其穿透深度较浅，重离子的离子能量必须提高。然而，假如注入温度T2太低，碳化硅层裸露的表面的平滑度可能降低。
在下一个步骤，如图1E所示，衬底上部1a及掩埋损伤层10在蚀刻步骤中即被去掉，该步骤使用含有HF/HNO3的蚀刻溶液，这是在硅加工技术中的标准蚀刻溶液。此外，混合比1∶6被证明是非常有效的。然而，包括其他浓缩比及/或其他蚀刻剂的其他蚀刻化学组成均可使用，例如KOH、TMAH等。
蚀刻时间总计数秒钟，且化学反应是选择性地停止在掩埋碳化硅层5的晶体部分上。蚀刻步骤的时间并非关键所在，并且可获得有力的处理程序。
结果，获得了具有硅衬底部分1b及剩余的碳化硅层5的高品质Si/SiC衬底，如图1E所示。
在此蚀刻步骤之后获得的碳化硅层5的主要优点为其表面的平滑性。理由是沉淀在靠近表面105的衬底上部1a的SiC被完全蚀刻掉了。因此，包含在位于掩埋碳化硅层上面的衬底的上部1a中的SiC颗粒，不会再沉积在暴露的表面上，而是包含在损伤层内并在最后蚀刻步骤中去掉。此外，通过使损伤层10在所述碳化硅层5中有适当的穿透深度，以去掉掩埋碳化硅层中特定的部分，从而使掩埋SiC层的中间部分成为新的表面，这样做是有优点的，因为这一部分形成了比更上面部分更好的结构，因此提供了平滑表面的最好的条件。
在未示出的最后处理步骤中，可以进行用脱离子水去掉残余的蚀刻溶液的清洁步骤。
图2示出了根据本发明的发明方法的第二实施例中对图1中衬底的修改。
如图2所示，衬底1’包含较低的部分1b’及1c’，其中1b’代表硅部分而1c’代表二氧化硅部分。这种衬底通称为SOI(绝缘硅)衬底。
图3显示了根据本发明方法的方法的第三实施例中对图1中的损伤层注入步骤的修改。
根据图3所示的第三实施例，所产生的损伤层10’不进入掩埋碳化硅层5，但仅连接或停止在其上表面105。
此外，根据进一步未示出的实施例，损伤层也可以从下面连接到上表面105或，换句话说，仅包含在掩埋碳化硅层5中。
图4A-C显示了根据本发明方法的第四实施例中的加工顺序。
关于第四实施例，起始点是图1C所示的结构。然而，此处实施在T3温度下注入步骤I3，该步骤不产生具有平滑上表面及下表面的损伤层，而产生穿透深度被调整了的损伤层10”。尤其是，损伤层10”包括完全穿透掩埋碳化硅层5并进入衬底的下部分1b的中间部分100”。这可由离子束注入步骤I3完成，其中利用局部改变离子束的能量调节穿透深度，而不使用任何模板(mask)。这种注入步骤I3的结果示于图4A。
另一获得被调节的穿透深度的可行的途径，是利用两个注入步骤，其中第一步骤相应于I2，而第二步骤具有更高能量并利用模板限制在中间部分100”。
在下一步骤中，与第一至第三实施例相同，用HF/HNO3进行蚀刻，形成了如图4B所示的结构。此处，裸露的碳化硅层5分为两部分，具有一个将所述两部分分开的深沟100。图4B所示的结构非常适合微结构设计，微结构的制造包括底-蚀刻(under-etching)步骤，用于产生悬吊在衬底上面的感测器部件。
图4C展示了产生底-蚀刻区域110的底-蚀刻步骤。
此处应注意，任一结构均可以形成所述损伤层的图案，然后可通过蚀刻转移到SiC层。
图5示出了根据本发明的方法的第五实施例中的加工顺序。
根据图5所示的第五实施例，位于衬底1’中的衬底部分1b’、1d’上的外延碳化硅层5被用于进一步的加工步骤，以产生LED结构(LED：发光二极管)。
此处，衬底部分1b’代表硅晶片部分，而衬底部分1d’代表掺杂硅部分，该部件，例如，通过另外的注入步骤获得。
在碳化硅层5的碳化硅表面上，沉积有一个铟-铝-镓-氮层，在其上面又形成了金属喷镀层7，以形成所述发光二极管结构。这样，本发明的方法提供一种合适的衬底，用于在不贵的加工顺序中制造发光二极管。
也可用适当地重掺杂衬底取代该衬底，该衬底具有衬底部分1b’作为硅片部分，并具有衬底部分1d’作为掺杂硅部分。
虽然通过具体实施例介绍了本发明，但本发明并不局限于此，可以以多种方式修改。
尤其是，所述材料仅是示例性的，可用其他适合材料代替。蚀刻程序也是这样。而且，本发明也可用于在其他半导体工艺衬底层。
虽然在上述实施例中，注入步骤造成了非晶体掩埋损伤层，但本发明并不局限于此。当然，依赖于注入离子种类和其他注入参数，特定程度的损伤可以足够获得一个损伤层，而该损伤层能在蚀刻步骤轻易地去掉，留下一个露出的碳化硅层的光滑表面。
这里，应该指出，如果提供掩埋损伤层的注入步骤能切掉高斯分布的尾部的足够大部分，那么可以省略用于将高斯剖面图转换为盒形剖面图的第一退火步骤。这样将进一步简化获得平滑碳化硅表面的方法。
而且LED结构仅是许多种可以在根据本发明的分层半导体工艺结构上形成的可能结构中的一个例子。

Claims (22)

1、一种形成分层半导体工艺结构的方法，该结构具有在衬底(1；1’)上的第一半导体工艺材料层(5)，该衬底至少包括一个第二半导体工艺材料，该方法包含以下步骤：
提供所述衬底(1；1’)；
在所述衬底(1；1’)中埋入所述第一半导体工艺材料层(5)，所述掩埋层(5)具有一上表面(105)及一下表面(104)，并且将所述衬底(1；1’)分成上部分(1a)及下部分(1b；1b’，1c)；
制造一掩埋损伤层(10；10’；10”，100”)，该掩埋损伤层至少部分连接并/或至少部分包含所述掩埋层(5)的上表面(105)；及
去掉所述衬底(1；1’)的上部分(1a)及掩埋损伤层(10；10’；10”，100”)，以露出所述掩埋层(5)。
2、根据权利要求1的方法，其中所述第一半导体工艺材料是碳化硅而所述第二半导体工艺材料是硅。
3、根据权利要求1或2的方法，其中所述掩埋步骤是由在第一温度(T1)下的第一离子注入步骤(I1)和随后的可选择的退火步骤(T2)来完成。
4、根据权利要求1或2的方法，其中所述产生掩埋损伤层(10；10’；10”；100”)的步骤，是通过在第二温度(T2)下的第二离子注入步骤完成。
5、根据权利要求1或2的方法，其中去掉所述衬底(1；1’)的上部分(1a)及所述掩埋损伤层(10；10’；10”，100”)所述步骤是蚀刻步骤。
6、根据权利要求5的方法，其中所述掩埋损伤层(10；10’；10”，10”)从下面连接或包括所述掩埋层(5)的上表面(105)，这样所述掩埋层(5)的一部分(5a)属于所述损伤层(10；10’；10”，100”)，并且其中在蚀刻步骤中选择性地从所述掩埋层(5)的其他部分中蚀刻掉所述部分(5a)。
7、根据权利要求1或2的方法，其中所述损伤层(10；10’；10”，100”)的宽度是沿所述损伤层(5)的上表面(105)变化的。
8、根据权利要求7的方法，其中在侧向限定区域(100”)内，所述损伤层(10；10’；10”，100”)横向穿过所述掩埋层(5)。
9、根据权利要求7的方法，其中所述损伤层(10；10’；10”，100”)的宽度是通过在第三温度(T3)下限制在局部地进行第三离子注入步骤(I3)而改变的。
10、根据权利要求7的方法，其中所述损伤层(10；10’；10”，100”)的宽度是通过限制在局部地进行第二离子注入步骤(I2)而改变的。
11、根据权利要求1或2的方法，其中所述衬底(1；1’)包含第三半导体工艺材料层(1c，1d’)。
12、根据权利要求11的方法，其中所述第三半导体工艺材料层(1c’，1d’)是位于所述掩埋层(5)下面的一个氧化硅层(1c’)。
13、根据权利要求11的方法，其中所述第三半导体工艺材料层(1c’，1d’)是位于所述掩埋层(5)下面的掺杂硅层(1d’)。
14、根据权利要求13的方法，进一步包含以下步骤：在所述分层半导体工艺结构上形成一LED结构。
15、一种分层半导体工艺结构，具有位于衬底(1；1’)上的第一半导体工艺材料掩埋层(5)，该衬底(1；1’)由至少一种第二半导体工艺材料组成，所述掩埋层(5)具有一个上表面(105)及一个下表面(104)，并且将所述衬底(1；1’)分为一个上部分(1a)及一个下分部(1b；1b’；1c)；至少部分连接及/或至少部分包括所述掩埋层(5)的所述上表面(105)的一个掩埋损伤层(10；10’；10”，100”)；其特征在于，设置所述损伤层(10；10’；10”；100”)，从而在蚀刻步骤中，通过去掉所述掩埋层(5)及所述衬底(1；1’)的所述上部(1a)后，一个平滑结构移转至所述掩埋层(5)。
16、根据权利要求15的结构，其中所述第一半导体工艺材料是碳化硅，所述第二半导体工艺材料是硅。
17、根据权利要求15或16的结构，其中所述掩埋损伤层(10；10’；10”；100”)从下面连接或包括所述掩埋层(5)的上表面(105)，从而所述掩埋层(5)的一部分(5a)属于所述损伤层(10：10’；10”；100”)。
18、根据权利要求15或16的结构，其中所述损伤层(10；10’，10”；100”)的宽度沿所述掩埋层(5)的上表面(105)改变。
19、根据权利要求18的结构，其中在侧向的限定区域(100”)内，所述损伤层(10；10’；10”；100”)部分地横向穿过的所述掩埋层(5)。
20、根据权利要求15或16的结构，其中所述衬底(1、1’)包含第三半导体工艺材料层(1c’，1d’)。
21、根据权利要求20的结构，其中所述第三半导体工艺材料层(1c’，1d’)是位于所述掩埋层(5)下面的氧化硅层(1c’)。
22、根据权利要求20的结构，其中所述第三半导体工艺材料层(1c’，1d’)是位于所述掩埋层(5)下面的掺杂硅层(1d’)。
CNB028201957A 2001-10-12 2002-10-11 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构 Expired - Fee Related CN1316586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32875901P 2001-10-12 2001-10-12
US60/328,759 2001-10-12

Publications (2)

Publication Number Publication Date
CN1698193A CN1698193A (zh) 2005-11-16
CN1316586C true CN1316586C (zh) 2007-05-16

Family

ID=23282315

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028201957A Expired - Fee Related CN1316586C (zh) 2001-10-12 2002-10-11 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构

Country Status (8)

Country Link
US (1) US7294564B2 (zh)
EP (1) EP1435110B1 (zh)
JP (1) JP4225905B2 (zh)
KR (1) KR100618103B1 (zh)
CN (1) CN1316586C (zh)
AU (1) AU2002340555A1 (zh)
DE (1) DE60211190T2 (zh)
WO (1) WO2003034484A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2843061B1 (fr) * 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau
US7390739B2 (en) 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US8882914B2 (en) 2004-09-17 2014-11-11 Intermolecular, Inc. Processing substrates using site-isolated processing
US8084400B2 (en) 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US7749881B2 (en) 2005-05-18 2010-07-06 Intermolecular, Inc. Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7309658B2 (en) 2004-11-22 2007-12-18 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7879710B2 (en) 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
US7955436B2 (en) 2006-02-24 2011-06-07 Intermolecular, Inc. Systems and methods for sealing in site-isolated reactors
US7544574B2 (en) 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
WO2007080545A1 (en) * 2006-01-12 2007-07-19 Nxp B.V. Method of fabricating a semiconductor on insulator device having a frontside substrate contact
US8772772B2 (en) 2006-05-18 2014-07-08 Intermolecular, Inc. System and method for increasing productivity of combinatorial screening
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US8011317B2 (en) 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
DE102008006745B3 (de) * 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
US10049914B2 (en) 2015-11-20 2018-08-14 Infineon Technologies Ag Method for thinning substrates
EP4135006A1 (en) 2021-08-13 2023-02-15 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
ES2165315B1 (es) * 2000-03-31 2003-08-01 Consejo Superior Investigacion Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing

Also Published As

Publication number Publication date
JP4225905B2 (ja) 2009-02-18
WO2003034484A2 (en) 2003-04-24
AU2002340555A1 (en) 2003-04-28
JP2005506699A (ja) 2005-03-03
US7294564B2 (en) 2007-11-13
WO2003034484A3 (en) 2003-09-18
KR20050035156A (ko) 2005-04-15
KR100618103B1 (ko) 2006-08-29
US20040248390A1 (en) 2004-12-09
DE60211190D1 (de) 2006-06-08
CN1698193A (zh) 2005-11-16
EP1435110A2 (en) 2004-07-07
EP1435110B1 (en) 2006-05-03
DE60211190T2 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
CN1316586C (zh) 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构
TW554452B (en) Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
Geis et al. Crystallographic orientation of silicon on an amorphous substrate using an artificial surface‐relief grating and laser crystallization
Li et al. In-plane bandgap control in porous GaN through electroless wet chemical etching
Müller et al. SiC for sensors and high-temperature electronics
Fournel et al. Accurate control of the misorientation angles in direct wafer bonding
WO2002015244A3 (en) Process for producing semiconductor article using graded expitaxial growth
JP5097552B2 (ja) 分離可能な基板の形成方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
TW200641192A (en) Semiconductor layer structure and process for producing a semiconductor layer structure
JP2008124480A (ja) ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス
KR20100014968A (ko) 패턴화된 얇은 ｓｏｉ
JP2008526682A (ja) ダイヤモンド製医療装置
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN101005052A (zh) 半导体结构及形成半导体结构的方法
JP2005510056A (ja) 積層構造物
JP2005510056A6 (ja) 積層構造物
TW201140761A (en) Method for manufacturing a semiconductor substrate
CN110970363A (zh) 一种异质集成单晶钻石薄膜的制备方法
US20050282358A1 (en) Method for transferring an electrically active thin layer
KR102582992B1 (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
Cerofolini et al. Terascale integration via a redesign of the crossbar based on a vertical arrangement of poly-Si nanowires
CN105789109B (zh) 包括埋入式阳极氧化物结构的半导体装置及其制造方法
Serre et al. Synthesis of SiC Microstructures in Si Technology by High Dose Carbon Implantation: Etch‐Stop Properties

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: Attenberger Wilfried

False: Wilfried A|Bei Geer

Number: 20

Page: 1132

Volume: 23

CI03 Correction of invention patent

Correction item: Inventor

Correct: Attenberger Wilfried

False: Wilfried A|Bei Geer

Number: 20

Page: The title page

Volume: 23

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: WILFRIED DE BERGER TO: ATTENBERGER WILFRIED

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: WILFRIED DE BERGER TO: ATTENBERGER WILFRIED

ASS Succession or assignment of patent right

Owner name: UNIVERSITY OF AUGSBURG

Free format text: FORMER OWNER: WACKER SILTRONIC HALBLEITERMAT

Effective date: 20090918

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090918

Address after: Augsburg

Patentee after: University Of Augsburg

Address before: Munich, Germany

Patentee before: Siltronic AG

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20111011