CN105789109B - 包括埋入式阳极氧化物结构的半导体装置及其制造方法 - Google Patents

包括埋入式阳极氧化物结构的半导体装置及其制造方法 Download PDF

Info

Publication number
CN105789109B
CN105789109B CN201610016720.6A CN201610016720A CN105789109B CN 105789109 B CN105789109 B CN 105789109B CN 201610016720 A CN201610016720 A CN 201610016720A CN 105789109 B CN105789109 B CN 105789109B
Authority
CN
China
Prior art keywords
semiconductor body
groove
semiconductor
anodic oxide
oxide structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610016720.6A
Other languages
English (en)
Other versions
CN105789109A (zh
Inventor
H-J·舒尔策
I·莫德
I·穆里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105789109A publication Critical patent/CN105789109A/zh
Application granted granted Critical
Publication of CN105789109B publication Critical patent/CN105789109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体装置的制造方法。根据半导体装置的制造方法，从第一侧将第一沟槽形成到半导体本体中。通过将半导体本体浸入电解液中并且在半导体本体与接触电解液的电极之间施加阳极氧化电压而在第一沟槽的底侧形成阳极氧化物结构。

Description

包括埋入式阳极氧化物结构的半导体装置及其制造方法
技术领域
本发明涉及半导体领域，并且更特别地涉及一种半导体装置的制造方法。
背景技术
包括埋入式绝缘体的半导体技术是多种半导体应用的基础。举例而言，绝缘体上硅(SOI)技术基于代替常规硅衬底的层式硅-绝缘体 -硅衬底，以降低例如寄生器件电容和衬底电流注入。一些SOI衬底的制造方法(例如注氧隔离(SIMOX)或智能切割工艺)要求离子注入工艺和/或晶片结合，从而增加了工艺复杂性以及工艺成本。
制造包括埋入式氧化物的半导体装置的改进方法将是理想的。
发明内容
半导体装置的制造方法的实施例包括从第一侧将第一沟槽形成到半导体本体中。该方法进一步包括通过将半导体本体浸入电解液中并且在半导体本体与接触电解液的电极之间施加阳极氧化电压而在第一沟槽的底侧形成阳极氧化物结构。
半导体装置的实施例包括半导体本体。该半导体装置进一步包括埋入在半导体本体中的阳极氧化物结构。埋入式阳极氧化物结构包括合并在一起的至少两个埋入式阳极氧化物部分，所述至少两个埋入式阳极氧化物部分中的每一个均具有凸出表面部分。
在阅读下文详细描述并查看附图时，本领域技术人员将认识到其他特征和优点。
附图说明
包括了附图以提供本发明的进一步理解，并且附图包含在本说明书中并构成其一部分。附图示出了本发明的实施例并且与说明书一起用于阐述本发明的原理。随着参照下文详细描述而变得更好理解，本发明的其他实施例和旨在的优点将易于被认识到。
图1A至图1B为半导体本体的示意性横截面图，用于示出半导体装置的制造方法的实施例。
图2为半导体本体的示意性横截面图，用于示出使用粒子辐照半导体本体以在位于半导体本体表面之下的限定求中引起晶体损伤的实施例。
图3为半导体本体的示意性横截面图，用于示出将半导体本体在热处理设备中退火的实施例。
图4为半导体本体的示意性横截面图，用于示出使用第一填充结构填充第一沟槽的实施例。
图5为半导体本体的示意性横截面图，用于示出在半导体本体上形成一个或多个半导体层的实施例。
图6A和图6B为半导体本体的示意性横截面图，用于示出去除第一沟槽中的阳极氧化物结构的实施例。
图7为半导体本体的示意性横截面图，用于示出使用作为底部氧化物的阳极氧化物结构在第一沟槽中形成栅极结构的实施例。
图8A至图8C为半导体本体的示意性横截面图，用于示出半导体装置的制造方法的实施例。
图9A至图9D为半导体本体的示意性横截面图，用于示出半导体装置的制造方法的另一实施例。
具体实施方式
在下文详细描述中，参照附图，附图构成说明书的一部分，并且在附图中以示意的方式示出了可在其中设施本发明的具体实施例。应当理解，可使用其他实施例，并且可在不背离本发明范围的情况下做出结构和逻辑改变。例如，对一个实施例示出或描述的特征可用于其他实施例或者与其他实施例一起使用，以形成另一实施例。旨在的是，本发明包括这样的修改和变型。使用了具体文字来描述实施例，所述具体文字不应当被解释为限制所附权利要求的范围。附图并非成比例绘制并且仅仅用于示意的目的。为了清楚起见，在不同附图中，相同元件有对应的标号指代，除非另有说明。
术语“具有(having)”、“包含(containing)”、“包括(including)”、“包括(comprising)”等等是开放性的，并且这些术语指明存在所描述的结构、元件或特征，但不排除存在额外的元件或特征。冠词“一 (a)”、“一(an)”和“该(the)”旨在包括复数以及单数，除非上下文另有清楚指示。
术语“电连接”描述了电连接元件之间的永久性低电阻连接，例如所考虑元件之间的直接接触或者通过金属和/或高掺杂半导体的低电阻连接。术语“电耦接”包括适于信号传输的一个或多个介入元件可存在于电耦接的元件之间，所述介入元件例如为在第一状态下临时提供低电阻连接而在第二状态下暂时提供高电阻电解耦的元件。
图形通过在掺杂类型“n”或“p”旁侧标示“-”或“+”而示出相对掺杂浓度。例如，“n-”意味着掺杂浓度低于“n”掺杂区域的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。具有相同相对掺杂浓度的掺杂区域并非必然具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可具有相同或不同的绝对掺杂浓度。
在下文描述中使用的术语“半导体装置”、“晶片”、“衬底”、“半导体本体”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶片和结构应当理解为包括硅(Si)、绝缘体上硅 (SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂半导体、由底部半导体基底支撑的硅外延层以及其他半导体结构。半导体无需是基于硅的。半导体也可为硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可形成半导体衬底材料。
如本说明书中使用的术语“水平的”旨在描述大致平行于半导体衬底或主体的第一或主表面的定向，其例如可以是晶体或裸片的表面。
如本说明书中使用的术语“竖直”旨在描述大致布置成垂直于第一表面的定向，也即平行于半导体衬底或本体的第一表面的法向方向的定向。
在本说明书中，半导体衬底或半导体本体的第二表面应当认为由下表面或后侧表面形成，而第一表面应当认为由半导体衬底的上表面、前表面或主表面形成。如本说明书中使用的术语“之上”和“之下”因此描述结构特征彼此的相对位置。
在本说明书中，n掺杂称为第一导电类型，而p掺杂称为第二导电类型。可替换地，半导体期间可形成为具有相反的掺杂关系，使得第一导电类型可为p掺杂，而第二导电类型可为n掺杂。
半导体期间可具有诸如接触焊盘(或电极)的端子触点，其允许与包括在半导体本体中的集成电路或隐秘半导体器件进行电接触。电极可包括施加至半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可制造成具有任何期望的几何形状以及任何期望的材料成分。电极金属层可例如为覆盖一个区域的层的形式。可将任何期望的金属(例如Cu、Ni、Sn、Au、Ag、Pt、Pd以及这些金属中的一种或多种的合金)用作该材料。电极金属层无需均质或者由仅仅一种材料制成，也就是说，包含在电极金属层中的材料的各种成分和浓度是可能的。举例而言，金属层可以尺寸设计成足够大以与引线结合。
在本文中公开的实施例中，施加了一个或多个传导层，特别是导电层。应当认识到，任何诸如“形成的”或“施加的”术语旨在涵盖施加层的几乎所有种类和技术。特别地，它们旨在涵盖其中整体单次施加层的技术(类似于例如层压技术)以及其中以顺序的方式沉积层的技术(类似例如溅射、镀覆、模制、CVD(化学气相沉积)、PVD (物理气相沉积)、蒸发、混合物理-化学气相沉积(HPCVD)等)。
所施加的导电层可包括尤其是诸如Cu或Sn的金属或者其合金的层、导电浆体的层以及结合材料的层中的一者或多者。金属层可为均质的层。导电浆体可包括分布在可蒸发或可固化聚合物材料中的金属粒子，其中该浆料可为流动的、粘性的或蜡状的。结合材料可施加为将半导体芯片与例如载流子或者例如接触夹电性且机械连接。可使用软性焊接材料或者特别是能够形成扩散焊接结合的焊接材料，例如包括Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一种或多种的焊接材料。
切割工艺可用于将晶片分成单个芯片。可应用用于切割的任何技术，例如刀刃切割(锯切)、激光切割、蚀刻等。特别地，可应用隐形切割，其为使用激光切割的特定技术。隐形切割允许抑制切割废料，并且因此是适于切割易于受到污染的工件的工艺。此外，其为无需清洁的干法工艺，并且因此也适于加工易于受到负载的敏感结构(诸如例如MEMS)。可由隐形切割技术实现的其他益处为高速切割、优良的击穿强度、小的切口以及低的运行成本。
在隐形切割技术中，具有能够穿透半导体晶片的波长的激光束聚焦在半导体晶片内部的位点上。由于非线性吸收效应，仅有半导体晶片内部的局部位点可选择性地被激光加工，从而可避免半导体晶片的前表面和后表面的损伤。可通过移动激光束与半导体晶片的相对位置以便根据期望的切割图案来扫描半导体晶片来对半导体晶片进行切割。
可通过以下步骤对半导体本体(例如半导体晶片)进行切割：将半导体晶片施加在带(特别是切割带)上、例如根据上述技术中的一种或多种对半导体晶片施加切割图案(特别是矩形图案)以及例如沿着带平面上的四个正交方向拉动带。通过拉动带，半导体晶片被分成多个半导体芯(芯片)。
在图1A和图1B的示意性横截面图中示出了半导体装置100的制造方法的实施例。
图1A的示意性横截面图示出了从第一侧106将第一沟槽102形成到半导体本体104中的过程。
图1B的示意性横截面图示出了通过将半导体本体104浸入电解液110中并且在半导体本体104与接触电解液110的电极112之间施加阳极电压而在第一沟槽102的底侧形成阳极氧化物结构108的过程。
可通过掩模蚀刻工艺(例如通过诸如等离子蚀刻的干法蚀刻)来形成第一沟槽102。可通过平版印刷将掩模形成为例如硬质掩模或抗蚀掩模。根据其他实施例，还可通过掩模湿法蚀刻工艺形成第一沟槽 102。
作为电解液110，可选择能够通过阳极氧化工艺在半导体本体104 上形成阳极氧化物层的任何合适电解液。当通过将硅或硅的碳化物氧化以形成阳极氧化物结构108时，可选择例如硝酸(HNO3)作为电解液110。其他实例包括水溶液和有机溶剂，例如NH4OH、H3PO4、DI水、KOH、TMAH、H2SO4、K2SO4、HCl、KNO3、CH3OH。可通过例如交流(AC)阳极氧化和/或直流(DC)阳极氧化来执行阳极氧化过程。
半导体本体104(例如半导体晶片)可浸入电解池，并且依据电解液的类型以及阳极氧化物结构108的期望厚度，可在半导体本体 104与电极112之间施加几伏特到几百伏特范围内的电压持续足够的时间以实现阳极氧化物结构108的期望生长厚度。在将半导体本体 104浸入电解液110中之前，可在稀释的氢氟酸(HF)中执行一个或多个清洁工艺，例如蚀刻工艺。
在图2的示意性横截面图所示的阳极氧化物结构形成之前，可通过从第一侧106使用粒子114辐照半导体本体114来加快阳极氧化物结构108的生长速率。可以垂直于第一侧106(参见标记为(a)的辐照)和/或略微倾斜(参见标记为(b)、(c)的辐照)的方式使用粒子114进行辐照。
垂直于第一侧106的粒子辐照可导致第一沟槽102的下侧之下的晶体损伤116，例如空隙和填隙原子、双空隙、空隙-氧配合物或者包含空隙和填隙子的其他配合物。不同角度的辐照可导致例如晶体损伤 116的深度范围的变宽。可通过任何合适的工艺(例如通过离子注入) 执行粒子辐照。粒子的实例为质子、磷、硒、锑和砷。当使用质子对半导体本体104进行辐照时，随后在350℃到500℃温度范围内持续几十分钟到几小时的热退火也可用于将半导体本体104的先前为p掺杂的部分转化成n掺杂的部分，这是由于产生了氢相关的施主 (donor)，这些施体为质子辐照引起的缺陷配合物。在使用粒子对半导体本体104进行辐照以产生晶体损伤之后，可从第一侧106向半导体本体104中形成第一沟槽102。根据实施例，第一沟槽的底侧位于晶体损伤116的深度范围内。
由粒子辐照引起的晶体损伤116可导致加快的阳极氧化过程，这是由缺陷引起的半导体本体104上加强的氧化速率导致的。
根据图3所示实施例，在热处理设备118中对半导体本体104进行退火。热处理的实例包括炉内退火、基于灯加热、热夹或热板退火。对半导体本体进行退火的工艺可导致阳极氧化物结构108的致密化和 /或导致均质化。可考虑工艺兼容性和/或期望的阳极氧化物转变而正确选择退火温度或温度曲线以及热处理的持续时间。退火温度可大于例如200℃、或者大于500℃、或者甚至大于900℃。根据实施例，退火温度处于200℃与1200℃范围内，例如500℃与1100℃之间。依据特定热处理设备，退火持续时间可处于几分钟到几小时范围内。
对于图4的示意性横截面图所示实施例，第一沟槽102填充有填充结构120。填充结构120可包括导电和/或绝缘材料，并且在第一沟槽102中形成填充结构120还可包括去除填充结构120的形成在半导体本体104的第一侧106上的不需要的材料的过程。为了从第一侧去除填充结构120的材料，可使用任何合适的工艺，例如蚀刻和/或化学 -机械抛光(CMP)。
根据实施例，填充结构120为半导体材料或者一系列半导体材料，例如通过外延生长或沉积而形成的。在这种情况下，阳极氧化物结构将填充结构120与填充结构120之下的半导体本体104隔开。填充结构和半导体本体可由相同的半导体材料(例如硅或碳化硅)形成。填充结构120与半导体本体104的侧向围绕部分一起可用作例如在随后过程中形成于其中的电路元件的有源区域。
举例而言，阳极氧化物结构108可布置在形成于半导体本体104 中的场效应晶体管的源极区之下，用于避免或抑制由源极区导致的少数载流子注入的闩锁。再举例而言，阳极氧化物结构108可布置在绝缘栅双极晶体管(IGBT)的p型本体区域中，用于引起空穴累积，从而实现减少的集电极-射极饱和电压VCEsat。再举例而言，阳极氧化物结构108可用作埋入式电荷俘获区域。
根据图5所示实施例，例如通过外延生长或沉积而在半导体104 上在第一侧106处形成一个或多个半导体层121。所述一个或多个半导体层121可用作例如在随后过程中形成于其中的电路元件的有源区域。举例而言，例如诸如晶体管或二极管的半导体器件的漂移区可在随后过程中形成于所述一个或多个半导体层中。
根据图6A和图6B的半导体本体104的示意性横截面图所示实施例，穿过半导体104的填充结构120形成加工沟槽122，从而暴露阳极氧化物结构108的至少一部分。可通过掩模蚀刻工艺(诸如干法或湿法蚀刻)形成加工沟槽122。如图6B的示意性横截面图所示，通过穿过加工沟槽122注入蚀刻溶液来去除第一沟槽中的阳极氧化物结构。考虑到阳极氧化物结构108与半导体本体104的围绕部分(包括填充结构120)之间的蚀刻选择性，可正确选择蚀刻溶液。举例而言，可选择氢氟酸(HF)选择性地蚀刻由硅半导体本体围绕的阳极氧化物结构108。在蚀刻阳极氧化物结构108之后，在第一沟槽102的底侧保留有埋入式孔隙结构124。
埋入式孔隙结构124可用于多种目的。
根据实施例，埋入的孔隙结构124用作或者至少部分地作为复合结构，其配置成用作吸引电子-空穴复合的复合区，例如用于避免闩锁。根据另一实施例，埋入式孔隙结构124保持于在半导体本体104 中制造的半导体器件中，充当空穴累积区。根据又一实施例，通过借由加工沟槽122将掺杂气体注入埋入式孔隙结构124从而穿过埋入式孔隙结构124的壁对半导体本体104进行掺杂。这可产生围绕埋入式孔隙结构124的掺杂区域。根据又一实施例，通过加工沟槽122将冷却介质注入到埋入式孔隙结构124中。冷却介质可为例如相变材料。根据又一实施例，埋入式孔隙结构124可沿着垂直于图6B的绘图平面的任何方向延伸并且充当导光件。埋入式孔隙结构124还可用于形成基于形成在埋入式孔隙结构124与第一侧106之间的薄膜的任何种类的期间。薄膜还可为基于薄膜的传感器的一部分，所述传感器诸如例如为加速度传感器或压力传感器。
根据图7的示意性横截面图所示的另一实施例，阳极氧化物结构 108构成栅极结构的底部氧化物。栅极结构的形成进一步包括在第一沟槽102的壁处形成栅极电介质128，例如通过诸如电介质层沉积或生长(诸如热氧化)。在第一沟槽102中形成包括一种或多种导电材料的栅极电极130，所述导电材料例如为一种或多种金属和/或一种或多种高掺杂的半导体(诸如高掺杂的多晶硅)。第一沟槽102的底侧处的阳极氧化物结构108的厚度大于栅极电介质的厚度，用于改进半导体器件(包括作为栅极结构一部分的阳极氧化物结构108)的切换行为和/或可靠性。根据其他实施例，栅极结构还可包括布置在栅极电极130与阳极氧化物结构108之间的一个或多个场电极。尽管阳极氧化物结构108的一些部分还可与第一沟槽102的壁的一些部分重叠从而增加侧向电介质击穿强度，然而栅极电介质128还可由场电介质部分地替换或加厚，例如在第一沟槽102的其中可放置场电极的区域中。
半导体装置100的制造方法的另一实施例在图8A至图8D的示意性横截面图中示出。
参照图8A的示意性横截面图，通过使得半导体本体104的处于第一侧106处的表面的一部分由掩模结构132覆盖的蚀刻工艺，从第一侧106将第一和第二沟槽1021、1022形成至半导体本体104中。半导体本体104包括第一半导体本体部分1041以及在第一侧106处位于第一半导体本体部分1041上的第二半导体本体部分1042。第一和第二半导体本体部分1041、1042的区别在于掺杂浓度和导电类型中的至少一个。
在图8A所示实施例中，第一半导体本体部分1041为n型导电，而第二半导体本体部分1042为p型导电。第一和第二沟槽1021、1022 穿过第二半导体本体部分1042延伸到第一半导体本体部分1041中。根据实施例，第二半导体本体部分1042为通过例如外延形成在n型第一半导体本体部分1041上的p掺杂半导体层。根据另一实施例，通过借由适当工艺(离子注入和/或扩散)穿过第一侧106向半导体本体104中移入p型掺杂剂来形成第二半导体本体部分1042。
pn结134位于n型第一半导体本体部分1041与p型第二半导体本体部分1042的界面处。
参照图8B的示意性横截面图，通过将半导体本体104浸入电解液110以及通过在n型第一半导体本体部分1041与接触电解液110 的电极112之间施加阳极氧化电压而在第一和第二沟槽1021、1022 的底侧处形成阳极氧化物结构108。由于阳极氧化过程由电场强度来驱动，阳极氧化主要在第一半导体本体部分1041与电解液110之间的边界处并且沿着n型第一半导体本体部分1041与p型第二半导体本体部分1042之间的空间电荷区域136发生。
根据图8B所示实施例，在阳极氧化物结构108的位于第一和第二沟槽1021、1022的底侧处的阳极氧化物部分在第一和第二沟槽 1021、1022之间沿着侧向方向x合并之后，阳极氧化物结构108的形成终止。可考虑用于使所述部分在第一和第二沟槽1021、1022的底侧处合并的阳极氧化持续时间以及所施加电压来选择第一和第二沟槽1021、1022之间的侧向距离l。根据实施例，第一侧106处的侧向距离小于5μm，或者小于2μm，或者小于1μm。
在形成阳极氧化物结构108之后，去除电解液110，例如通过将半导体本体104从电解池中取出，例如在一个或多个清洁过程之后。可遵循例如参照图3所示出和描述的可选退火而使得阳极氧化物结构 108致密化和/或均质化。
参照图8C的示意性横截面图，填充结构120形成在第一和第二沟槽1021、1022中。可将参照图2至图7所示出和描述的工艺中的一个或多个结合到包括参照图8A至图8C的实施例所示工艺的工艺序列中。
当与第一和第二沟槽1021、1022一起形成额外的沟槽并且在这些沟槽的底侧执行阳极氧化物形成时，可在半导体本体104中形成阳极氧化物结构108的任何期望的形状。根据实施例，阳极氧化物结构 108形成为不包括开口或者包括一个甚至多个开口的连续的埋入式氧化物结构。根据另一实施例，阳极氧化物结构108包括多个分立的阳极氧化物结构部分，用于仅仅在半导体本体104的一些区域中在第一半导体本体部分1041与第二半导体本体部分1042之间提供电介质隔离。第二半导体本体部分1042的由沟槽(诸如第一和第二沟槽1021、 1022)隔开的不同区域之间的侧向电隔离可导致第二半导体本体部分 1042的区域的整体电隔离(就半导体本体104的任何围绕部分而言)。
根据实施例，埋入在半导体本体104中的阳极氧化物结构108为连续的阳极氧化物，其提供半导体本体104的布置在阳极氧化物结构 108之上的一部分与半导体本体104的布置在阳极氧化物结构108之下的一部分之间的完全电隔离。
根据图8C所示半导体装置的实施例，阳极氧化物结构108包括合并在一起的至少两个埋入式阳极氧化物部分1081、1082，所述至少两个埋入式阳极氧化物部分1081、1082中每一个均具有凸出表面部分107。根据实施例，阳极氧化物结构108中存在电解液残余。
参照图9A的示意性横截面图，包括阳极氧化物结构108的半导体本体104通过第一侧106结合至载体衬底138。载体衬底138可为绝缘衬底或导电衬底(诸如碳或石墨)，并且可包括可选保护层(例如多晶硅层、非晶硅层或碳化硅层)。
参照图9B的示意性横截面图，在第一半导体本体部分1041中形成有终止于阳极氧化物结构上的一个或多个进入沟道。这些进入沟道在图9B中通过箭头以简化的方式示出，并且可从第一半导体本体部分1041的主表面或侧面通过机械和/或化学工艺形成，例如通过蚀刻和/或钻孔。通过借由进入沟道接近阳极氧化物结构108的蚀刻工艺 (诸如硅的HF蚀刻)来去除阳极氧化物结构108。
参照图9C的示意性横截面图，第一半导体本体部分1041与第二半导体本体部分1042隔开，并且可例如在平坦化之后重新使用，用于执行在以上实施例中所示工艺的新序列。隔开过程可包括施加用于隔开的机械力、向第一半导体本体部分1041中引入氢以及将半导体本体加热到例如劈裂温度。第一半导体本体部分1041的一小部分可保持在第二半导体本体部分1042上。
参照图9D的示意性横截面图，例如通过机械和/或化学机械工艺将半导体本体104的包括第二半导体本体部分1042是其余部分平坦化。可遵循其他的工艺以在第二半导体本体部分1042中形成任何期望的分立半导体或者集成电路。依据隔离之后的第二半导体本体部分 1042的机械强度，可保留载体衬底138或者可通过机械和/或化学工艺去除载体衬底。
还可通过去除第一半导体本体部分1041(例如通过化学或者化学机械工艺，终止于暴露出阳极氧化物结构108)从图9A开始以及参照图9D所描述的阳极氧化物结构108的去除和平坦化来实现图9D 的示意性横截面图。
上述实施例提供通过阳极氧化来制造半导体装置的成本有效的方法，无需高剂量注入以及结合工艺。
尽管本文已示出和描述了具体实施例，然而本领域普通技术人员应当认识到，在不背离本发明范围的情况下，可使用各种替换和/或等同实施方式对所示出和描述的具体实施例进行替换。本申请旨在涵盖本文讨论的具体实施例的任何改适和变型。因此，旨在的是，本发明仅仅由权利要求及其等同条款限定。

Claims (22)

1.一种半导体装置的制造方法，所述方法包括：
从第一侧将第一沟槽形成到半导体本体中；以及
通过将所述半导体本体浸入电解液中并且在所述半导体本体与接触所述电解液的电极之间施加阳极氧化电压而在所述第一沟槽的底侧处形成阳极氧化物结构，进一步包括：
从所述第一侧将第二沟槽形成到所述半导体本体中；以及
通过将所述半导体本体浸入所述电解液而在所述第二沟槽的底侧处形成所述阳极氧化物结构。
2.根据权利要求1所述的方法，进一步包括在所述第一侧处以小于5μm的侧向距离形成所述第一沟槽和所述第二沟槽。
3.根据权利要求1所述的方法，其中，在所述第一沟槽和所述第二沟槽的底侧处的所述阳极氧化物结构的阳极氧化物部分沿着在所述第一沟槽与所述第二沟槽之间的侧向方向合并之后，所述阳极氧化物结构的形成终止。
4.根据权利要求1所述的方法，进一步包括：
在所述第一沟槽和所述第二沟槽中形成半导体材料；
经由所述第一侧将所述半导体本体结合至载体衬底；
形成穿过所述半导体本体至所述阳极氧化物结构的进入沟道；
去除所述阳极氧化物结构；
将所述半导体本体的第一部分与所述载体衬底和所述半导体本体的第二部分隔开；以及
将所述半导体本体平坦化。
5.根据权利要求4所述的方法，其中，通过施加机械力将所述半导体本体的所述第一部分与所述载体衬底和所述半导体本体的所述第二部分隔开。
6.根据权利要求4所述的方法，其中，通过向所述第一部分中引入氢并且将所述半导体本体加热到劈裂温度以上而将所述半导体本体的所述第一部分与所述载体衬底和所述半导体本体的所述第二部分隔开。
7.根据权利要求1所述的方法，进一步包括在所述第一沟槽和所述第二沟槽中形成半导体材料。
8.根据权利要求7所述的方法，进一步包括通过外延生长而在所述第一沟槽和所述第二沟槽中形成所述半导体材料。
9.根据权利要求1所述的方法，进一步包括：
在所述第一沟槽的底侧处形成所述阳极氧化物结构之前，对所述半导体本体进行退火。
10.根据权利要求9所述的方法，其中，退火温度介于200℃与1200℃范围内。
11.根据权利要求1所述的方法，其中，所述半导体本体在所述第一侧处包括第一半导体本体部分和位于所述第一半导体本体部分上的第二半导体本体部分，其中所述第一半导体本体部分和所述第二半导体本体部分通过掺杂浓度和导电类型中的至少一个来区分，并且其中所述方法进一步包括：
将所述第一沟槽形成为穿过所述第二半导体本体部分延伸到所述第一半导体本体部分中。
12.根据权利要求11所述的方法，其中，所述第二半导体本体部分为位于所述第一半导体本体部分的n掺杂半导体层上的p掺杂半导体层。
13.根据权利要求11所述的方法，进一步包括在所述第二半导体本体部分上形成半导体层。
14.一种制造半导体装置的方法，所述方法包括：
从第一侧将第一沟槽形成到半导体本体中；
通过将所述半导体本体浸入电解液中并且在所述半导体本体与接触所述电解液的电极之间施加阳极氧化电压而在所述第一沟槽的底侧处形成阳极氧化物结构；
在所述第一沟槽中形成绝缘层，其中所述绝缘层为栅极电介质，并且所述阳极氧化物结构为底部电介质；以及
在所述第一沟槽中形成栅极电极。
15.一种制造半导体装置的方法，所述方法包括：
从第一侧将第一沟槽形成到半导体本体中；
通过将所述半导体本体浸入电解液中并且在所述半导体本体与接触所述电解液的电极之间施加阳极氧化电压而在所述第一沟槽的底侧处形成阳极氧化物结构；
使用材料填充所述第一沟槽；以及
通过从所述第一侧将加工沟槽形成到所述半导体本体中来去除所述第一沟槽中的所述阳极氧化物结构，从而暴露出所述阳极氧化物结构的至少一部分；并且穿过所述加工沟槽向所述阳极氧化物结构注入蚀刻溶液，从而去除所述阳极氧化物结构并形成埋入式孔隙结构。
16.根据权利要求15所述的方法，进一步包括：
通过经由所述加工沟槽将掺杂气体注入所述埋入式孔隙结构中而穿过所述埋入式孔隙结构的壁对所述半导体本体进行掺杂。
17.根据权利要求15所述的方法，进一步包括经由所述加工沟槽将冷却介质注入所述埋入式孔隙结构中。
18.根据权利要求17所述的方法，其中，所述冷却介质为相变材料。
19.一种制造半导体装置的方法，所述方法包括：
从第一侧将第一沟槽形成到半导体本体中；
通过将所述半导体本体浸入电解液中并且在所述半导体本体与接触所述电解液的电极之间施加阳极氧化电压而在所述第一沟槽的底侧处形成阳极氧化物结构；以及
还包括在阳极氧化物结构形成之前，从所述第一侧使用粒子对所述半导体本体进行辐照。
20.根据权利要求19所述的方法，其中，所述粒子包括质子、磷、硒、锑、砷。
21.一种半导体装置，包括：
半导体本体；以及
埋入在所述半导体本体中的阳极氧化物结构，其中被埋入所述阳极氧化物结构包括合并在一起的、至少两个埋入式阳极氧化物部分，所述至少两个埋入式阳极氧化物部分中的每一个均具有凸出表面部分。
22.根据权利要求21所述的半导体装置，进一步包括在所述阳极氧化物结构中的电解液残余。
CN201610016720.6A 2015-01-12 2016-01-11 包括埋入式阳极氧化物结构的半导体装置及其制造方法 Active CN105789109B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/594,838 2015-01-12
US14/594,838 US9472395B2 (en) 2015-01-12 2015-01-12 Semiconductor arrangement including buried anodic oxide and manufacturing method

Publications (2)

Publication Number Publication Date
CN105789109A CN105789109A (zh) 2016-07-20
CN105789109B true CN105789109B (zh) 2019-11-29

Family

ID=56233811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610016720.6A Active CN105789109B (zh) 2015-01-12 2016-01-11 包括埋入式阳极氧化物结构的半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9472395B2 (zh)
CN (1) CN105789109B (zh)
DE (1) DE102015122639A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162411A1 (en) * 2013-12-10 2015-06-11 Infineon Technologies Ag Method of manufacturing a semiconductor structure and semiconductor structure
CN109425315B (zh) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
JP7112857B2 (ja) * 2018-03-02 2022-08-04 株式会社サイオクス ＧａＮ材料および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000075976A1 (en) * 1999-06-03 2000-12-14 Infineon Technologies North America Corp. Low temperature self-aligned collar formation
CN1537315A (zh) * 2002-01-02 2004-10-13 ض� 从液化气体溶液沉积材料

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19904865A1 (de) 1998-11-18 2000-05-25 Dieter Silber Halbleiterbauelement mit dielektrischen oder halbisolierenden Abschirmstrukturen
US8962085B2 (en) * 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000075976A1 (en) * 1999-06-03 2000-12-14 Infineon Technologies North America Corp. Low temperature self-aligned collar formation
CN1537315A (zh) * 2002-01-02 2004-10-13 ض� 从液化气体溶液沉积材料

Also Published As

Publication number Publication date
DE102015122639A1 (de) 2016-07-14
CN105789109A (zh) 2016-07-20
US9472395B2 (en) 2016-10-18
US20160203977A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
CN101861652B (zh) 含有(110)-取向硅的半导体器件
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
CN104904020B (zh) 二极管、电力变换装置
CN104037070B (zh) 半导体器件及其生产方法
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN101005052A (zh) 半导体结构及形成半导体结构的方法
TW200945451A (en) MOS PN junction schottky diode and method for manufacturing the same
KR101767866B1 (ko) 반도체 디바이스에서의 단순화된 전하 균형
CN102969288B (zh) 带有埋置电极的半导体器件
CN105789109B (zh) 包括埋入式阳极氧化物结构的半导体装置及其制造方法
CN107039502A (zh) 形成半导体器件的方法以及半导体器件
CN110521004A (zh) 半导体装置
CN107078167A (zh) 宽带隙半导体装置以及宽带隙半导体装置的制造方法
US9558933B2 (en) Method for forming a semiconductor device
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
JP2017531317A (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
CN105814693A (zh) 半导体装置以及半导体装置的制造方法
JP6491267B2 (ja) パワー半導体素子における超接合構造
CN105185841B (zh) 一种场效应二极管及其制作方法
CN106356434B (zh) 多孔硅发光器件及其制造方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
JP2009130130A (ja) ダイオード及びその製造方法
US20150311327A1 (en) Itc-igbt and manufacturing method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant