CN104037070B - 半导体器件及其生产方法 - Google Patents

半导体器件及其生产方法 Download PDF

Info

Publication number
CN104037070B
CN104037070B CN201410083341.XA CN201410083341A CN104037070B CN 104037070 B CN104037070 B CN 104037070B CN 201410083341 A CN201410083341 A CN 201410083341A CN 104037070 B CN104037070 B CN 104037070B
Authority
CN
China
Prior art keywords
semiconductor devices
semiconductor
substrate
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410083341.XA
Other languages
English (en)
Other versions
CN104037070A (zh
Inventor
A·毛德
R·奥特雷姆巴
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104037070A publication Critical patent/CN104037070A/zh
Application granted granted Critical
Publication of CN104037070B publication Critical patent/CN104037070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种用于生产半导体器件的方法。该方法包括：提供半导体衬底；在衬底上提供至少一个半导体器件，该半导体器件具有与半导体衬底相对的背面和朝向半导体衬底的正面；在半导体器件的背面上提供接触层；将接触层接合到辅助载体；并且从衬底分离该至少一个半导体器件。此外，本发明还提供一种根据该方法生产的半导体器件和中间产品。

Description

半导体器件及其生产方法
技术领域
本文所描述的实施例涉及在衬底上生产的半导体器件，特别涉及用于在包括SiC的衬底上制造这类半导体器件的方法。
背景技术
使用SiC的半导体器件由于衬底的高价格而通常昂贵，衬底的高价格通常是制造的产品的价格的一个主要因素。该缺点通常是不能通过其它改进（如更小的产品损失等）来补偿的。
有一些概念涉及从SiC晶片分离SiC薄层，以将这些薄层接合到碳或金属载体板上，并且使所得的层堆叠作为整体经过晶片生产。因为原始的SiC晶片将可重新使用，所以，在SiC外延层的情况下即使对于无限循环次数而言，在这种情况下基础材料的成本量可以显著地减少。然而，载体堆叠将必须能够承受SiC器件处理的高温，并且将不允许与工艺化学、处理等相互作用。
发明内容
在本发明的第一方面，提供了一种用于生产半导体器件的方法。该方法包括：提供半导体衬底；在衬底上提供至少一个半导体器件，该半导体器件具有与半导体衬底相对的背面和朝向半导体衬底的正面；在半导体器件的背面上提供接触层；将接触层接合到辅助载体；并且从衬底分离至少一个半导体器件。
根据一个实施例，提供了一种用于半导体器件的生产的中间产品。该中间产品包括：半导体衬底；在衬底上的半导体器件，具有与半导体衬底相对的背面和朝向半导体衬底的正面；在半导体器件的背面上的接触层；以及被接合到接触层的辅助载体。
由从属权利要求、说明书和附图，本发明的其它方面、优点和特征是显而易见的。
附图说明
对于本领域技术人员，包括公开的最佳模式的、完整并可行的公开在说明书的剩余部分被更具体地阐明，包括参照附图，其中：
图1至图6示出根据实施例的半导体器件的制造工艺；
图7和图8示出根据实施例的中间产品的分离；
图9和图10示出根据实施例的其它制造步骤；
图11示出根据实施例的中间产品；
图12示出根据实施例的中间产品的分离；
图13示意地示出根据实施例的方法。
附图中的部件未必按比例绘制，而是将注意力放在图示本发明的原理上。此外在附图中，相似的附图标记指定对应的部分。
具体实施方式
此处将详细参考各种实施例，在每个附图中示出实施例的一个或多个示例。每个示例以解释的方式被提供，而并不意味着限制。例如，被图示或描述为一个实施例的部分的特征可以被用于其它实施例或者连同其它实施例一起使用，以又产生另外的实施例。本公开意在包括这类修改和变化。
在这方面，参照所描述的附图的定向使用方向术语，诸如“顶”、“底”、“正”、“背”等。因为实施例的部件可以被以许多不同的定向进行定位，所以使用方向术语的目的是图示而绝不是限制性的。应理解，在不背离本发明范围的情况下，可以利用其它实施例并且可以做出结构上或逻辑上的改变。因此，以下详细描述不应该视作限制性的，并且本发明的范围由所附权利要求限定。所描述的实施例使用特定语言，其不应被理解为限制所附权利要求的范围。除非另外指明，否则实施例可以组合。附图未按比例绘制。
本说明的上下文中，术语“欧姆接触”、“电接触”、“接触”、“欧姆连接”和“电连接”意在描述在半导体器件的两个区域、部或部分之间、或者在一个或多个器件不同端子之间、或者在端子或金属化物与半导体器件的部或部分之间，存在欧姆电连接或欧姆电流路径。
如在本说明中使用的，术语“横向”意在描述平行于半导体衬底的第一主表面的定向。
如在本说明中使用的，术语“竖直”意在描述被布置为与半导体衬底的第一表面垂直的方向。术语“竖直功率半导体器件”应表示其中漂移区中电荷载流子的漂移为竖直（即与半导体的第一表面垂直）的功率半导体器件。
本说明中，认为半导体衬底的第二表面由下表面或背侧表面形成，而认为第一表面由半导体衬底的上表面、正表面或主表面形成。如在本说明中使用的，术语“在……上方”、“上”、“最上”、“在……之上”、“在……上”和“在……下方”、“下”、“最下”、“在……之下”、“在……下”考虑到这一定向而描述一个结构特征与另一个结构特征的相对空间位置。当涉及两个层、薄膜、区域、部分、区或其它元素使用时，术语“直接在……上方”、“直接在……之上”、“直接在……上”、“直接在……下方”、“直接在……之下”、“直接在……下”、“相邻”和“连接”应表示这些对象至少在物理上相互接触。
本公开的实施例涉及竖直半导体器件，具体是基于SiC的器件（诸如二极管、肖特基二极管、混合PIN肖特基二极管、JFET、MOSFET等），其被以反向顺序生产在包括SiC的半导体衬底上。在生产工艺的结束阶段中，向半导体器件的与衬底相对的表面应用背侧接触。随后，将背侧接触接合到辅助载体，并且从衬底分离器件。从而，利用了SiC的通常不出现大量掺杂剂扩散的属性。
为了分离，在实施例中使用了各种方法。示例是，向衬底和半导体器件之间的边界区域中离子注入，随后是加热步骤。这就导致被注入的离子的脱气，并且随后导致在边界区域处的分离。其它分离方法包括应用激光到边界区域以便引起导致分离的局部过热。另一个变体包括构建具有不同修改的各种SiC层（诸如多孔层和单晶层），其随后通过高压流体喷射（例如水喷射）而分离。
图1示出根据实施例的示例性半导体器件75（即肖特基二极管或混合PIN肖特基二极管）的制造工艺的最初步骤。在实施例中的混合PIN肖特基二极管或PIN二极管可以包括pn-n结构和pp-n结构。提供SiC衬底10，其上外延沉积包括SiC的第一半导体层20（此后称作第一层20）。在SiC衬底10和半导体层20之间的边界区域将随后形成在该工艺中制造的半导体器件75的正面15。
图2示出p掺杂区域30被注入到第一层20中，p掺杂区域30用于二极管的横向终止系统或者用于关于混合PIN肖特基二极管的阳极的设防（fortification）。可选地，p掺杂区域30随后被退火以减少缺陷。
图3示出随后外延沉积包括SiC的第二半导体层40（此后称作第二层40），其具有用于半导体器件的漂移区的掺杂。可选地，掺杂率随着沉积的持续时间而增加，以达到场截止（field stop）。第二层40的背离衬底10的表面形成肖特基二极管75的背面25。
在图4中，将阴极接触区域注入到第二层40中。随后将该接触区域退火，并且将金属接触层50应用到第二层40。
图5示出，随后如何用目标材料的相对高的每单位面积离子剂量来将离子60注入到半导体衬底10和第一层20之间的边界区域中。优选地，这些离子是具有从300keV到1.5MeV的能量的质子，更优选地在500keV和1.2MeV之间，通常从接触层50侧应用这些离子。在实施例中，离子可以备选地包括α粒子。在这种情况下，注入能量可能与质子相比有增加。大体上，必须选择注入能量以获得计划的被注入离子范围以至少到达p掺杂区域30的深度。离子注入之后，将辅助载体70应用到金属接触层50。辅助载体可以包括硅、金属、碳、陶瓷和玻璃，或其它适合的材料。
图6示出随后通过加热从SiC衬底10分离先前生产的半导体器件75，在本实施例中其为肖特基二极管。如果充分选择了所应用的离子剂量，那么加热导致从被注入的离子60积聚氢气，这就导致微泡局部地破坏在半导体衬底10和在其上生产的半导体元件75之间的接合。在图6中示出，在衬底10和半导体器件75之间的分离可能并未出现在第一层20和衬底10之间的准确的边界区域，而是层20的薄残留层22可以存留在衬底10上。在实际使用中，分离的准确位置可以受到向边界区域中沉积离子60的影响。出于图示的目的，在其它附图中并未示出残留层22，尽管在实施例中根据所选择的分离工艺的详细特性残留层22可能存在。
在图7中示意地示出的实施例中，可以在没有前述离子注入情况下，通过将高度聚焦激光100应用到在半导体衬底10和半导体器件75（此处是肖特基二极管）之间的边界区域上来执行分离。激光在半导体衬底10（通常包括SiC）和如前所述地生产的半导体器件75之间的边界区域中导致材料的局部过热。在图8中示出所造成的半导体衬底10的分离，导致在图9中示出的分离的半导体器件75以及辅助载体70。
在图10中示出辅助载体层70的可选的随后分离。
在图11中所示的实施例中，还可以通过在SiC半导体衬底10上建立多孔SiC层12来实现分离工艺，随后多孔SiC层12被用其上生产半导体器件75的单晶SiC层14覆盖。替代如上所述的离子60或激光所引起的分离，可以通过高压水喷射110（诸如在图12中示意地示出的）来破坏多孔SiC层12，导致期望的分离。由分离工艺所开启的半导体器件的正面15通常然后经受进一步的处理，其包括形成金属化物和钝化物中的至少一个。在金属化之前，半导体器件的暴露的正面15可以被处理。处理可以包括机械处理（诸如抛光）和/或化学处理（诸如蚀刻）和/或机械和化学处理的组合（诸如化学机械抛光（CMP））。半导体器件可选地可以参照图10所示从辅助载体70分离。
分离的SiC半导体衬底10可以随后被重新用于生产另外的半导体器件的另外的工艺循环。在实施例中，衬底的表面可以是在重新使用之前处理过的表面，其中处理可以包括机械处理（诸如抛光）和/或化学处理（诸如蚀刻）和/或机械和化学处理的组合（诸如化学机械抛光（CMP））和/或外延沉积步骤。
在半导体衬底10（通常包括SiC）上生产的半导体器件75（通常包括至少一个包括SiC的层）在实施例中可以是二极管、如上所述的肖特基二极管、JFET和MOSFET中的一个。在一些实施例中，半导体器件不包括栅极氧化物。
在实施例中，半导体衬底10可以具有从0.2mm到1.0mm（更优选地从0.4mm到0.8mm）的厚度。
在制造半导体器件75的工艺中，半导体衬底10和其上形成的半导体器件所组成的系统被视作制造工艺过程中的中间产品。半导体器件75具有与半导体衬底10相对的背面25和朝向半导体衬底10的正面15、在半导体器件75的背面25上的接触层50、和通常接合到接触层50的辅助载体70。
图13示出根据实施例的用于生产半导体器件75的方法300。其包括：在框301中，提供半导体衬底；在框302中，在衬底上提供至少一个半导体器件，该半导体器件具有与半导体衬底相对的背面和朝向半导体衬底的正面；在框303中，在半导体器件的背面上提供接触层；在框304中，将接触层接合到辅助载体；以及在框305中，从衬底分离该至少一个半导体器件。
上文详细描述了用于生产半导体器件的系统和方法的示例性实施例。系统和方法并不限于本文所述的特定的实施例，而是可以与本文所述的其它部件和/或步骤独立地并且分离地利用该系统和/或方法的步骤。例如可以通过所述方法生产其它类型的半导体器件，而不限于仅用本文所述的半导体器件来实践。而是，可以关于许多其它半导体器件来实施和利用该示例性实施例。
虽然可能在一些附图中而未在其它附图中示出本发明的各种实施例的特定特征，但这仅仅是为了方便。根据本发明的原理，任何附图的特征可以与任何其它附图的特征组合地被引用并且/或者被要求权利。
所撰写的说明使用示例以公开本发明（包括最佳模式），并且以使本领域技术人员能够实践本发明，包括制作和使用任何器件或系统并且执行任何合并的方法。虽然上文中已经公开了各种特定的实施例，但是本领域技术人员应理解，权利要求的精神和范围允许等效的改变。特别地，上文所述的实施例的相互不排斥的特征可以相互组合。本发明的可取得专利的范围由权利要求限定，并且可以包括对本领域技术人员显然的其它示例。如果这类其它示例具有不与权利要求的文字语言不同的结构元件，或者其包括基本上不与权利要求的文字语言不同的等效结构元件，那么意在将其包括在权利要求的范围内。

Claims (24)

1.一种用于生产半导体器件的方法，包括：
提供半导体衬底；
在所述衬底上提供至少一个半导体器件，其中所述半导体器件是竖直半导体器件，并且是二极管、肖特基二极管、混合PIN肖特基二极管、JFET和MOSFET中的至少一项；其中所述至少一个半导体器件包括第二半导体层，所述第二半导体层具有所述至少一个半导体器件的漂移区的掺杂，并且所述第二半导体层的形成所述至少一个半导体器件的背面的表面背离所述衬底，使得所述背面被布置成与所述半导体衬底相对，并且正面被布置成朝向所述半导体衬底；
在所述半导体器件的所述背面上提供接触层；
将所述接触层接合到辅助载体；并且
从所述衬底分离所述至少一个半导体器件。
2.根据权利要求1所述的方法，其中所述半导体衬底包括SiC。
3.根据权利要求1所述的方法，其中所述半导体器件包括至少一个包括SiC的层。
4.根据权利要求1所述的方法，其中在从所述半导体衬底分离之后，对所述半导体衬底的所述正面进行进一步处理，其中所述进一步处理包括形成金属化物和钝化物中的至少一个。
5.根据权利要求1所述的方法，其中所述半导体衬底在从所述半导体器件分离之后被重新使用，以生产另一个半导体器件。
6.根据权利要求5所述的方法，其中所述半导体衬底在所述重新使用之前被表面处理。
7.根据权利要求1所述的方法，还包括从所述辅助载体分离所述半导体器件。
8.根据权利要求1所述的方法，其中所述至少一个半导体器件不包括栅极氧化物。
9.根据权利要求1所述的方法，其中所述辅助载体包括选自由以下各项构成的组的元件中的至少一个：硅、金属、碳、陶瓷和玻璃。
10.根据权利要求1所述的方法，其中从所述半导体衬底分离所述至少一个半导体器件包括从所述衬底分割所述半导体器件。
11.根据权利要求1所述的方法，其中在所述至少一个半导体器件和所述半导体衬底之间存在边界区域，并且其中通过将离子注入到所述边界区域中，并且随后加热所述边界区域以便产生引起所述分离的气体微泡，来实现所述分离。
12.根据权利要求11所述的方法，其中所述离子包括质子。
13.根据权利要求11所述的方法，其中所述离子包括质子，并且其中所述质子的注入能量被适配成使得所述质子被沉积在所述至少一个半导体器件和所述半导体衬底之间的所述边界区域中。
14.根据权利要求11所述的方法，其中所述离子包括具有从300keV到1.5MeV的能量的质子。
15.根据权利要求1所述的方法，其中从所述半导体衬底分离所述至少一个半导体器件包括将激光通过所述衬底应用到在所述至少一个半导体器件和所述半导体衬底之间的边界区域，以便获得引起所述分离的局部过热。
16.根据权利要求1所述的方法，其中从所述半导体衬底分离所述至少一个半导体器件包括：
在所述半导体衬底和所述至少一个半导体器件之间提供中间层；并且
随后机械处理所述中间层。
17.根据权利要求16所述的方法，其中所述中间层包括多孔SiC和单晶层中的至少一个；并且其中通过利用流体喷射处理所述中间层来从所述半导体器件分离所述半导体衬底。
18.根据权利要求1所述的方法，其中所述半导体衬底具有从0.2到1.0mm的厚度。
19.根据权利要求1所述的方法，其中提供至少一个半导体器件包括：
在所述半导体衬底上沉积第一外延层；
向所述外延层中注入掺杂剂；并且
在所述第一外延层上沉积第二外延层。
20.一种用于半导体器件的生产的中间产品，包括：
半导体衬底；
在所述衬底上的半导体器件，其中所述半导体器件是竖直半导体器件，并且是二极管、肖特基二极管、混合PIN肖特基二极管、JFET和MOSFET中的至少一项；其中所述至少一个半导体器件包括第二半导体层，所述第二半导体层具有所述至少一个半导体器件的漂移区的掺杂，并且所述第二半导体层的形成所述至少一个半导体器件的背面的表面背离所述衬底，使得所述背面被布置成与所述半导体衬底相对，并且正面被布置成朝向所述半导体衬底；
在所述半导体器件的所述背面上的接触层；以及
辅助载体，被接合到所述接触层。
21.根据权利要求20所述的中间产品，其中所述半导体衬底包括SiC。
22.根据权利要求20所述的中间产品，其中所述半导体器件包括至少一个包括SiC的层。
23.根据权利要求20所述的中间产品，还包括在所述半导体器件和所述半导体衬底之间的边界区域，所述边界区域表现由于离子注入而引起的升高的杂质原子浓度。
24.根据权利要求23所述的中间产品，其中所述离子包括质子。
CN201410083341.XA 2013-03-08 2014-03-07 半导体器件及其生产方法 Active CN104037070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/791,071 2013-03-08
US13/791,071 US9875935B2 (en) 2013-03-08 2013-03-08 Semiconductor device and method for producing the same

Publications (2)

Publication Number Publication Date
CN104037070A CN104037070A (zh) 2014-09-10
CN104037070B true CN104037070B (zh) 2018-05-04

Family

ID=51409676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410083341.XA Active CN104037070B (zh) 2013-03-08 2014-03-07 半导体器件及其生产方法

Country Status (4)

Country Link
US (1) US9875935B2 (zh)
JP (1) JP5972922B2 (zh)
CN (1) CN104037070B (zh)
FR (1) FR3003086B1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102019106124A1 (de) * 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE102018116051A1 (de) 2018-07-03 2020-01-09 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP4036280A4 (en) * 2019-09-27 2023-11-01 Kwansei Gakuin Educational Foundation METHOD FOR MANUFACTURING SIC SEMICONDUCTOR DEVICE, AND SIC SEMICONDUCTOR DEVICE
DE102020215007A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN113690183B (zh) * 2021-07-06 2024-06-25 华为数字能源技术有限公司 晶圆的减薄方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427449A (zh) * 2001-12-21 2003-07-02 S.O.I.泰克绝缘体硅技术公司 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN1669122A (zh) * 2002-01-23 2005-09-14 S.O.I.Tec绝缘体上硅技术公司 向接收基板转移碳化硅薄层的优化方法
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP2004311955A (ja) 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7635635B2 (en) * 2006-04-06 2009-12-22 Fairchild Semiconductor Corporation Method for bonding a semiconductor substrate to a metal substrate
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
KR101430587B1 (ko) 2006-09-20 2014-08-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들
JP2009060142A (ja) 2008-12-01 2009-03-19 Sanyo Electric Co Ltd 窒化物系半導体発光素子
WO2012016377A1 (en) * 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427449A (zh) * 2001-12-21 2003-07-02 S.O.I.泰克绝缘体硅技术公司 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN1669122A (zh) * 2002-01-23 2005-09-14 S.O.I.Tec绝缘体上硅技术公司 向接收基板转移碳化硅薄层的优化方法
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices

Also Published As

Publication number Publication date
JP2014179605A (ja) 2014-09-25
JP5972922B2 (ja) 2016-08-17
FR3003086B1 (fr) 2018-03-16
US20140252373A1 (en) 2014-09-11
US9875935B2 (en) 2018-01-23
CN104037070A (zh) 2014-09-10
FR3003086A1 (fr) 2014-09-12

Similar Documents

Publication Publication Date Title
CN104037070B (zh) 半导体器件及其生产方法
JP2020141154A (ja) Ｉｉｉ−ｖ族半導体ダイオード
JP2018107441A (ja) ｐ＋基板、ｐ−層、ｎ−層および第３の層から成る層スタックの製造方法
EP4250337A2 (en) Method for separating semiconductor substrate body from functional layer thereon
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
CN101861652A (zh) 含有(110)-取向硅的半导体器件
CN110047946A (zh) 薄硅太阳能电池的金属箔辅助制造
CN111490097A (zh) 制造功率半导体器件的方法
CN107039502A (zh) 形成半导体器件的方法以及半导体器件
US9673273B2 (en) High breakdown n-type buried layer
WO2015035718A1 (zh) 快恢复二极管制备方法
CN109326654B (zh) 快速恢复反向二极管
CN105789109B (zh) 包括埋入式阳极氧化物结构的半导体装置及其制造方法
US7935612B1 (en) Layer transfer using boron-doped SiGe layer
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
CN107706109B (zh) Rc-igbt器件的背面结构制备方法
US9960158B2 (en) Semiconductor device
CN108172507A (zh) Mps-frd器件的加工方法
JP4834309B2 (ja) 半導体装置の製造方法
CN104392912B (zh) 一种在半导体器件中形成n型埋层的方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
JP6904931B2 (ja) 半導体デバイスを形成する方法
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
CN103854998A (zh) 内透明集电极绝缘栅双极晶体管及其制作方法
JP6172658B2 (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant