JP6172658B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP6172658B2
JP6172658B2 JP2013067937A JP2013067937A JP6172658B2 JP 6172658 B2 JP6172658 B2 JP 6172658B2 JP 2013067937 A JP2013067937 A JP 2013067937A JP 2013067937 A JP2013067937 A JP 2013067937A JP 6172658 B2 JP6172658 B2 JP 6172658B2
Authority
JP
Japan
Prior art keywords
type
region
impurity
ion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013067937A
Other languages
English (en)
Other versions
JP2014192411A (ja
Inventor
若原 昭浩
昭浩 若原
岡田 浩
浩 岡田
寛人 関口
寛人 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyohashi University of Technology NUC
Original Assignee
Toyohashi University of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyohashi University of Technology NUC filed Critical Toyohashi University of Technology NUC
Priority to JP2013067937A priority Critical patent/JP6172658B2/ja
Publication of JP2014192411A publication Critical patent/JP2014192411A/ja
Application granted granted Critical
Publication of JP6172658B2 publication Critical patent/JP6172658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、電極に段差を生じさせないいわゆるプレーナ型電極構造とした半導体発光素子およびその製造方法に関するものである。
半導体発光素子は、一般に、n型層の上面に発光層およびp型層が積層されているため、n側電極を構成するためには、発光層およびp型層を除去する必要があった。しかしながら、p型層だけでも数百nm以上の膜厚を有することから、発光層およびp型層を除去した場合、p側電極とn側電極には、必然的に段差が生じ、その結果、プレーナ型の電極構造とならないものであった。そのため、いわゆるフリップチップ型の発光素子を作製する場合には、電極の高低差を解消する必要があった。そこで、フリップチップ型として作製する場合には、電極パッドや金属バンプ等によって、電極の高低差を解消させる方法が採られている(特許文献1参照)。
ところが、一般的にはp側電極の金属バンプは面積が大きく、両電極に形成されたバンプを同じ高さとしても、発光素子が実装される実装基板等との平行状態が安定せず、n側電極のバンプが実装基板等の電極パターン等に接合されないなどの不具合が生じる場合があった。
そこで、上記不具合を解消するために、n側電極に形成されるバンプをp側電極に形成されるバンプよりも高く構成することが提案されている(特許文献2参照)。これにより、面積の小さいn側電極のバンプは確実に実装基板等の配線パターンに接合され、また、面積の大きいn側電極のバンプは、その面積により実装基板等の配線パターンとの接続に支障を来たすことがないものとされている。
特開2004−153110号公報 特開2010−27919号公報
前掲の特許文献1および2に記載の技術は、n側電極を構成するためにp型層を除去することが前提であり、n側電極を形成した後にバンプを形成させて電極の高さを調整する工程を有するものであった。しかしながら、p型層の除去工程、電極形成工程およびバンプ形成工程など、多数の工程を要することから、作製工程が複雑なものとならざるを得なかった。また、高密度に集積した発光素子アレイを作製する場合には、実装基板等に素子アレイを実装する際、比較的面積の小さいバンプは変形することがあり、この変形等により短絡する場合があるという問題を新たに生じさせる結果を招来させていた。そのため、発光素子アレイの集積度を上げることが非常に困難な状況となっていた。
そこで、本発明は、上記諸点にかんがみてなされたものであって、その目的とするところは、p型層を除去することなくn側電極を形成することにより、プレーナ型の電構造を有する発光素子を提供するとともに、その製造方法を提供することである。
そこで、本発明者らは、上記の目標と達成すべく鋭意研究した結果、次の発明を完成するに至ったものである。
半導体発光素子に係る第1の発明は、n型層の上面に発光層およびp型層が積層されてなる半導体発光素子において、前記p型層の表面から前記n型層に到達する範囲に不純物をイオン注入してなる領域をn型化して形成されたn型化形成領域と、このn型化形成領域に接合されたn側電極とを備えることを特徴とするものである。
半導体発光素子に係る第2の発明は、前記第1の発明において、前記n型化形成領域が、チャネリング現象を利用してイオン注入された領域をn型化して形成されているものである。
半導体発光素子に係る第3の発明は、前記第1の発明において、前記n型化形成領域が、チャネリング現象を利用してイオン注入された第1の領域と、非チャネリング条件下でイオン注入された第2の領域とをn型化して形成されているものである。
半導体発光素子に係る第4の発明は、前記第1の発明において、前記n型化形成領域が、チャネリング現象を利用してイオン注入された第1の領域と、ノックオン現象を利用してイオン注入された第2の領域とをn型化して形成されているものである。
半導体発光素子の製造方法に係る第1の発明は、成長基板上に、n型層、発光層およびp型層を成長させる成長工程と、チャネリング条件下においてp型層の表面からn型層に到達する範囲に不純物をイオン注入するチャネリング工程と、前記チャネリング工程によりイオンが注入された領域をアニールすることによりn型化するアニール工程と、前記アニール工程によりn型化された領域の表面にn側電極を接続するn側電極構成工程とを含むことを特徴とするものである。
半導体発光素子の製造方法に係る第2の発明は、前記第1の発明において、前記チャネリング工程によりイオン注入された領域の表面側から、非チャネリング条件下において不純物をイオン注入するイオン注入工程をさらに含むことを特徴とするものである。
半導体発光素子の製造方法に係る第3の発明は、前記第1の発明において、前記p型層の表面に前記不純物と同種の元素を含む不純物供給膜を形成する成膜工程と、前記チャネリング工程によりイオン注入された領域の表面に成膜された不純物供給膜の表面に対してイオンビームを照射することにより、該不純物供給膜に含まれる不純物元素をノックオンによりイオン注入してなるノックオン工程とをさらに含むことを特徴とするものである。
半導体発光素子に係る本発明によれば、p型層および発光層を除去することなくn側電極を形成させることができることから、プレーナ型の電極構造とすることができ、バンプ等を形成することなくp側電極と同じ高さのn側電極を設けることができる。従って、フリップチップ型の発光素子とする場合において、実装基板等との接合状態を良好にすることができる。また、高密度に集積化された発光素子アレイであっても短絡等の問題を解消することができることから、発光素子アレイの集積化を向上させることとなる。
他方、半導体発光素子の製造方法に係る本発明によれば、不純物をp型層および発光層を超えてn型層に到達させることができ、また、当該不純物をn型化することができることから、p型層および発光層を除去することなく、n型層からn側電極に導通する領域を形成することが可能となる。また、不純物のイオン注入は、第1に、チャネリングを利用することにより、高エネルギによるイオン損傷を抑えることができ、第2に、非チャネリング条件下において不純物をイオン注入するか、または、ノックオンを利用してp型層表面付近に不純物をイオン注入することにより、高濃度のドナー添加領域を表面直下に形成させることができ、当該表面付近におけるn側電極との接触抵抗の低減させることができる。
半導体発光素子に係る本発明の実施形態を示す説明図である。 イオン注入された不純物の濃度と各層の状態を示す説明図である。 イオン注入された不純物の濃度と各層の状態を示す説明図である。 半導体発光素子を集積化した状態を示す説明図である。 製造方法に係る本発明の実施形態を示す説明図である。
以下、本発明の実施の形態を図面に基づいて説明する。図1は、半導体発光素子に係る発明の実施形態を示すものである。本実施形態における半導体発光素子としては、一般的な窒化物半導体発光素子として形成されており、この図1に示すように、サファイア基板などの透明な絶縁性基板1の上に、n型層2、発光層3およびp型層4を有機金属気相成長法または分子線エピタキシー法などの結晶成長法により成長基板を構成させたものである。n型層2としてはn−AlGaN層が形成され、p型層4としてはp−AlGaN層が形成されており、これらには、例えば、SiまたはGeなどの不純物がドープされている。また、発光層3は、例えば、InGaNによる活性層が形成されている。なお、透明な基板1には、サファイアのほかにGaN、SiC、SiまたはGaAsなどを使用することができる。
また、p型層4にはp側電極5が接合され、n型層2にはn型化形成領域6を介してn側電極7が接合されている。本実施形態のn側電極7は、p型層4および発光層3を除去するのではなく、p型層4および発光層3を貫通して形成されるn型化形成領域6を介在させた状態でn型層2に接合されるものである。すなわち、p型層4の表面からn型層2に到達する範囲に、n型ドーパント(ドナー)としてのSiやGeなどをイオン注入し、これをアニールすることによってn型化形成領域6を形成し、さらに、その表面にn側電極7を接合しているのである。なお、図1には、後述するノックオン現象を生じさせるために用いられる不純物供給層8がp型層4の表面に積層された状態が示されている。
ところで、半導体発光素子では、p型層4の表面側から、当該p型層4および発光層3を超えてn型層2に到達するまでの膜厚が、数百nm程度となっている。そこで、本実施形態では表面から500nm〜600nmの範囲にドナーとなる不純物をイオン注入してn型化形成領域6を形成している。上記のような深度の大きい領域に対してドナーをイオン注入するために、本実施形態ではチャネリング現象を利用している。すなわち、各層の結晶軸とイオン注入軸が平行となる条件(チャネリング条件)を満たすように、イオン注入軸を調整し、その条件下においてイオン注入するのである。半導体基板には、オフセット基板と呼ばれるものがあり、これは、チャネリング現象が発生しないように、半導体表面の面方向に対し結晶面の方向を僅かにずらした(オフセット角を有する)状態とされるものであるが、イオン注入の角度を調整することによりチャネリングを可能にするためのものである。そこで、本実施形態においてもオフセット基板を使用することにより、イオン注入軸の調整によってチャネリング現象を発生させるのである。なお、イオン注入軸の調整が困難な注入装置を使用する場合には、イオン注入装置に固有の注入角をキャンセルすることができるオフセット角のオフセット基板を用いることも可能である。
チャネリング条件下においてイオン注入することにより、高いエネルギによるイオン注入を必要とせず、深い位置まで不純物(ドナー)を添加させることができるのである。さらに、イオン注入された領域(以下、ドナー添加領域という場合がある。)を、アンモニアを含む雰囲気中でアニールすることによって、イオン注入された領域をn型化することができるのである。これにより、p型層4からn型層2に達する深さのn型化形成領域6が形成されるため、この領域の表面にn側電極7をオーミック接合することにより、表面に段差を有しない半導体発光素子が形成されるのである。
また、n側電極7をオーミック接合するためには、n型化形成領域6の表面付近における接触抵抗を低減させる必要があり、そのため、本実施形態では、当該表面付近の不純物(ドナー)の濃度を高くしている。n型化形成領域6の表面付近における不純物濃度を高くするために、ドナー添加領域を二種類の異なる領域で形成し、全体をアニーリングによってn型化することによって、不純物の添加濃度が異なる一体型のn側電極7を構成している。すなわち、前記チャネリング現象を利用して(チャネリング条件下によるイオン注入により)第1のドナー添加領域を形成した後、他の条件下により再度イオン注入することにより第2のドナー添加領域を形成するのである。そして、第1および第2のドナー添加領域内に形成された異なる濃度の不純物で構成される領域全体を、同時にアニールすることによって両ドナー添加領域の全体をn型化するのである。このように、表面の不純物濃度を高くすることにより、表面の電気抵抗を低減させたn側電極7が形成されるのである。
ここで、第2のドナー添加領域を形成するためには、非チャネリング条件(結晶軸とイオン注入軸とを不一致な状態)の下で、さらにイオン注入する方法がある。非チャネリング条件下におけるイオン注入では、比較的浅い範囲にのみ不純物が添加されることとなるから、ドナー添加領域全体のうち、表面付近の領域の不純物濃度を高くすることができるのである。ここでは、イオン注入時にチャネリング現象を生じさせないために、イオン注入装置の注入軸を調整するのである。
しかしながら、注入軸を調整できないイオン注入装置を使用する場合などでは、チャネリング条件と非チャネリング条件とを区別することができない。また、このような場合には、ノックオン現象を利用することができる。ノックオン現象とは、固体表面にイオンビームを照射することによって、当該固体の原子がイオンの衝突によりエネルギを得て、これが格子エネルギを超えるときに原子が格子点からはじき出される現象である。上記ノックオン現象を利用して第2のドナー添加領域を形成するためには、基板1の表面(特に、n型電極を形成すべき領域の表面)に、ノックオンにより供給すべき不純物原子を含む不純物供給層8を予め成膜し、当該不純物供給層8にイオンビームを照射することによって、供給すべき不純物原子を、前記ドナー添加領域に押し出させるのである。ノックオンにより供給された不純物は不純物供給層8の近傍に停滞することとなるから、結果的にドナー添加領域の表面において第2のドナー添加領域を形成させることができるのである。この手法は、非チャネリング条件下でのイオン注入の代替手段ではなく、簡便に実施でき得るものを選択して使用することができるものである。
このように、第1のドナー添加領域に、さらに第2のドナー添加領域を形成することにより、ドナー添加領域全体における不純物(ドナー)の濃度を異ならせることができるものである。ここで、上記両手法による濃度分布を図2および図3に示す。図2は、ノックオンを利用した場合を示し、図3は非チャネリング条件下においてイオン注入した場合を示す。いずれの図においても、半導体素子の概略図とともに不純物(ドナー)の濃度分布を示した簡易グラフを併記している。なお、濃度分布のグラフは、縦軸が深度を示し、横軸が濃度分布を示す。
図2および図3から明らかなとおり、チャネリング現象を利用した第1のドナー添加領域の濃度分布は、深さ方向ほぼ中央付近(p型層4を超えて発光層3との境界付近または発光層3が形成されている付近)において最も濃度が高くなっており、浅いところおよび深いところの濃度は低くなっている。しかしながら、十分な深度を有しており、n型層2に十分到達している。従って、これをアニールすることによりn型化することにより、p型層4の表面からn型層2までの範囲にn型化形成領域6を形成できるものである。また、非チャンネル条件下におけるイオンを注入することにより(図2)、または、ノックオン現象を利用することにより(図3)、形成された第2のドナー添加領域は、不純物が添加される深度は浅いものの、当該浅い範囲における不純物の濃度は、第1のドナー添加領域よりも遙かに高くなっている。従って、第1および第2のドナー添加領域の全体をアニールしてn型化する場合、表面付近においてのみ接触抵抗の低いn型化形成領域6を形成させることができる。
上記のとおり、本実施形態は、まず、チャネリング条件下によるイオン注入により、確実にn型層2に到達できる第1のドナー添加領域を形成し、これにより、p型層4および発光層3をするn側領域を形成している。また、そのn型化形成領域6の表面付近において不純物濃度の高い第2のドナー添加領域を形成できることから、異なる不純物濃度による一体化したn型化形成領域6を形成している。従って、両ドナー添加領域の全体をアニールしてn型化したn型化形成領域6は、表面においては接触抵抗を小さくすることができるので、n側電極7とのオーミック接合を可能にしている。なお、詳述は省略するが、第2のドナー添加領域を形成するために不純物供給層8を成膜する場合には、当該不純物供給層8のうち、少なくともp側電極5およびn側電極7が接合される範囲については除去されるものである。
なお、本実施形態では、各電極の間に溝9を形成して素子間分離を図るとともに、その溝9の内部に遮光性を有する物質または光吸収物質(以下、遮光剤等という)10を注入することにより、分離した素子からの光が隣接する素子の光によるクロストークを防止できるようにしている。溝9の形成はドライエッチングなどの手法によることができ、遮光剤10として金属を使用することができる。
以上のとおり、本実施形態によれば、図1に示したように、プレーナ型の電極構造を有する半導体発光素子を簡易な構造により構成できるものであり、バンプ等を使用することなくフリップチップ型の素子として使用することができるものである。そして、バンプ等を使用しないことにより、当該バンプ等の変形の可能性は解消され、従って、高集積化した場合の短絡等の問題も解消されるものである。
そこで、高集積化した場合の状態を図4に示す。この図は、高集積化した発光素子アレイ11と実装基板12とがフリップチップ実装されたものを示している。実装基板12には、電極のみを示しているが、現実には、駆動回路や配線パッケージなどが設けられている。この図に示されているように、発光素子アレイ11は、複数の半導体発光素子が高集積化されており、各素子の間に溝9が形成され、その溝9に遮光剤等10が注入されてクロストークを防止しつつ、p側電極5が複数接合されており、n側電極7は、n型層2に到達するn型化形成領域6の表面にn側電極7が接合されて、それぞれ実装基板12に接合されている。このような構成の場合には、図示からの明らかのとおり、バンプ等が使用されていないことから、実装基板12との接合部分が変形等する要素が存在せず、各電極間の短絡のおそれが生じないものである。
次に、製造方法に係る発明の実施形態について説明する。半導体発光素子に係る実施形態の説明において、その構成の一部については既に製造方法を併せて説明しているが、ここでは、全体的な手順をまとめた製造方法について説明することとする。
図5は、その手順をフローチャート化したものである。製造方法の実施形態は、図5に示すとおり、基本的には、成長工程(S10)、チャネリング工程(S20)、アニール工程(S30)および電極接合工程(S40)によるものである。成長工程(S10)とは、発光素子に使用される透明絶縁性基板上にn型層、発光層(活性層)、p型層をそれぞれ順次結晶成長させる工程である。各層について、n型層としてはAlGaNを使用したn−AlGaN、発光層(活性層)としてはInGaP、およびp型層としてはAlGaNを使用したp−AlGaNを結晶成長させて、III族窒化物半導体発光素子とすることができる。チャネリング工程(S20)とは、p型層の表面からチャネリング条件下によりドナーをイオン注入する工程である。イオン注入されるドナーとしては、SiまたはGeなどがあり、ここでは、Siをドナーとして使用する。アニール工程(S30)とは、アンモニアを含む雰囲気中においてアニールすることにより、イオン注入されたドナー領域をn型化する工程である。電極接合工程(S40)とは、n型化されたn型化形成領域の表面にn側電極を接合する工程である。なお、この電極接合工程にあわせてp型層の表面にもp側電極が同時に接合される。
ここで、n型化形成領域の表面にn側電極を接合する際の接触抵抗が十分に低い場合は、そのまま電極を接合すればよいが、接触抵抗が大きい場合には、これを低減させるため、さらに工程を追加する場合がある。n型化形成領域の表面におけるドナー濃度を高くして導電性を向上させるのである。イオン注入時におけるドーズ量の変更によってドナー濃度を変化させることも考慮されるが、チャネリング工程(S20)におけるドーズ量の調整は、ドナー領域の全域に対するドナー濃度を高くすることとなる。そこで、ドナー領域の表面のみのドナー濃度を高くするために、第1に、非チャネリング条件下におけるイオン注入を行う工程(イオン注入工程、S21)を追加する場合がある。非チャネリング条件下によるイオン注入のため、ドナー領域の表面側の一部のみドナー濃度を高くすることができる。
また、第2に、p型層の表面にドナー供給層を成膜し(成膜工程、S22)、さらに、ここで成膜されたドナー供給層に対してイオンビームを照射してノックオン現象を生じさせる工程(ノックオン工程、S23)を追加する場合もあり得る。ドナー供給層にイオンビームを照射することにより、当該ドナー供給層に含まれるドナーとなるべき原子が、イオンの衝突によりエネルギを得て格子点からはじき出されることから、これをドナー領域内に添加するものである。
このように、第1および第2のいずれかの方法により、ドナー領域の表面付近におけるドナー濃度を高くしておき、これら全体をアニールすることによって、全体をn型化する(アニール工程、S30)ことにより、表面における接触抵抗を低減してなるn型化形成領域を形成することができる。
本実施形態は上記のような構成であるから、p型層および発光層を除去することなく、p型層の表面において、p側電極と同じ高さのn側電極を形成してなるプレーナ型の電極構造とすることができる。従って、フリップチップ型の発光素子とする場合は、実装基板等との接合状態を良好なものとすることができる。
なお、上記製造方法においては、アニール工程(S30)の後に、電極間に溝を形成する工程(S31)および当該溝に遮光剤等を注入する工程(S32)を含めることができる。この溝の形成および遮光剤等の注入により、クロストークを抑える半導体発光素子を製造することができるのである。また、図示していないが、成膜工程(S22)およびノックオン工程(S23)を行った場合には、電極接合工程(S40)の直前に、ドナー供給層を除去するための工程が追加される。
以上のとおり、本発明の実施形態について説明したが、本発明がこれら実施形態に限定されるものではない。例えば、製造される窒化物半導体発光素子は、例示としてIII族窒化物半導体をベースとして説明したが、III−IV族窒化物半導体をベースに構成してもよく、また、使用する基板1はサファイア基板に限定されるものではない。イオン注入すべき不純物についてもSiやGeに限定されず、n型化が可能であれば、AsやPを使用してもよい。
また、チャネリング条件下におけるイオン注入に関し、イオン注入軸の調整以外には、注入エネルギやドーズ量について特に記載していないが、形成するべきn型化形成領域6の程度に応じて適宜調整されるものである。また、非チャネリング条件下におけるイオン注入においても同様である。さらに、ノックオン現象を発生させる際のイオンビームの照射条件についても特に言及しなかったが、経験的に判断され得る照射条件により実行されるものである。
1 透明絶縁基板
2 n型層
3 発光層
4 p型層
5 p側電極
6 n型化形成領域
7 n側電極
8 不純物供給層
9 溝
10 遮光剤等
11 発光素子アレイ
12 実装基板

Claims (3)

  1. 成長基板上に、n型層、発光層およびp型層を成長させる成長工程と、
    チャネリング条件下においてp型層の表面からn型層に到達する範囲にn型不純物としてシリコンをイオン注入するチャネリング工程と、
    前記チャネリング工程によりn型不純物としてシリコンイオンが注入された領域を、アンモニアを含む雰囲気中でアニールすることによりn型化するアニール工程と、
    前記アニール工程によりn型化された領域の表面にn側電極を接続するn側電極構成工程と
    を含むことを特徴とする窒化物半導体発光素子の製造方法。
  2. 前記チャネリング工程によりn型不純物としてシリコンがイオン注入された領域の表面側から、非チャネリング条件下においてn型不純物としてシリコンをイオン注入するイオン注入工程をさらに含むことを特徴とする請求項1に記載の窒化物半導体発光素子の製造方法。
  3. 前記p型層の表面に前記不純物と同種の元素を含む不純物供給膜を形成する成膜工程と、
    前記チャネリング工程によりシリコンがイオン注入された領域の表面に成膜された不純物供給膜の表面に対してイオンビームを照射することにより、該不純物供給膜に含まれる不純物元素をノックオンによりイオン注入してなるノックオン工程と
    をさらに含むことを特徴とする請求項1に記載の窒化物半導体発光素子の製造方法。
JP2013067937A 2013-03-28 2013-03-28 半導体発光素子およびその製造方法 Active JP6172658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013067937A JP6172658B2 (ja) 2013-03-28 2013-03-28 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013067937A JP6172658B2 (ja) 2013-03-28 2013-03-28 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014192411A JP2014192411A (ja) 2014-10-06
JP6172658B2 true JP6172658B2 (ja) 2017-08-02

Family

ID=51838388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013067937A Active JP6172658B2 (ja) 2013-03-28 2013-03-28 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP6172658B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4160700A4 (en) * 2020-06-02 2023-11-29 Sony Group Corporation LIGHT EMITTING DEVICE AND DISPLAY DEVICE

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR7023905D0 (pt) * 1969-11-19 1973-03-15 Philips Nv Aperfeicoamentos em ou relativos a processo de fabricacao de componentes eletricos
JPH10190129A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体発光装置の製造方法
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JP3516433B2 (ja) * 1997-12-19 2004-04-05 昭和電工株式会社 化合物半導体発光素子
JP4831272B2 (ja) * 2001-03-26 2011-12-07 株式会社デンソー 半導体装置の製造方法
JP2003264346A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2004022616A (ja) * 2002-06-13 2004-01-22 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP5358955B2 (ja) * 2008-01-15 2013-12-04 住友電気工業株式会社 p型窒化ガリウム系半導体領域を形成する方法

Also Published As

Publication number Publication date
JP2014192411A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
CN108369974B (zh) 用于减轻非辐射复合的led侧壁处理
CN111048578B (zh) 半导体装置
JP5909531B2 (ja) 窒化物系トランジスタおよびその製造方法
JP4221012B2 (ja) 半導体装置とその製造方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
US20170271199A1 (en) Semiconductor device with localized carrier lifetime reduction and fabrication method thereof
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
US10879349B2 (en) Method for manufacturing semiconductor device and edge termination structure of semiconductor device
WO2017163881A1 (ja) 半導体装置および半導体装置の製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JPWO2012060206A1 (ja) 半導体装置およびその製造方法
JP7389543B2 (ja) 窒化物半導体装置
JP2019062140A (ja) 半導体装置の製造方法
JP2007273649A (ja) 半導体装置および半導体装置製造用基板並びにその製造方法
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
KR101847941B1 (ko) 반도체 발광소자 및 그 제조방법
JP6172658B2 (ja) 半導体発光素子およびその製造方法
JP2022533187A (ja) イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法
US10854454B2 (en) Semiconductor device and method for manufacturing the same
JP2006059956A (ja) 半導体装置の製造方法
KR102131697B1 (ko) 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법
JP5270997B2 (ja) Iii族窒化物系化合物半導体基板とその製造方法
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
US20190245042A1 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
JP6309211B2 (ja) 炭化ケイ素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6172658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250