JP2014154887A - 垂直型ガリウムナイトライドトランジスタおよびその製造方法 - Google Patents

垂直型ガリウムナイトライドトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2014154887A
JP2014154887A JP2014024947A JP2014024947A JP2014154887A JP 2014154887 A JP2014154887 A JP 2014154887A JP 2014024947 A JP2014024947 A JP 2014024947A JP 2014024947 A JP2014024947 A JP 2014024947A JP 2014154887 A JP2014154887 A JP 2014154887A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
gan
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014024947A
Other languages
English (en)
Inventor
Motonobu Takeya
元伸 竹谷
Kwan Hyun Lee
▲寛▼ 鉉 李
June Sik Kwak
俊 植 郭
暎 都 ▲鄭▼
Young Do Jong
Kang Nyung Lee
康 ▲宇▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130014873A external-priority patent/KR20140101563A/ko
Priority claimed from KR1020130070692A external-priority patent/KR20140147435A/ko
Priority claimed from KR1020130081623A external-priority patent/KR20150007547A/ko
Priority claimed from KR1020130087317A external-priority patent/KR20150012020A/ko
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of JP2014154887A publication Critical patent/JP2014154887A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】垂直型ガリウムナイトライドトランジスタおよびその製造方法を提供する。
【解決手段】垂直型ガリウムナイトライド（ＧａＮ）トランジスタは、上部面および下部面を有し、ガリウムナイトライド層（ＧａＮ）層を含む半導体構造体２０を含み、半導体構造体２０は、上部面、下部面および側面を含む、第１導電型の第１半導体層２５と、第１導電型の第１半導体層２５の下部面および側面を取り囲む第１導電型の第２半導体層２９と、第１半導体層２５と第２半導体層２９との間に位置し、第１半導体層２５と第２半導体層２９とを離隔させる第２導電型の半導体層２７とを含む。
【選択図】図１

Description

本出願は、トランジスタおよびその製造方法に関するものであって、特に、垂直型ガリウムナイトライドトランジスタおよびその製造方法に関するものである。
情報通信技術の発展により、高速スイッチング環境や高電圧環境で動作する高耐圧トランジスタへの要請が増加している。そこで、最近登場したガリウムナイトライド系トランジスタは、従来のシリコン系トランジスタに比べて、高速スイッチング動作が可能で超高速信号処理に適するだけでなく、素材自体の高耐圧特性により高電圧環境に適用することができるという利点があって、業界から注目されている。特に、ガリウムナイトライド（ＧａＮ）を用いた高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；以下、ＨＥＭＴ）の場合、異種物質間の界面で発生する２次元電子ガス（２ＤＥＧ；２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）を用いることによって電子の移動度（ｍｏｂｉｌｉｔｙ）を高めることができ、高速信号伝送に適するという利点がある。
このようなガリウムナイトライドトランジスタは、キャリアが水平方向に移動する水平型構造を有することが一般的である。しかし、水平型ガリウムナイトライドトランジスタの場合、表面に形成される電界によって、チャネルを介して移動するキャリアの流れが妨げられる現象が発生し、素子の動作時にゲート電極の角に電界が集中する現象によって素子の耐圧（ｒｕｇｇｅｄｎｅｓｓ）が劣化する問題が浮上した。
これにより、最近は、キャリアが垂直方向に移動する垂直型ガリウムナイトライドトランジスタが提案されているが、一例として、米国特許公開第２０１２−０３１９１２７号では、電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ；Ｃｕｒｒｅｎｔ Ａｐｅｒｔｕｒｅ Ｖｅｒｔｉｃａｌ Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。この電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）によれば、ソース電極とドレイン電極が垂直方向に互いに対向して配置され、その間に電流障壁層としてｐ型ガリウムナイトライド（ｐ−ＧａＮ）層が配置される。そして、電流は、ｐ型ガリウムナイトライド（ｐ−ＧａＮ）層によって提供されるアパーチャ（ａｐｅｒｔｕｒｅ）を介してソース電極からドレイン電極まで垂直方向に流れる。
このような垂直型ガリウムナイトライドトランジスタを製造するためには、ガリウムナイトライド（ＧａＮ）層をエピタキシャル成長させる工程が要求されるが、一例として、ガリウムナイトライド（ＧａＮ）層は、費用節減などの理由から、大きい格子定数（ｌａｔｔｉｃｅ ｐａｒａｍｅｔｅｒｓ）および熱係数ミスマッチ（ｔｈｅｒｍａｌ ｃｏｅｆｆｉｃｉｅｎｔ ｍｉｓｍａｔｃｈｅｓ）にもかかわらず、ｃ−平面サファイア基板上に金属−有機化学気相蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成長する。しかし、この過程で形成されるガリウムナイトライド（ＧａＮ）層内には、サファイア基板との格子定数の差によって高い密度の結晶欠陥、例えば、貫通転位（ＴＤ；Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎ）が成長方向と同じ垂直方向に発生する。この貫通転位ＴＤは、非放射再結合センター（ｎｏｎｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ ｃｅｎｔｅｒ）として作用し、また、帯電したスキャッタリングセンター（ｃｈａｒｇｅｄ ｓｃａｔｔｅｒｉｎｇ ｃｅｎｔｅｒ）として作用して、キャリアの移動度に影響を及ぼすことが知られている。特に、垂直チャネルを有するガリウムナイトライド系トランジスタの場合、貫通転位ＴＤがキャリアの移動方向である垂直方向に沿って形成されることにより、素子のブレークダウン電圧を減少させるなど、素子の信頼性を大きく低下させる原因として作用する。
米国特許公開第２０１２−０３１９１２７号
一形態にかかる垂直型ガリウムナイトライドトランジスタは、上部面および下部面を有し、ガリウムナイトライド（ＧａＮ）層を含む半導体構造体を含み、半導体構造体は、上部面、下部面および側面を含む第１導電型の第１半導体層と、第１導電型の第１半導体層の下部面および側面を取り囲む第１導電型の第２半導体層と、第１半導体層と第２半導体層との間に位置し、第１半導体層と第２半導体層とを離隔させる第２導電型の半導体層とを含む。
一形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、成長基板上にガリウムナイトライド（ＧａＮ）層を成長させ、ガリウムナイトライド（ＧａＮ）層をパターニングしてストライプを形成するとともに、成長基板の上部面をリセスし、ストライプ上にガリウムナイトライド（ＧａＮ）層を成長させるが、ガリウムナイトライド（ＧａＮ）層は、ストライプの側面および上面を取り囲むように成長して平らな上部面を形成し、複数のガリウムナイトライド（ＧａＮ）層に支持基板を付着させ、そして、複数の半導体層から成長基板を分離することを含む。
他の形態にかかる垂直型ガリウムナイトライドトランジスタは、ドレイン電極を備え、第１導電型としてｎ型にドーピングされた第１半導体層と、第１半導体層の上部に形成された、ドーピングされていない半導体で形成された第２半導体層と、第２半導体層の上部に形成されたソース電極および第２導電型としてｐ型にドーピングされた第３半導体層と、第３半導体層の上部に形成された絶縁層と、絶縁層の上部に形成されたゲート電極と、ソース電極の下部領域にソース電極およびドレイン電極の垂直経路を遮断するように形成された遮断層とを含む。
他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、第１基板上に第１導電型のシード層を形成する第１段階と、シード層を成長させて、第１導電型としてｎ型にドーピングされた第１半導体層を形成する第２段階と、シード層を覆うことができるようにｎ型にドーピングされた第１半導体層上に遮断層を形成する第３段階と、遮断層のない第１半導体層上に、ドーピングされていない半導体層からなる第２半導体層を形成する第４段階と、遮断層および第２半導体層の上に、第２導電型としてｐ型にドーピングされたｐガリウムナイトライド（ＧａＮ）層からなる第３半導体層を形成する第５段階と、第３半導体層上に絶縁層を形成する第６段階と、遮断層の上部領域にソース電極を形成し、ソース電極の間にゲート電極を形成する第７段階と、上面に第２基板を付着させる第８段階と、第１基板を分離する第９段階と、第１基板が分離された面にドレイン電極を形成する第１０段階とを含む。
さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタは、基板と、基板上のバッファ層と、バッファ層上でバッファ層の一部表面を露出させるマスク層パターンと、マスク層パターンおよびバッファ層の露出表面上のガリウムナイトライド層と、ガリウムナイトライド層の一部表面上の第１ドリフト層と、第１ドリフト層上で第１ドリフト層の一部表面を露出させる電流遮断層パターンと、電流遮断層パターンによって露出する第１ドリフト層上の第２ドリフト層と、電流遮断層パターン上のチャネル層と、チャネル層に取り囲まれるように電流遮断層パターン上に配置されるドナー層と、第２ドリフト層上でゲート絶縁層を介在させて配置されるゲート電極と、ドナー層とコンタクトされるように配置されるソース電極と、第１ドリフト層と離隔するようにガリウムナイトライド層上に配置されるドレイン電極とを含む。
さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタは、基板と、基板上のバッファ層と、バッファ層上でバッファ層の一部表面を露出させるマスク層パターンと、マスク層パターンおよびバッファ層の露出表面上のガリウムナイトライド層と、ガリウムナイトライド層の一部表面上の第１ドリフト層と、第１ドリフト層上で第１ドリフト層の一部表面を露出させる電流遮断層パターンと、電流遮断層パターンによって露出する第１ドリフト層上に配置され、上部に２次元電子ガスを有する第２ドリフト層と、第２ドリフト層上に配置され、２次元電子ガスが形成されるようにする異種半導体層と、電流遮断層パターン上のチャネル層と、チャネル層に取り囲まれるように電流遮断層パターン上に配置されるドナー層と、第２ドリフト層上でゲート絶縁層を介在させて配置されるゲート電極と、ドナー層とコンタクトされるように配置されるソース電極と、第１ドリフト層と離隔するように前記ガリウムナイトライド層上に配置されるドレイン電極とを含む。
さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、基板上にバッファ層を形成する段階と、バッファ層上にバッファ層の一部表面を露出させるマスク層パターンを形成する段階と、マスク層パターンおよびバッファ層の露出表面上にガリウムナイトライド（ＧａＮ）層を形成する段階と、ガリウムナイトライド（ＧａＮ）層上に第１ドリフト層を形成する段階と、第１ドリフト層上に第１ドリフト層の一部表面を露出させる電流遮断層パターンを形成する段階と、電流遮断層パターンおよび第１ドリフト層上に第２ドリフト層を形成する段階と、第２ドリフト層上にチャネル層を形成する段階と、チャネル層上にドナー層を形成する段階と、第２ドリフト層、チャネル層、およびドナー層の一部を除去して、第２ドリフト層、チャネル層、およびドナー層の一部表面を露出させる段階と、第２ドリフト層上にゲート絶縁層を介在させてゲート電極を形成する段階と、ドナー層にコンタクトされるソース電極を形成する段階と、ガリウムナイトライド（ＧａＮ）層の一部表面を露出させた後、露出した表面上にドレイン電極を形成する段階とを含む。
さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、基板上にバッファ層を形成する段階と、バッファ層上にバッファ層の一部表面を露出させるマスク層パターンを形成する段階と、マスク層パターンおよびバッファ層の露出表面上にガリウムナイトライド（ＧａＮ）層を形成する段階と、ガリウムナイトライド（ＧａＮ）層上に第１ドリフト層を形成する段階と、第１ドリフト層上に第１ドリフト層の一部表面を露出させる電流遮断層パターンを形成する段階と、電流遮断層パターンおよび第１ドリフト層の上に第２ドリフト層を形成する段階と、第２ドリフト層上にチャネル層を形成する段階と、チャネル層上にドナー層を形成する段階と、第２ドリフト層、チャネル層、およびドナー層の一部を除去して、第２ドリフト層、チャネル層、およびドナー層の一部表面を露出させる段階と、第２ドリフト層上に異種半導体層を形成し、第２ドリフト層の上部に２次元電子ガスが形成されるようにする段階と、第２ドリフト層上の異種半導体層上にゲート絶縁層を介在させてゲート電極を形成する段階と、ドナー層にコンタクトされるソース電極を形成する段階と、ガリウムナイトライド（ＧａＮ）層の一部表面を露出させた後、露出した表面上にドレイン電極を形成する段階とを含む。
さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、第１ガリウムナイトライド（ＧａＮ）層上にマスク層パターンを形成する段階と、マスク層パターンによって露出した第１ガリウムナイトライド（ＧａＮ）層上に第２ガリウムナイトライド（ＧａＮ）層を形成する段階と、第２ガリウムナイトライド（ＧａＮ）層上に第３ガリウムナイトライド（ＧａＮ）層を形成する段階と、第３ガリウムナイトライド（ＧａＮ）層上に第４ガリウムナイトライド（ＧａＮ）層を形成する段階と、第４ガリウムナイトライド（ＧａＮ）層上に電流遮断層パターンを形成する段階と、電流遮断層パターンおよび第４ガリウムナイトライド（ＧａＮ）層の露出表面上に第５ガリウムナイトライド（ＧａＮ）層を形成する段階と、第５ガリウムナイトライド（ＧａＮ）層上に第６ガリウムナイトライド（ＧａＮ）層を形成する段階とを含む。
一実施形態にかかる垂直型ガリウムナイトライドトランジスタを説明するための概略断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 図１の垂直型ガリウムナイトライドトランジスタを製造する方法を説明するための断面図である。 他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオフ状態を示す断面図である。 他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオン状態を示す断面図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。 さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのゲートに電圧が印加されていない状態（Ｇａｔｅ ｏｆｆ）を示す図である。 さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのゲートに作動電圧が印加された状態（Ｇａｔｅ ｏｎ）を示す図である。 さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのゲートに電圧が印加されていない状態（Ｇａｔｅ ｏｆｆ）を示す図である。 さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのゲートに作動電圧が印加された状態（Ｇａｔｅ ｏｎ）を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタを示す断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタを示す断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 図４７の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 図４８の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。 さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。
以下、添付した図面を参照して、本発明の実施形態を詳細に説明する。以下に紹介される実施形態は、当業者に本発明の思想が十分に伝達できるようにするために例として提供されるものである。したがって、本発明は、以下に説明される実施形態に限定されず、他の形態で具体化可能である。そして、図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張されて表現されることがある。
図１は、本発明の一実施形態にかかる垂直型ガリウムナイトライドトランジスタを説明するための概略断面図である。図１を参照すれば、本形態にかかる垂直型ガリウムナイトライドトランジスタは、半導体構造体２０と、ソース電極４３と、ドレイン電極３５と、ゲート電極４７と、電流遮断層３１と、ゲート絶縁膜４５と、基板４１とを含むことができる。
半導体構造体２０は、上部面および下部面を含み、第１導電型の第１半導体層２５と、第２導電型の半導体層２７と、第１導電型の第２半導体層２９とを含むことができる。ひいては、半導体構造体２０は、低抵抗層３３を含むことができる。ここで、第１導電型はｎ型であり、第２導電型はｐ型であるが、必ずしもこれに限定されるものではなく、その逆であってもよい。ここで、本形態において、半導体構造体２０は、ガリウムナイトライド（ＧａＮ）を用いるが、ガリウムナイトライド（ＧａＮ）の代わりに、ＧａＡｓまたはＧａＰのようなＩＩＩ−Ｖ族化合物半導体を用いることができ、二成分系、三成分系または四成分系半導体物質を用いることもできる。
第１導電型の第１半導体層２５は、ストライプ２３ａを含み、また、ストライプ２３ａの側面および下面を覆う第１導電型の追加の半導体層２５ａを含むことができる。ストライプ２３ａは、半導体構造体２０の上部面に位置し、一方向に長い構造を有することができる。例えば、ストライプ２３ａは、＜１−１００＞または＜１１−２０＞方向の長手方向を有することができる。また、ストライプ２３ａの下部面がｃ面であり得る。ストライプ２３ａは、例えば、第１導電型のガリウムナイトライド（ＧａＮ）で形成されるとよい。ストライプ２３ａは、相対的に高い不純物濃度を有する第１導電型半導体層、例えば、ｎ型半導体層に形成されるとよい。第１導電型の追加の半導体層２５ａは、ストライプ２３ａの下部面および側面を取り囲む。第１導電型の追加の半導体層２５ａは、ストライプ２３ａと同じガリウムナイトライド（ＧａＮ）で形成可能であり、ストライプ２３ａと同一または類似のドーピング濃度を有することができる。この場合、ストライプ２３ａと第１導電型の追加の半導体層２５ａは、互いに結合されて単一の第１半導体層２５になるとよい。これとは異なり、第１導電型の追加の半導体層２５ａは省略されてもよく、ストライプ２３ａが第１半導体層２５になっていてもよい。第１導電型の追加の半導体層２５ａの下部面はｃ面であり、側面は（１１−２２）または（１−１０１）面であり得る。一方、第１導電型の追加の半導体層２５ａがガリウムナイトライド（ＧａＮ）の場合、その上部面はＮ面（Ｎ−ｆａｃｅ）であり、下部面はＧａ面（Ｇａ−ｆａｃｅ）であり得る。
第２導電型の半導体層２７は、第１半導体層２５の下部面および側面を取り囲む。したがって、図１に示されるように、第２導電型の半導体層２７の上部面は、半導体構造体２０の上部面の一部に相当することができる。第２導電型の半導体層２７は、例えば、ｐ型不純物（例えば、マグネシウム）がドーピングされたガリウムナイトライド（ＧａＮ）で形成されるとよい。第２導電型の半導体層２７は、第１半導体層２５に沿って形成され、ストライプ形状を有することができる。半導体構造体２０内に複数の第２導電型の半導体層２７領域が形成可能であり、それぞれの第２導電型の半導体層２７領域内に第１半導体層２５が位置する。前記第２導電型の半導体層２７の間の離隔距離は、約７〜９μｍの範囲内であり得る。半導体構造体２０の上部面において、第１半導体層２５と第２半導体層２９との間に位置する第２導電型の半導体層２７の幅は、例えば、約２μｍであり得る。図１を参照して説明したように、それぞれの第２導電型の半導体層２７領域内に少なくとも２つの第１半導体層２５が配置されてもよい。第２導電型の半導体層２７領域内に位置する第１半導体層２５は、略７μｍの幅内に位置することができる。
第１導電型の第２半導体層２９は、第２導電型の半導体層２７の下部面および側面を取り囲む。したがって、第２導電型の半導体層２７のそれぞれは、第１半導体層２５と第２半導体層２９との間に位置し、これらを離隔させる。第２半導体層２９は、例えば、ガリウムナイトライド（ＧａＮ）で形成可能であり、図示のように、その一部が半導体構造体２０の上部面に露出する。第２半導体層２９の下部面は、半導体構造体２０の下部面に相応することができる。第１導電型の第２半導体層２９は、不純物（例えば、シリコン）を意図的にドーピングした半導体層であり得るが、これに限定されるものではない。例えば、第１導電型の第２半導体層２９は、意図的な不純物のドーピングなしに形成されたアンドープ層であり得る。第２半導体層２９が第１導電型の不純物でドーピングされる場合に、第２半導体層２９の不純物濃度は、第１半導体層２５の不純物濃度より低いとよい。
第２半導体層２９は、前述のように、半導体構造体２０の下部面に露出することができる。第２導電型の半導体層２７の下部面からその下に位置する第２半導体層２９の厚さＴｈは、トランジスタの耐圧特性を向上させるために調節可能である。厚さＴｈは、半導体層２７および第２半導体層２９の間に逆バイアスが印加される条件下、第２半導体層２９内に形成される空乏層の厚さｘｎより大きく形成される。半導体層２７および第２半導体層２９の間に逆バイアスが印加されると、半導体層２７内にも厚さｘｐを有する空乏層が形成される。この場合、空乏層の厚さｘｎおよび厚さｘｐはそれぞれ、以下の数１および数２で示すことができる。
ここで、εは半導体層（例えば、ＧａＮ）の誘電率（Ｆ／ｍ）、ｑは電荷の大きさ（Ｃｏｕｌｏｍｂ）を示し、Ｎａは半導体層２７内のアクセプタ濃度（／ｃｍ３）、Ｎｄは第２半導体層２９内のドナー濃度（／ｃｍ３）を示し、φＢは半導体層２７および第２半導体層２９の間のＰ−Ｎ接合の接触電位差（ｂｕｉｌｔ−ｉｎ ｐｏｔｅｎｔｉａｌ、Ｖ）、ＶｂはＰ−Ｎ接合に印加される逆バイアス電圧（すなわち、負の電圧）を示す。
前記接触電位差φＢは、以下の数３で示すことができる。
ここで、ｋはボルツマン定数（Ｊ／Ｋ）、Ｔは絶対温度（Ｋ）、ｎｉは真性半導体のキャリア濃度（／ｃｍ３）を示す。
一方、半導体層２７および第２半導体層２９の間のＰ−Ｎ接合にバイアスが印加されていない時、Ｐ−Ｎ接合における最大電界Ｅｍａｘは、以下の数４で示すことができる。
第２導電型の半導体層２７のアクセプタ濃度Ｎａと、第２半導体層２９のドナー濃度Ｎｄ、およびバイアス電圧Ｖｂが与えられた時、前記数１、２、３、および４を利用して、空乏層の厚さおよび最大電界を求めることができる。第２半導体層２９がガリウムナイトライド（ＧａＮ）層の場合、ガリウムナイトライド（ＧａＮ）層は、約３．３ＭＶ／ｃｍ以上で絶縁破壊が生じるため、最大電界が３．３ＭＶ／ｃｍより小さい値となるようにバイアス電圧が調節されなければならず、また、空乏層の厚さが第２半導体層２９の厚さＴｈより小さくなければならない。例えば、Ｎａが３Ｅ１７／ｃｍ３、Ｎｄが２Ｅ１６／ｃｍ３の場合、バイアス電圧Ｖｂに応じた空乏層の厚さおよび最大電界を、以下の表にまとめた。
表１を参照すれば、バイアス電圧が１５００Ｖの場合、Ｅｍａｘが３．２７ＭＶ／ｃｍで、３．３ＭＶ／ｃｍより小さい。したがって、第２半導体層２９の厚さＴｈが空乏層ｘｎの厚さ８．６μｍより大きければ、絶縁破壊が発生しない。したがって、前記アクセプタおよびドナー濃度の条件下、第２半導体層２９の厚さＴｈを約９μｍ以上にすると、１５００Ｖ以上の耐圧特性を達成することができる。
低抵抗層３３は、半導体構造体２０の下部面に位置する。低抵抗層３３は、例えば、第２半導体層２９を部分的にドライエッチングして形成されたエッチング損傷層であり得る。低抵抗層３３は、第２導電型半導体層２７の間の領域の下部に位置し、第２導電型の半導体層２７の間の離隔距離より狭い幅を有することができる。低抵抗層３３は、ドレイン電極３５の接触抵抗を低下させる。
電流遮断層３１は、半導体層２７の反対側である、半導体構造体２０の下部面に位置する。電流遮断層３１は、第２導電型の半導体層２７の下部面の幅と大体類似するかそれよりやや大きい幅を有することができる。第１半導体層２５の下に、相対的に高い密度の貫通転位ＴＤが発生する。電流遮断層３１は、第１半導体層２５の下に形成された貫通転位ＴＤによる電流リークを防止する。低抵抗層３３は、電流遮断層３１の間に形成されるとよい。
ドレイン電極３５は、半導体構造体２０の下部面上に低抵抗層３３および電流遮断層３１を覆うように配置される。ドレイン電極３５は、第１導電型の不純物で高くドーピングされた高濃度不純物ドーピング層に相当する低抵抗層３３を介して半導体構造体２０に接続可能であり、例えば、Ｔｉ／Ｐｔ／Ａｕのような金属層に形成されるとよい。ドレイン電極３５は、電流遮断層３１を覆うことができる。ドレイン電極３５は、支持基板４１と半導体構造体２０とを接合するためのボンディングメタルを含むことができる。
支持基板４１は、半導体構造体２０を支持するための基板として使用できるものであれば、特に限定されない。ただし、支持基板４１の価格や製造工程を考慮して、シリコン基板や金属基板が好適に使用されてもよい。
ソース電極４３は、第１半導体層２５に電気的に接続される。ソース電極４３は、第２導電型の半導体層２７に接続されてもよい。前述のように、第２導電型の半導体層２７領域内に２つ以上の第１半導体層２５が配置され、ソース電極４３は、第１半導体層２５および第２導電型の半導体層２７に接続されるとよい。他の例において、ソース電極４３は、第１半導体層２５に接続され、別の電極が第２導電型の半導体層２７に接続されてもよい。ソース電極４３は、第１半導体層２５にオーミックコンタクトする導電材料で形成され、第２導電型の半導体層２７にオーミックコンタクトしてもよい。ソース電極４３は、例えば、Ｔｉ／Ｎｉ／Ｐｔ／Ａｕで形成されるとよい。図１において、第１半導体層２５に接続された２つのソース電極４３が示されているが、これらソース電極４３は、互いに電気的に接続され、同一の電位を維持することができる。
ゲート絶縁膜４５は、ソース電極４３および半導体構造体２０の上部面を覆うことができる。ゲート絶縁膜４５は、ＳｉＯ２で形成可能であり、６０〜１０００ｎｍの厚さに形成されるとよい。ゲート電極４７は、ゲート絶縁膜４５上に位置する。ゲート電極４７は、ソース電極４３を覆うように形成されるとよい。ゲート電極４７は、第１半導体層２５と第２半導体層２９との間にチャネルを形成するように、半導体構造体２０の上部面に露出した第２導電型の半導体層２７の上部に位置し、ひいては、第２導電型の半導体層２７の間の領域に位置することができる。
このような垂直型ガリウムナイトライド（ＧａＮ）トランジスタの動作を説明すれば、まず、ゲート電極４７に電圧を印加しなければ、第１半導体層２５と第２半導体層２９との間にチャネルが形成されずキャリアが遮断される。これにより、垂直型ガリウムナイトライド（ＧａＮ）トランジスタは、ノーマリオフ特性を有する。ゲート電極４７に正の電圧が印加されると、ゲート電極４７の下部の第２導電型の半導体層２７にチャネルが形成される。したがって、ソース電極４３とドレイン電極３５との電圧の差によって、ソース電極４３からドレイン電極３５にキャリア（電子）が移動する。キャリアは、ゲート電極４７の下部のチャネルを介して第１半導体層２５から第２半導体層２９に移動し、また、第２導電型の半導体層２７の間の領域に移動する。その後、キャリアは、ドレイン電極３５に移動する。この時、電流遮断層３１は、キャリアが第１半導体層２５から垂直方向に下へ移動するのを防止する。
図２〜図９は、図１の垂直型ガリウムナイトライド（ＧａＮ）トランジスタを製造する方法を説明するための断面図である。図２を参照すれば、成長基板２１上にガリウムナイトライド（ＧａＮ）半導体層２３が成長する。成長基板２１は、ガリウムナイトライド（ＧａＮ）半導体層２３を成長させることができる基板であれば、特に限定されず、例えば、サファイア基板であり得る。ガリウムナイトライド（ＧａＮ）半導体層２３および後述する半導体層は、ＭＯＣＶＤまたはＭＢＥ技術を用いて成長できる。ガリウムナイトライド（ＧａＮ）半導体層２３は、核層（図示せず）を含むことができる。ガリウムナイトライド（ＧａＮ）半導体層２３は、第１導電型、例えば、ｎ型の不純物がドーピングできる。
図３を参照すれば、ガリウムナイトライド（ＧａＮ）半導体層２３をパターニングしてストライプ２３ａを形成する。ガリウムナイトライド（ＧａＮ）半導体層２３は、フォトおよびエッチング工程を用いてパターニングできる。例えば、基板２１がｃ面サファイア基板の場合、ストライプは、＜１−１００＞方向または＜１１−２０＞方向に沿って形成されるとよい。半導体層２３をパターニングしている間、成長基板２１も部分的にリセスされて、ストライプ２３ａの下部に突出部２１ａが形成可能である。ストライプ２３ａは、図示のように、少なくとも２つのストライプ２３ａが相対的に近く位置するように形成されるとよい。互いに近く位置するストライプ２３ａは、略７μｍ範囲の幅内に位置することができ、互いに遠く離れたストライプ２３ａの間の離隔距離は、略１０μｍであり得る。ストライプ２３ａの側面が基板２１面に対して垂直であり得るが、これに限定されるものではなく、側面が傾斜していてもよい。
図４を参照すれば、ストライプ２３ａ上に第１導電型の追加の半導体層２５ａが成長できる。第１導電型の追加の半導体層２５ａは、ストライプ２３ａの側面に形成されたエッチング損傷を回復させるために成長できる。第１導電型の追加の半導体層２５ａは、ストライプ２３ａと同一または類似のドーピング濃度を有するように形成可能であり、同じ組成の半導体層に形成されるとよい。これにより、ストライプ２３ａと第１導電型の追加の半導体層２５ａとが一体化されて第１半導体層２５が形成される。他の例において、第１導電型の追加の半導体層２５ａは省略されてもよく、この場合、ストライプ２３ａが第１半導体層２５となる。第１導電型の追加の半導体層２５ａは、ストライプ２３ａの上面および側面で成長し、第１半導体層２５上に第２導電型の半導体層２７および第１導電型の第２半導体層２９が成長する。第２導電型の半導体層２７は、第１半導体層２５の上面および側面で成長し、第１導電型の第２半導体層２９は、第２導電型の半導体層２７の上面および側面で成長する。第２半導体層２９は、第１半導体層２５に比べて低い不純物濃度を有するように形成され、意図的な不純物ドーピングなしにアンドープ層に形成されてもよい。第２半導体層２９は、第２導電型の半導体層２７の上部における厚さが略５μｍ〜１０μｍとなるように形成されるとよい。
基板２１がｃ面サファイア基板の場合、半導体層２５ａ、２７、２９の上面はｃ面で、［０００１］方向に成長し、上面がＧａ面となる。半導体層２５ａ、２７、２９の側面は、［１１−２２］または［１−１０１］方向に成長し、（１１−２２）または（１−１０１）面となる。半導体層２５ａ、２７、２９の側面方向は、ストライプ２３ａの長手方向によって決定される。例えば、ストライプ２３ａの長手方向が＜１−１００＞の場合、側面は（１１−２２）面となり、ストライプ２３ａの長手方向が＜１１−２０＞の場合、側面は（１−１０１）面となる。各半導体層２５ａ、２７、２９の垂直成長率および水平成長率は、成長条件、特に、成長温度および／または各ソースガスの流量を調節して制御できる。したがって、各半導体層２５ａ、２７、２９の垂直方向の厚さと側面方向の厚さを同一または互いに異なって制御することができる。ストライプ２３ａから上面方向に貫通転位ＴＤが転写されるため、ストライプ２３ａの上面上に貫通転位ＴＤ欠陥領域が形成されるが、側面方向には転位密度の非常に低い領域が形成される。互いに隣接した一対のストライプ２３ａまたは追加の半導体層２５ａ上に成長した第２導電型の半導体層２７は、互いに接触して１つの層を構成することができる。また、第２導電型の半導体層２７上に成長する第２半導体層２９は、互いに接触して１つの層を構成することができる。
図５を参照すれば、第２半導体層２９上に電流遮断層３１を形成することができる。電流遮断層３１は、例えば、第２半導体層２９上にシリコンオキサイド（ＳｉＯ２）層を形成した後、第１半導体層２５を覆う部分を残して、第２導電型の半導体層２７の間の領域を露出させるようにパターニングして形成されるとよい。電流遮断層３１の幅は、第２導電型の半導体層２７の上部面の幅と類似するかそれより大きいとよい。ストライプ２３ａの上面から垂直方向に成長する半導体層（例えば、２５ａ、２７、２９）には、高密度の貫通転位ＴＤが形成され得る。電流遮断層３１は、相対的に高い密度の貫通転位ＴＤが形成される領域上に位置し、貫通転位ＴＤによる電流リークを遮断する。電流遮断層３１をマスクとして用いて第２半導体層２９をドライエッチングすることができ、ドライエッチングによって第２半導体層２９にエッチング損傷が誘発され、これにより、電流遮断層３１の間の領域に低抵抗層３３が形成されるとよい。第２導電型の半導体層２７がマグネシウム（Ｍｇ）のドーピングされたガリウムナイトライド（ＧａＮ）で形成された場合、電流遮断層３１を形成する前、または電流遮断層３１を形成した後、第２導電型の半導体層２７内のドーパントを活性化することができる。例えば、７００〜９００℃の温度で３０分熱処理して、第２導電型の半導体層２７でＭｇを活性化することができる。
図６を参照すれば、第２半導体層２９上に支持基板４１を付着させる。支持基板４１は、電流遮断層３１および低抵抗層３３の上にＴｉ／Ｐｔ／Ａｕなどの金属層３５（ドレイン電極）を形成した後、ボンディングメタルを介して金属層３５にボンディングできる。これとは異なり、支持基板４１は、金属層３５上にめっきによって形成されてもよい。支持基板４１は、特に限定されないが、例えば、ＡｌＮ、ＡｌＳｉまたはＳｉのようなセラミックまたは半導体基板、またはＣｕ、Ｍｏおよび／またはＷを含む同じ金属基板であり得る。あるいは、支持基板４１と金属層３５とが一体に形成されてもよい。金属層３５は、低抵抗層３３に電気的に接続し、支持基板４１と第２半導体層２９との間に位置する。金属層３５は、ドレイン電極として機能することができる。
図７を参照すれば、半導体層から成長基板２１を分離する。成長基板２１は、例えば、レーザリフトオフ技術を用いてストライプ２３ａなどの半導体層から分離可能である。レーザリフトオフ技術を用いて成長基板２１を分離する時、露出した半導体層の表面はレーザによって損傷することがあり、また、Ｇａ液滴（ｄｒｏｐｌｅｔ）が残留し得る。したがって、露出した半導体層の表面は、ウェットエッチング、またはドライエッチングおよびウェットエッチングを用いて全体的にリセスされるとよく、これにより、損傷した表面やＧａ液滴が除去可能になる。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）を用いて行われるとよく、ウェットエッチングは、ＫＯＨ、ＮａＯＨまたはＨ３ＰＯ４溶液を用いて行われるとよい。ウェットエッチングを行っている間、支持基板４１および第２半導体層２９などの側面がエッチングされて損傷するのを防止するために、フォトレジストのようなエッチング防止膜で支持基板４１および第２半導体層２９の側面と支持基板４１の下部面を保護することができる。ウェットエッチングによって半導体構造体２０が形成され、その上部面は、第１半導体層２５、第２導電型の半導体層２７および第２半導体層２９の露出した面を含む。
図８を参照すれば、半導体構造体２０上にソース電極４３が形成される。ソース電極４３は、それぞれの第１半導体層２５に電気的に接続される。ソース電極４３はさらに、第２導電型の半導体層２７に接続されてもよい。ソース電極４３は、第２導電型の半導体層２７領域内に位置し、第２半導体層２９から離隔する。ソース電極４３は、例えば、Ｔｉ／Ｎｉ／Ｐｔ／Ａｕのような金属積層構造を有することができ、金属層を形成した後、フォトおよびエッチング工程またはリフトオフ工程を用いて形成されるとよい。
図９を参照すれば、半導体構造体２０の上面上にゲート絶縁膜４５が形成される。ゲート絶縁膜４５は、例えば、シリコン酸化膜またはシリコン窒化膜で形成されるとよい。ゲート絶縁膜４５は、半導体構造体２０の上部面に露出した第２導電型の半導体層２７および第２半導体層２９を覆うことができ、ひいては、ソース電極４３を覆うことができる。ゲート絶縁膜４５上には、ゲート電極４７が形成される。ゲート電極４７は、第１半導体層２５と第２半導体層２９との間の半導体層２７を覆うように形成され、ひいては、半導体構造体２０の上部面に露出した第２半導体層２９上に延びるように形成されるとよい。ゲート電極４７は、第１半導体層２５と第２半導体層２９との間にチャネルを形成するために形成され、また、第１半導体層２５から第２半導体層２９に移動したキャリアを、第２導電型の半導体層２７の間の領域に均一に分散させる。
図１０は、他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオフ状態を示す断面図である。そして、図１１は、他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオン状態を示す断面図である。図１０および図１１を参照すれば、本形態にかかる垂直型ガリウムナイトライドトランジスタは、ドレイン電極１１０を備え、ドレイン電極１１０上に順に積層され、第１導電型としてｎ型にドーピングされた第１半導体層１２０、１２５と、第１半導体層１２０、１２５の上部に形成された、ドーピングされていない半導体で形成された第２半導体層１４０と、第２半導体層１４０の上部に形成されたソース電極１６２および第２導電型としてｐ型にドーピングされた第３半導体層１５０と、第３半導体層１５０の上部の絶縁層１５５と、絶縁層１５５の上部に形成されたゲート電極１６０と、第１および第２半導体層１２５、１４０の間に配置され、ソース電極１６６の下部に位置し、ソース電極１６６とドレイン電極１１０との間の垂直経路を遮断するように形成された遮断層１３５とを含むことができる。垂直型ガリウムナイトライドトランジスタは、ドレイン電極１１０および第１半導体層１２０の間に配置され、遮断層１３５に平行な追加の遮断層１１５をさらに含むことができる。遮断層１３５および追加の遮断層１１５は、ＳｉＯ２を含む酸化物絶縁物質、ＳｉＮｘを含む窒化物系絶縁物質で形成することができる。また、絶縁層１５５は、ＳｉＯ２材質で形成されるとよい。垂直型ガリウムナイトライドトランジスタは、第１半導体層１２０、１２５およびｕｎｄｏｐｅｄ−ＧａＮで形成される第２半導体層１４０を貫通して第１半導体層１２０に直接または間接的に接続された垂直ドレイン電極を含むこともできる。
第１半導体層１２０、１２５は、第１バンドギャップエネルギーを有する第１ガリウムナイトライド（ＧａＮ）で形成することができる。そして、ドレイン電極１１０上に高濃度にドーピングされたハイドーピング半導体層としてｎ＋ガリウムナイトライド（ＧａＮ）層１２０と、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０の上部に形成された、低濃度にドーピングされたロードーピング半導体層としてｎ−ガリウムナイトライド（ＧａＮ）層１２５とを含むことができる。ｎ＋ガリウムナイトライド（ＧａＮ）層１２０は、１００μｍ〜５００μｍの厚さに形成し、ドーピング濃度を１ｅ１８／ｃｍ３に形成することができ、ｎ−ガリウムナイトライド（ＧａＮ）層１２５は、２μｍ〜２０μｍの厚さに形成し、ドーピング濃度を０．１〜１ｅ１７／ｃｍ３に形成することができる。第２半導体層１４０は、第１半導体層１２０、１２５と同一または同種の物質で形成されるとよい。第２半導体層１４０は、ｕ−ガリウムナイトライド（ＧａＮ）層に形成され、遮断膜１３５上の厚さを０．２μｍ〜１．０μｍに形成することができる。いくつかの実施形態において、第２半導体層１４０は、ｎ型の不純物で弱くドーピングされ、０．１〜５ｅ１６／ｃｍ３の不純物濃度を有するように形成することができる。第３半導体層１５０は、ｐ−ガリウムナイトライド（ＧａＮ）層に形成され、ホール（ｈｏｌｅ）濃度を０．１〜１ｅ１８／ｃｍ３に形成することができる。第３半導体層１５０は、ｐ型ドーピングのために、ドーパントとしてＺｎ、Ｍｇなどを使用することができる。第１、第２、第３半導体層１２０、１２５、１４０、１５０は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥなどで形成することができる。本形態の垂直型ガリウムナイトライドトランジスタにおいて、第１半導体層１２０に相当するｎ＋ガリウムナイトライド（ＧａＮ）層１２０は、ドレイン電極１１０上に形成されたシード層１０２を用いて成長できる。
図１０に示すように、ゲート電極１６０に何らバイアス電圧が印加されていない時、第３半導体層１５０と第２半導体層１４０との接触面から第２半導体層１４０内にＤＬ＿ｏｆｆで表される空乏領域ＤＬが形成され、空乏領域ＤＬは遮断層１３５まで到達することができる。このように、空乏領域ＤＬおよび遮断層１３５によって、ソース電極１６６からドレイン電極１１０までのすべての経路が効果的に遮断可能であり、これにより、ノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）特性を示す。
ノーマリオフ特性を詳細に説明すれば、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０および／または、Ｎ−ガリウムナイトライド（ＧａＮ）層１２５の形成過程で、ストレイン（Ｓｔｒａｉｎ）によってシード層１０２およびその上部領域に貫通転位ＴＤが形成され得る。また、半導体層が成長しながら合わされる領域（ｍｅｒｇｅ）にも貫通転位ＴＤが発生することがある。しかも、基板としてサファイア基板を用いる場合、格子不一致による貫通転位ＴＤが発生せざるを得ない。これは、高い温度でのガリウムナイトライド（ＧａＮ）の成長時、各シードの大きさが増加し、グレイン（ｇｒａｉｎ）の形成時、各グレインの結晶特性が異なるため、グレインの境界面で発生する欠陥（ｄｅｆｅｃｔ）によるものであり得る。一般的に、このような貫通転位ＴＤの存在はリーク電流を誘発するが、本形態の垂直型ガリウムナイトライドトランジスタの場合、ゲート電圧オフ（Ｇａｔｅ Ｖｏｌｔａｇｅ ｏｆｆ）時は、前述した空乏領域ＤＬが電流遮断層（Ｃｕｒｒｅｎｔ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ：ＣＢＬ）として遮断層１３５まで拡散していて、電流が流れなくなる。したがって、Ｐ−Ｎ接合で空乏領域（ｄｅｐｌｅｔｉｏｎ ｌａｙｅｒ）を形成して用いることにより、ノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）特性を有するようにすることができる。遮断層１３５の下部分は、基板上に側面成長法（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ：ＥＬＯ）で成長したガリウムナイトライド（ＧａＮ）であり、ｎ＋、ｎ−、またはｕｎｄｏｐｅｄガリウムナイトライド（ＧａＮ）層からなる。空乏領域ＤＬとして形成された電流遮断層（ＣＢＬ）および遮断層１３５は、シード層１０２部分にある貫通転位ＴＤを完全に覆った形態で形成されている。すなわち、リーク（Ｌｅａｋａｇｅ）が多く発生する高貫通転位ＴＤ部分を、絶縁物質で形成される遮断層１３５として形成し、隣接した遮断層１３５の間には、空乏領域ＤＬとして形成される電流遮断層（ＣＢＬ）で覆うことにより、リーク電流を遮断することができる。また、空乏領域ＤＬにより転位欠陥ＴＤが小さい側面成長法（ＥＬＯ）で成長部分とともに高耐圧特性を示す。
図１１に示すように、ゲート電極１６０に正の電圧が印加されると、第２半導体層１４０および第３半導体層１５０の間に順方向バイアス（ｆｏｒｗａｒｄ ｂｉａｓ）が印加され、空乏領域ＤＬの幅が減少可能になる。この場合、空乏領域ＤＬがＤＬ＿ｏｎで表されたように、遮断層１３５から離隔することができる。したがって、ドレイン電極１１０およびソース電極１６６の間にドレイン電圧が印加されると、ＩＦで示したような電流経路に沿って空乏領域ＤＬ＿ｏｎおよび遮断層１３５の間の第２半導体層１４０を介してオン電流（すなわち、ドレイン電流）が流れることができる。
オフ状態およびオン状態の動作のために、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０、ｎ−ガリウムナイトライド（ＧａＮ）層１２５、ｕ−ガリウムナイトライド（ＧａＮ）層１４０、およびｐ−ガリウムナイトライド（ＧａＮ）層１５０は、前述のようなキャリア密度および厚さを有することができる。特に、空乏領域ＤＬを形成するために、チャネル変調層（ｃｈａｎｎｅｌ ｍｏｄｕｌａｔｉｏｎ ｌａｙｅｒ）の役割を果たす、ｕ−ガリウムナイトライド（ＧａＮ）層に形成される第２半導体層１４０は、厚さが０．２μｍ以上１．０μｍ以下であることが好ましい。
図１２〜図２７は、図１０および図１１の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための図である。本形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、第１基板１０１上に第１導電型のシードパターン１０２を形成する第１段階と、シードパターン１０２を成長させて、第１導電型としてｎ型にドーピングされた第１半導体層１２０、１２５を形成する第２段階と、シードパターン１０２を覆うことができるようにｎ型にドーピングされた第１半導体層１２０、１２５上に遮断層１３５を形成する第３段階と、遮断層１３５のない第１半導体層１２０、１２５上に、ドーピングされていない半導体層からなる第２半導体層１４０を形成する第４段階と、遮断層１３５および第２半導体層１４０の上に、第２導電型としてｐ型にドーピングされたｐガリウムナイトライド（ＧａＮ）層からなる第３半導体層１５０を形成する第５段階と、第３半導体層１５０上に絶縁層１５５を形成する第６段階と、遮断層１３５の上部領域にソース電極１６６を、ソース電極１６６の間にゲート電極１６０を形成する第７段階と、第１基板１０１の反対側である、結果物の上面に第２基板１０９を付着させる第８段階と、第１基板１０１を分離する第９段階と、第１基板１０１が分離された面にドレイン電極１１０を形成する第１０段階とを含むことができる。
シードパターン１０２を形成する段階では、第１基板１０１は、サファイア基板など、半導体物質を成長させることができる基板であれば、いかなる基板も限定しない。第１基板１０１に付着しやすいように、ドーピングされていないガリウムナイトライド（ＧａＮ）をシード層として用いることができる。図１２に示すように、ガリウムナイトライド（ＧａＮ）からなる層を第１基板１０１上に形成した後、エッチングなどで一部を除去して、図１３に示すように、除去されていないガリウムナイトライド（ＧａＮ）層をシードパターン１０２とすることができる。この時、ガリウムナイトライド（ＧａＮ）層は、１μｍ〜２μｍの厚さに形成することができる。図１３では、ドーピングされていないｕ−ガリウムナイトライド（ＧａＮ）として、シードパターン１０２にｎ型にドーピングされたガリウムナイトライド（ＧａＮ）を成長させて、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０を形成する。図１２および図１３における第１基板１０１にガリウムナイトライド（ＧａＮ）を形成するために、基板のｃ−ｐｌａｎｅ位置にＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ方式などで成長工程を行うことができる。
図１４に示されるように、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０の上部にｎ−ガリウムナイトライド（ＧａＮ）層１２５を形成する。すなわち、第１半導体層１２０、１２５を形成する段階は、シードパターン１０２を成長させて、第１基板１０１上にｎ＋ガリウムナイトライド（ＧａＮ）層１２０を形成する段階と、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０上にｎ−ガリウムナイトライド（ＧａＮ）層１２５を形成する段階とを含むことができる。これにより、第１半導体層１２０、１２５は、第１基板１０１と接する下層として自由電子濃度がより高いｎ＋ガリウムナイトライド（ＧａＮ）層１２０と、ｎ＋ガリウムナイトライド（ＧａＮ）層１２０の上部に形成される上層として自由電子濃度がより低いＮ−ガリウムナイトライド（ＧａＮ）層１２５とからなる。しかし、ｎ−ガリウムナイトライド（ＧａＮ）層１２５を形成した後、成長過程でのストレインによってシード領域１０２およびその上部領域に貫通転位ＴＤが形成され得る。貫通転位が発生した領域は、追加の成長工程が行われる場合、転位欠陥の発生程度が増大することがある。
図１５に示すように、遮断層１３５は、シードパターン１０２を覆うことができるように、これよりやや広い形態の絶縁層に形成されるとよい。遮断層１３５は、酸化物系、窒化物系などの絶縁物質でＩＣＰ−ＣＶＤなどの工程により全面に対して層を形成した後、選択的にエッチングする方式で形成されるとよい。
図１６に示すように、第２半導体層１４０を形成する段階で、第２半導体層１４０は、ｕ−ガリウムナイトライド（ＧａＮ）層の成長によって、遮断層１３５の周縁領域を一部覆う形態を形成するように行うことができる。あるいは、遮断層１３５の全面を覆うことができるように形成することができる。
図１７に示すように、第３半導体層１５０は、遮断層１３５および第２半導体層１４０上の全体面積にｐガリウムナイトライド（ＧａＮ）層に形成することができる。
図１８に示すように、絶縁層１５５も、遮断層１３５およびｕ−ガリウムナイトライド（ＧａＮ）層１４０の上部の、ｐガリウムナイトライド（ＧａＮ）層１５０上の全体面積に絶縁層１５５を形成する。
図１９〜図２４Ａに示すように、ソース電極１６６およびゲート電極１６０を形成する段階は、図１９に示されるように、絶縁層１５５上に金属層を形成する段階と、図２０に示されるように、金属層をパターニングしてゲート電極１６０を形成する段階と、図２１に示すように、絶縁層１５５およびｐガリウムナイトライド（ＧａＮ）層１５０をパターニングして遮断層１３５上の第２半導体層１４０を露出させる開口部を形成する段階と、図２２に示すように、開口部内に金属層からなるソース電極１６６を形成する段階と、図２４Ａに示すように、ゲート電極１６０およびソース電極１６６の間の空間を満たしてそれらを覆うパッシベーション層１７５を形成する段階とを含むことができる。パッシベーション層１７５は、酸化物系絶縁物質および窒化物系絶縁物質を含むように形成することができる。ソース電極１６６とゲート電極１６０は電気的に分離されるが、このために、ソース電極１６６は、図２１の構造において上面全体に絶縁層を覆った後、絶縁層をエッチングまたはパターニングして遮断層１３５上の第２半導体層１４０を露出させ、露出した第２半導体層１４０と接触する金属層を形成することによって形成することができる。これとは異なり、ソース電極１６６は、開口部を満たす金属層を形成した後、金属層を選択的に除去（エッチング）して形成してもよい。
図２３および図２４Ｂは、他の実施形態であって、これまで図示しなかったドレイン電極１６８の構造を示すもので、図示のドレイン電極１６８も、前述したソース電極１６６の場合と同様の方式で形成され、他の電極１６０、１６６との電気的分離を実現することができる。図２３を参照すれば、ドレイン電極１６８をシードパターン１０２上に形成して、格子欠陥によって形成される貫通転位ＴＤにより電気的接続経路が提供できる。図２４Ｂでは、ドレイン電極１６８を覆うパッシベーション層１７５を形成し、パッシベーション層１７５の一部を除去して、ソース電極１６６、ゲート電極１６０、ドレイン電極１６８と接触する配線１９１、１９２、１９３を形成している。
再び本形態を説明すれば、図２５に示すような、上面に第２基板１０９を付着させる段階を行った後、図２６に示すような、第１基板１０１を分離する段階を行うことができる。第１基板を分離する工程は、レーザリフトオフ方式で除去することができる。第２基板１０９は、導電性または絶縁性基板であり得る。第２基板１０９は、Ｓｉ、ＡｌＮ、ＡｌＳｉまたはＣｕなどの多様な材料で形成されるとよい。第１基板１０１を分離する段階を行った後、図２７に示されるように、分離された面に遮断層１３５と平行に追加の遮断層１１５を形成してから、ドレイン電極１１０のための金属層を形成する。ここで、追加の遮断層１１５は、遮断層１３５と同じ材質および工程に従うことができる。ドレイン電極１１０、１６８、ゲート電極１６０、ソース電極１６６のうちの１つ以上は、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ、Ｐｔ、Ｍｏのうちの１つ以上の材質、またはその合金および白金シリサイドで、成長工程で形成可能であり、必要時、蒸着後アニーリングされてもよい。
図２８は、さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオフ状態を示す断面図であり、図２９は、図２８に示された垂直型ガリウムナイトライドトランジスタのオン状態を示す断面図である。本形態にかかる垂直型ガリウムナイトライドトランジスタは、第１半導体層の間に、チャネル層としてインジウムガリウムナイトライド（ＩｎＧａＮ）層を用いて２ＤＥＧを形成し、２ＤＥＧの水平方向に配置されるドレイン電極を接続することに、他の実施形態と区別される特徴がある。したがって、製造方法においても、ドレイン電極は、第１基板の除去のためのリフトオフ工程を用いなくても形成可能である。
図２８に示すように、本形態の垂直型ガリウムナイトライドトランジスタは、第２バンドギャップエネルギーを有し、第４窒化物系半導体で形成されるチャネル層２１０と、第１バンドギャップエネルギーを有し、第１窒化物系半導体で形成され、チャネル層２１０の上部および下部に形成される、第１導電型としてｎ型にドーピングされた第１半導体層２２０、２２５と、第１半導体層２２０、２２５の上部に、ドーピングされていないｕ−ガリウムナイトライド（ＧａＮ）層に形成される第２半導体層２４０と、第２半導体層２４０の上部に形成されたソース電極２６２および第２導電型としてｐ型にドーピングされたｐ−ガリウムナイトライド（ＧａＮ）層に形成される第３半導体層２５０と、第３半導体層２５０の上部に形成される絶縁層２５５と、絶縁層２５５の上部に形成されたゲート電極２６０と、ソース電極２６２の下部領域にソース電極２６２およびチャネル層２１０の垂直経路を遮断するように形成された遮断層２３５とを含むことができる。ここで、第１バンドギャップエネルギーと第２バンドギャップエネルギーは、互いに異なるバンドギャップエネルギーを示す。
本形態の垂直型ガリウムナイトライドトランジスタは、表面から第１半導体層２２０、２２５を貫通してチャネル層２１０に接続されたドレイン電極２６８をさらに含むことができる。すなわち、本形態の場合、二次元電子ガス（２ＤＥＧ）とドレイン電極２６８とが直接接続される。ここで、チャネル層２１０がガリウムナイトライド（ＧａＮ）系の場合、ガリウムナイトライド（ＧａＮ）のウルツァイト（Ｗｕｒｔｚｉｔｅ）構造に起因する自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ）、およびチャネル層２１０と第１半導体層２２０、２２５との格子定数の差から誘発される圧電分極（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｏｌａｒｉｚａｔｉｏｎ）による電界を用いて高濃度の２次元電子ガス（２ＤＥＧ）領域を形成することにより、電子移動度を増加させることができる。つまり、チャネル層２１０と第１半導体層２２０、２２５は、バンドギャップエネルギーが互いに異なる半導体で形成される。第１半導体層２２０、２２５がバンドギャップエネルギーの大きいガリウムナイトライド（ＧａＮ）で形成され、チャネル層２１０が相対的にバンドギャップエネルギーの小さいインジウムガリウムナイトライド（ＩｎＧａＮ）で形成された場合、２次元電子ガス（２ＤＥＧ）領域は、バンドギャップエネルギーの小さいチャネル層２１０の界面近傍に形成され、このような高濃度の２ＤＥＧチャネルを形成することにより、ドレイン電極領域に良好な電子移動度を確保することができる。第１半導体層２２０、２２５は、ガリウムナイトライド（ＧａＮ）層が埋め込まれた、高濃度にドーピングされたハイドーピング窒化ガリウム半導体層としてｎ＋ガリウムナイトライド（ＧａＮ）層２２０と、ｎ＋ガリウムナイトライド（ＧａＮ）層２２０の上部に形成された、低濃度にドーピングされたロードーピング窒化ガリウム係半導体層としてｎ−ガリウムナイトライド（ＧａＮ）層２２５とを含むことができる。第１半導体層２２０、２２５のうち、ｎ＋ガリウムナイトライド（ＧａＮ）層２２０は、遮断層２３５の下領域に半導体層を成長させるためのシード層２０２を備えることができる。第１半導体層２２０、２２５としてｎ＋ガリウムナイトライド（ＧａＮ）層２２０は、基板２０１の上部に位置する。ドレイン電極２６８は、チャネル層２１０に接続されるように形成されるため、リフトオフ工程なしに形成することができる。したがって、最終完成した垂直型ガリウムナイトライドトランジスタにも基板２０１が付着し続けることができる。
図２８のオフ状態において、ｐガリウムナイトライド（ＧａＮ）層の第３半導体層２５０とｕ−ガリウムナイトライド（ＧａＮ）層の第２半導体層２４０との接触面から形成される、ＤＬ＿ｏｆｆで表される空乏領域ＤＬは遮断層２３５まで到達することができる。空乏領域ＤＬおよび遮断層２３５によって、ソース電極２６２からチャネル層２１０までのすべての経路が効果的に遮断されるため、本形態の垂直型ガリウムナイトライドトランジスタは、ノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）の特性を有することができる。反面、図２９のＧａｔｅ ｏｎ状態では、空乏領域がＤＬ＿ｏｎで表されたように、遮断層２３５まで到達することができず、ｐガリウムナイトライド（ＧａＮ）層２５０の真下の薄い領域にのみ存在するため、ソース電極２６２からチャネル層２１０に電流が流れるようになる。前述したＧａｔｅ ｏｆｆ状態およびＧａｔｅ ｏｎ状態の動作のために、ｎ＋ガリウムナイトライド（ＧａＮ）層２２０、ｎ−ガリウムナイトライド（ＧａＮ）層２２５、ｕ−ガリウムナイトライド（ＧａＮ）層２４０、およびｐ−ガリウムナイトライド（ＧａＮ）層２５０は、図１０および図１１を参照して説明したようなキャリア密度および厚さを有することができる。特に、前述のような空乏領域を形成するために、前記第２半導体層としてｕ−ガリウムナイトライド（ＧａＮ）層２４０は、厚さが０．２μｍ以上１．０μｍ以下であるのが有利である。
図３０は、さらに他の実施形態にかかる垂直型ガリウムナイトライドトランジスタのオフ状態を示す断面図であり、図３１は、図３０に示された垂直型ガリウムナイトライドトランジスタのオン状態を示す図である。本形態にかかる垂直型ガリウムナイトライドトランジスタは、空乏領域が始まる接合面近傍にアルミニウムガリウムナイトライド（ＡｌＧａＮ）で形成されるバリア層を追加的に配置する点で、他の形態と区別できる。したがって、製造方法においても、接合面にＡｌＧａＮで形成されるバリア層を配置する工程が追加される以外は、図１０〜図２７を参照して説明した例と類似しており、これによる重複し得る一部の説明は省略する。
図３０および図３１を参照すれば、本形態にかかる垂直型ガリウムナイトライドトランジスタは、ドレイン電極３１０を備え、第１バンドギャップエネルギーを有し、第１窒化物半導体層に形成され、第１導電型としてｎ型にドーピングされた第１半導体層３２０、３２５と、第１半導体層３２０、３２５の上部に形成された、ドーピングされていないｕ−ガリウムナイトライド（ＧａＮ）層が形成される第２半導体層３４０と、第２半導体層３４０の上部に形成されたソース電極３６６および第２導電型としてｐ型にドーピングされたｐ−ガリウムナイトライド（ＧａＮ）層に形成される第３半導体層３５０と、第３半導体層３５０の上部に形成された絶縁層３５５と、絶縁層３５５の上部に形成されたゲート電極３６０と、ソース電極３６６の下部領域にソース電極３６６とドレイン電極３１０との間の垂直経路を遮断するように形成された遮断層３３５とを含むことができる。また、ドレイン電極３１０の上部に、ドレイン電極３１０の一部が除去された空間に遮断層３３５に平行に形成された追加の遮断層３１５をさらに含むことができる。また、ソース電極３６６および第３半導体層としてｐ−ガリウムナイトライド（ＧａＮ）層３５０と第２半導体層のｕ−ガリウムナイトライド（ＧａＮ）層３４０との間に位置する、アルミニウムガリウムナイトライド（ＡｌＧａＮ）で形成されるバリア層３４５をさらに含むことができる。図示しないが、表面から第１半導体層３２０、３２５および第２半導体層としてｕ−ガリウムナイトライド（ＧａＮ）層３４０を貫通して第１半導体層３２０に直接または間接的に接続された垂直ドレイン電極を含むことができる。
バリア層３４５と第２半導体層３４０は、バンドギャップエネルギーが互いに異なる半導体で形成される。例えば、第２半導体層３４０がバンドギャップエネルギーの小さいガリウムナイトライド（ＧａＮ）で形成される場合、バリア層３４５は、相対的にバンドギャップエネルギーの大きいアルミニウムガリウムナイトライド（ＡｌＧａＮ）で形成されるとよい。この場合、２次元電子ガス（２ＤＥＧ）領域は、バンドギャップエネルギーの小さい第２半導体層３４０の界面近傍に形成される。さらに、ソース電極３６６とドレイン電極３１０との間にバリア層３４５のような超格子構造が介在するため、垂直型ガリウムナイトライド（ＧａＮ）トランジスタのドレイン耐圧特性をより強化することができる。第１半導体層３２０、３２５は、高濃度にドーピングされたハイドーピングガリウムナイトライド（ＧａＮ）層としてｎ＋ガリウムナイトライド（ＧａＮ）層３２０と、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０の上部に形成された、低濃度にドーピングされたロードーピングガリウムナイトライド（ＧａＮ）層としてｎ−ガリウムナイトライド（ＧａＮ）層３２５とを含むことができる。第１半導体層のうち、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０は、遮断層３３５の下領域に半導体層を成長させるためのシード層３０２を備えることができる。
図３０のオフ状態において、第３半導体層としてｐガリウムナイトライド（ＧａＮ）層３５０と、第２半導体層としてｕガリウムナイトライド（ＧａＮ）層３４０との接触面から形成される、ＤＬ＿ｏｆｆで表される空乏領域は遮断層３３５まで到達して、これにより、本形態の垂直型ガリウムナイトライドトランジスタは、ノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）の特性を有する。反面、図３１のオン状態では、空乏領域がＤＬ＿ｏｎで表されたように、遮断層３３５まで到達することができず、ｐガリウムナイトライド（ＧａＮ）層３５０の真下の薄い領域にのみ存在する。しかも、ゲート電極に作動電圧を印加すると、ソース電極および第３半導体層としてｐガリウムナイトライド（ＧａＮ）層３５０の真下の第２半導体層であるｕガリウムナイトライド（ＧａＮ）層３４０の表層には、２ＤＥＧ層が形成される。２ＤＥＧ層は、バリア層３４５の存在によって生成されたもので、ソース電極３６６からドレイン電極３１０への電流流れを円滑にする役割を果たすことができる。すなわち、バリア層３４５の付加構造は、ガリウムナイトライド（ＧａＮ）のウルツァイト（Ｗｕｒｔｚｉｔｅ）構造に起因する自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ）、およびｕガリウムナイトライド（ＧａＮ）層２４０とアルミニウムガリウムナイトライド（ＡｌＧａＮ）層３４５との格子定数の差から誘発される圧電分極（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｏｌａｒｉｚａｔｉｏｎ）による電界を用いて高濃度の２ＤＥＧチャネルを形成することにより、電子移動度を増加させることができる。２ＤＥＧ層の形成のために、バリア層３４５は、略１０ｎｍ〜１００ｎｍの厚さを有することができる。例えば、バリア層３４５がＡｌ０．２６Ｇａ０．７４Ｎの場合、２０ｎｍの厚さを有することができる。前述したＧａｔｅ ｏｆｆ状態およびＧａｔｅ ｏｎ状態の動作のために、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０、ｎ−ガリウムナイトライド（ＧａＮ）層３２５、ｕ−ガリウムナイトライド（ＧａＮ）層３４０、およびｐ−ガリウムナイトライド（ＧａＮ）層３５０は、図１０および図１１を参照して説明したようなキャリア密度および厚さを有することができる。特に、空乏領域を形成するために、第２半導体層としてｕ−ガリウムナイトライド（ＧａＮ）層３４０は、厚さが０．２μｍ以上１．０μｍ以下であるのが有利である。
図３２〜図４６は、図３０および図３１の垂直型ガリウムナイトライドトランジスタの製造過程を示す図である。本形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法は、基板３０１上に第１導電型のシード層３０２を形成する段階と、シード層３０２を成長させて、第１導電型としてｎ型にドーピングされた第１半導体層３２０、３２５を形成する段階と、シード層３０２を覆うことができるようにｎ型にドーピングされた第１半導体層３２０、３２５上に遮断層３３５を形成する段階と、遮断層３３５のない第１半導体層３２０、３２５上に、ドーピングされていない第２半導体層としてｕ−ガリウムナイトライド（ＧａＮ）層３４０を形成する段階と、遮断層３３５および第２半導体層３４０の上にバリア層３４５を形成する段階と、バリア層３４５の上に、第２導電型としてｐ型にドーピングされた第３半導体層３５０を形成する段階と、第３半導体層３５０上に絶縁層３５５を形成する段階と、遮断層３３５の上部領域にソース電極３６６を、前記ソース電極３６６の間にゲート電極３６０を形成する段階と、上面に第２基板３０９を付着させる段階と、サファイア基板３０１を分離する段階と、サファイア基板３０１が分離された面にドレイン電極３１０を形成する段階とを含むことができる。
シード層を形成する段階では、基板３０１に付着しやすいように、ドーピングされていないガリウムナイトライド（ＧａＮ）をシード層として用いることができる。図３２に示すように、ｕガリウムナイトライド（ＧａＮ）層３０２をサファイア基板３０１上に形成した後、エッチングなどで一部を除去して、図３３に示すように、除去されていないｕガリウムナイトライド（ＧａＮ）層をシード領域３０２とする。図３３では、ドーピングされていないガリウムナイトライド（ＧａＮ）（ｕ−ガリウムナイトライド（ＧａＮ））として、シード領域３０２にｎ型にドーピングされたガリウムナイトライド（ＧａＮ）を成長させて、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０を形成する。
図３４では、Ｎ＋ガリウムナイトライド（ＧａＮ）層３２０の上部にｎ−ガリウムナイトライド（ＧａＮ）層３２５を形成した。すなわち、第１半導体層３２０、３２５を形成する段階は、シード層３０２を成長させて、基板３０１上にｎ＋ガリウムナイトライド（ＧａＮ）層３２０を形成する段階と、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０上にｎ−ガリウムナイトライド（ＧａＮ）層３２５を形成する段階とを含むことができる。これにより、図示の第１半導体層３２０、３２５は、基板と接する下層として自由電子濃度がより高いｎ＋ガリウムナイトライド（ＧａＮ）層３２０と、ｎ＋ガリウムナイトライド（ＧａＮ）層３２０の上部に形成される上層として自由電子濃度がより低いＮ−ガリウムナイトライド（ＧａＮ）層３２５とからなる。
図３５に示すように、遮断層３３５は、シード層３０２を覆うことができるように、これよりやや広い形態の絶縁層に形成されるとよい。遮断層３３５は、シリコンオキサイド（ＳｉＯ２）などの絶縁物質で層を形成した後、選択的にエッチングする方式で形成されるとよい。
図３６に示すように、ｕ−ガリウムナイトライド（ＧａＮ）層３４０を形成する段階では、ｕ−ガリウムナイトライド（ＧａＮ）層３４０の成長によって、遮断層３３５の周縁領域を一部覆う形態を形成するように行うことができる。
図３７に示すように、バリア層３４５を形成する段階で生成されるアルミニウムガリウムナイトライド（ＡｌＧａＮ）層３４５は、その上下に形成されるｕ−ガリウムナイトライド（ＧａＮ）層３４０およびｐガリウムナイトライド（ＧａＮ）層３５０に比べて、略１０〜１００ｎｍ程度と厚さの薄い薄膜形態を有することができる。バリア層３４５を形成した後、第３半導体層３５０を、図３７に示されるように、バリア層３４５の全面上にｐ型ガリウムナイトライド（ＧａＮ）層に形成する。絶縁層３５５は、図３８に示すように、第３半導体層３５０上に形成する。
ソース電極およびゲート電極を形成する段階は、図３９に示すような、絶縁層３５５上に金属層３６０を形成する段階と、図４０および図４１に示すような、ゲート電極領域以外の金属層３６０、絶縁層３５５およびｐガリウムナイトライド（ＧａＮ）層３５０の一部を除去する段階と、図４２に示すような、除去された領域にソース電極３６６のための金属層を形成する段階と、図４３に示すような、ゲート金属層およびソース金属層３６６の間およびその上部に絶縁層３７５を形成する段階とを含むことができる。
図４４に示すように、絶縁層３７５の上面に第２基板３０９を付着させる段階を行った後、図４５に示すような、基板３０１を分離する段階を行うことができる。基板３０１を分離する段階を行った後、第２基板３０９を下にして、蒸着作業を行ってドレイン電極３１０のための金属層を形成することができる。図４６では、基板３０１を分離した後、分離された面に遮断層３３５に平行に追加の遮断層３１５を形成してから、ドレイン電極３１０のための金属層を形成した。ここで、追加の遮断層３１５は、遮断層３３５と同じ材質および工程に従うことができる。
図４７は、さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタを示す断面図である。図４７を参照すれば、本形態にかかる垂直型ガリウムナイトライド（ＧａＮ）トランジスタ１１００は、基板１１０２上に配置されるバッファ層１１０４を含む。基板１１０２は、サファイア（Ａｌ２Ｏ３）基板であり得る。バッファ層１１０４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層からなるとよい。図示しないが、基板１１０２とバッファ層１１０４との間に他のバッファ層が追加的に配置されてもよい。この場合、他のバッファ層は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層であり得る。バッファ層１１０４上には、マスク層パターン１１０６が配置される。マスク層パターン１１０６は、エピタキシャル横方向成長（ＥＬＯ；Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）用マスクであって、一例として、シリコンオキサイド（ＳｉＯ２）層パターンからなる。マスク層パターン１１０６は、バッファ層１１０４の一部表面を露出させる。バッファ層１１０４の露出表面およびマスク層パターン１１０６の上には、ガリウムナイトライド（ＧａＮ）層１１０８が配置される。ガリウムナイトライド（ＧａＮ）層１１０８は、ｎ＋型導電型を有する。一例において、ガリウムナイトライド（ＧａＮ）層１１０８は、少なくとも略１×１０１８／ｃｍ３のドーピング濃度を有する。ガリウムナイトライド（ＧａＮ）層１１０８は、バッファ層１１０４の露出表面から成長が行われ、特に、マスク層パターン１１０６上には、垂直方向のみならず、水平方向への成長が行われる。したがって、マスク層パターン１１０６上のガリウムナイトライド（ＧａＮ）層１１０８は、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する。ガリウムナイトライド（ＧａＮ）層１１０８上には、第１ドリフト層１１１０およびドレイン電極１１１２が互いに離隔するように配置される。第１ドリフト層１１１０は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。一例において、第１ドリフト層１１１０は、略０．１×１０１８〜１×１０１８／ｃｍ３のドーピング濃度を有する。一例において、ドリフト層１１１０は、略２〜２０μｍの厚さを有する。ドレイン電極１１１２は、金属層からなる。
第１ドリフト層１１１０上には、電流遮断層パターン１１１４が配置される。一例として、電流遮断層パターン１１１４は、シリコンオキサイド（ＳｉＯ２）層パターンからなる。電流遮断層パターン１１１４は、第１ドリフト層１１１０の一部表面を露出させる開口部（ｏｐｅｎｉｎｇｓ）を有する。電流遮断層パターン１１１４は、垂直方向へのキャリア移動経路を限定するためのものであって、素子がオン状態になると、キャリアは、電流遮断層パターン１１１４によって第１ドリフト層１１１０を露出させる開口部を介して垂直方向に移動する。電流遮断層パターン１１１４によって第１ドリフト層１１１０を露出させる開口部は、マスク層パターン１１０６と垂直方向に沿って重畳する位置に配置される。したがって、第１ドリフト層１１１０からのキャリアの垂直方向への移動経路は、マスク層パターン１１０６と垂直方向に沿って重畳し、これにより、垂直方向への貫通転位ＴＤが最小化された領域に沿って形成される（図中の点線で示した領域Ａ参照）。第１ドリフト層１１１０上には、第２ドリフト層１１１６が配置される。第２ドリフト層１１１６は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。一例において、第２ドリフト層１１１６のドーピング濃度は、第１ドリフト層１１１０のドーピング濃度より相対的に低いとよい。第２ドリフト層１１１６は、電流遮断層パターン１１１４によって露出する第１ドリフト層１１１０の表面、すなわち、垂直方向への貫通転位ＴＤが最小化された領域上に成長し、このため、第２ドリフト層１１１６も、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する（図中の点線で示した領域Ａ参照）。
電流遮断層パターン１１１４上には、チャネル層１１１８が配置される。チャネル層１１１８の上部面は、第２ドリフト層１１１６の上部面と同一の水平レベルを有する。チャネル層１１１８は、ｐ型導電型を有し、一例において、ｐ型ガリウムナイトライド（ＧａＮ）層からなる。チャネル層１１１８の表面近傍の領域は、一定条件下、反転層が作られるチャネル領域となり、残りの領域は、キャリアの移動を遮断するバリア領域となる。電流遮断層パターン１１１４上には、チャネル層１１１８に取り囲まれるドナー層１１２０が配置される。一例において、ドナー層１１２０は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。ドナー層１１２０の上部面は、チャネル層１１１８および第２ドリフト層１１１６の上部面と同一の水平レベルを有する。チャネル層１１１８および第２ドリフト層１１１６の上には、ゲート絶縁層１１２２を介在させてゲート電極１１２４が配置される。ドナー層１１２０には、ソース電極１１２８が配置される。本形態において、ソース電極１１２８は、その下部面および側面がドナー層１１２０と接触するが、場合によって、ソース電極１１２８の下部面は、チャネル層１１１８と接触することもできる。ソース電極１１２８とゲート電極１１２４は、絶縁層１１２６によって互いに電気的に絶縁される。
このような垂直型ガリウムナイトライド（ＧａＮ）トランジスタ１１００において、ゲート電極１１２４に一定大きさ以上のバイアスが印加されると、チャネル層１１１８の表面領域に反転層が形成され、このため、ドナー層１１２０からキャリアが反転層を介して第２ドリフト層１１１６へ水平方向に沿って移動する。第２ドリフト層１１１６に移動したキャリアは、垂直方向に沿って第２ドリフト層１１１６および第１ドリフト層１１１０に移動し、ガリウムナイトライド（ＧａＮ）層１１０８を介してドレイン電極１１１２へ抜け出る。この過程で、キャリアの垂直方向への主な移動経路は、図中の点線で示した領域Ａであって、この領域Ａは、垂直方向への貫通転位ＴＤが最小化された結晶状態となり、このため、垂直型ガリウムナイトライド（ＧａＮ）トランジスタ１１００のオン電流が改善され、素子のオフ時のリーク特性（ｌｅａｋａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）も向上する。
図４８は、さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタを示す断面図である。図４８を参照すれば、本形態にかかる垂直型ガリウムナイトライド（ＧａＮ）トランジスタ１２００は、基板１２０２上に配置されるバッファ層１２０４を含む。基板１２０２は、サファイア（Ａｌ２Ｏ３）基板であり得る。バッファ層１２０４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層からなるとよい。図示しないが、基板１２０２とバッファ層１２０４との間に他のバッファ層が追加的に配置されてもよい。この場合、他のバッファ層は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層であり得る。バッファ層１２０４上には、マスク層パターン１２０６が配置される。マスク層パターン１２０６は、エピタキシャル横方向成長（ＥＬＯ）用マスクであって、一例として、シリコンオキサイド（ＳｉＯ２）層パターンからなる。マスク層パターン１２０６は、バッファ層１２０４の一部表面を露出させる。バッファ層１２０４の露出表面およびマスク層パターン１２０６の上には、ガリウムナイトライド（ＧａＮ）層１２０８が配置される。ガリウムナイトライド（ＧａＮ）層１２０８は、ｎ＋型導電型を有する。一例において、ガリウムナイトライド（ＧａＮ）層１２０８は、少なくとも略１×１０１８／ｃｍ３のドーピング濃度を有する。ガリウムナイトライド（ＧａＮ）層１２０８は、バッファ層１２０４の露出表面から成長が行われ、特に、マスク層パターン１２０６上には、垂直方向のみならず、水平方向への成長が行われる。したがって、マスク層パターン１２０６上のガリウムナイトライド（ＧａＮ）層１２０８は、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する。ガリウムナイトライド（ＧａＮ）層１２０８上には、第１ドリフト層１２１０およびドレイン電極１２１２が互いに離隔するように配置される。第１ドリフト層１２１０は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。一例において、第１ドリフト層１２１０は、略０．１×１０１８〜１×１０１８／ｃｍ３のドーピング濃度を有する。一例において、第１ドリフト層１２１０は、略２〜２０μｍの厚さを有する。ドレイン電極１２１２は、金属層からなる。
第１ドリフト層１２１０上には、電流遮断層パターン１２１４が配置される。一例として、電流遮断層パターン１２１４は、シリコンオキサイド（ＳｉＯ２）層パターンからなる。電流遮断層パターン１２１４は、第１ドリフト層１２１０の一部表面を露出させる開口部（ｏｐｅｎｉｎｇｓ）を有する。電流遮断層パターン１２１４は、垂直方向へのキャリア移動経路を限定するためのものであって、素子がオン状態になると、キャリアは、電流遮断層パターン１２１４によって第１ドリフト層１２１０を露出させる開口部を介して垂直方向に移動する。電流遮断層パターン１２１４によって第１ドリフト層１２１０を露出させる開口部は、マスク層パターン１２０６と垂直方向に沿って重畳する位置に配置される。したがって、第１ドリフト層１２１０からのキャリアの垂直方向への移動経路は、マスク層パターン１２０６と垂直方向に沿って重畳し、これにより、垂直方向への貫通転位ＴＤが最小化された領域に沿って形成される（図中の点線で示した領域Ｂ参照）。第１ドリフト層１２１０上には、第２ドリフト層１２１６が配置される。第２ドリフト層１２１６は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。一例において、第２ドリフト層１２１６のドーピング濃度は、第１ドリフト層１２１０のドーピング濃度より相対的に低いとよい。第２ドリフト層１２１６は、電流遮断層パターン１２１４によって露出する第１ドリフト層１２１０の表面、すなわち、垂直方向への貫通転位ＴＤが最小化された領域上に成長し、このため、第２ドリフト層１２１６も、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する（図中の点線で示した領域Ｂ参照）。
電流遮断層パターン１２１４上には、チャネル層１２１８が配置される。チャネル層１２１８の上部面は、第２ドリフト層１２１６の上部面と同一の水平レベルを有する。チャネル層１２１８は、ｐ型導電型を有し、一例において、ｐ型ガリウムナイトライド（ＧａＮ）層からなる。チャネル層１２１８の表面近傍の領域は、一定条件下、反転層が作られるチャネル領域となり、残りの領域は、キャリアの移動を遮断するバリア領域となる。電流遮断層パターン１２１４上には、チャネル層１２１８に取り囲まれるドナー層１２２０が配置される。一例において、ドナー層１２２０は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。ドナー層１２２０の上部面は、チャネル層１２１８および第２ドリフト層１２１６の上部面と同一の水平レベルを有する。
第２ドリフト層１２１６上には、２次元電子ガス（２ＤＥＧ；２Ｄｉｍｅｎｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｇａｓ）１２４０形成のための異種半導体層１２５０が配置される。第２ドリフト層１２１６がガリウムナイトライド（ＧａＮ）からなる場合、異種半導体層１２５０は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層からなるとよい。この場合、第２ドリフト層１２１６の上部表面近傍には、２次元電子ガス（２ＤＥＧ）が形成される。本形態において、異種半導体層１２５０は、領域に応じて異なる厚さで配置される。具体的には、チャネル層１２１８上には薄く配置されるのに対し、第２ドリフト層１２１６上には厚く配置される。チャネル層１２１８上における異種半導体層１２５０の厚さは、チャネル層１２１８の上部表面近傍に２次元電子ガス（２ＤＥＧ）が作られない程度の厚さである。反面、第２ドリフト層１２１６上における異種半導体層１２５０の厚さは、第２ドリフト層１２１６の上部表面近傍に２次元電子ガス（２ＤＥＧ）１２４０が十分に作られる程度の厚さである。他の例において、異種半導体層１２５０は、チャネル層１２１８を露出させるように部分的に配置されてもよい。
チャネル層１２１８および第２ドリフト層１２１６上の異種半導体層１２５０上には、ゲート絶縁層１２２２を介在させてゲート電極１２２４が配置される。ドナー層１２２０には、ソース電極１２２８が配置される。本形態において、ソース電極１２２８は、その下部面および側面がドナー層１２２０と接触するが、場合によって、ソース電極１２２８の下部面はチャネル層１２１８と接触することもできる。ソース電極層１１２８とゲート電極層１１２４は、絶縁層１１２６によって互いに電気的に絶縁される。
このような垂直型ガリウムナイトライド（ＧａＮ）トランジスタ１２００において、ゲート電極１２２４に一定大きさ以上のバイアスが印加されると、チャネル層１２１８の表面領域に反転層が形成され、このため、ドナー層１２２０からキャリアが反転層を介して第２ドリフト層１２１６の２次元電子ガス（２ＤＥＧ）１２４０へ水平方向に沿って移動する。第２ドリフト層１２１６に移動したキャリアは、垂直方向に沿って第２ドリフト層１２１６および第１ドリフト層１２１０に移動し、ガリウムナイトライド（ＧａＮ）層１２０８を介してドレイン電極層１２１２へ抜け出る。この過程で、キャリアの垂直方向への主な移動経路は、図中の点線で示した領域Ｂであって、この領域Ｂは、垂直方向への貫通転位ＴＤが最小化された結晶状態となり、このため、キャリアの移動速度が増加するとともに、素子のオフ時のリーク特性（ｌｅａｋａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）も向上する。
図４９〜図６０は、図４７の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。図４９を参照すれば、基板１１０２上にバッファ層１１０４を形成する。一例において、基板は、バッファ層１１０４を成長させるための成長基板であって、サファイア（Ａｌ２Ｏ３）基板であり得る。バッファ層１１０４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層に形成する。ガリウムナイトライド（ＧａＮ）層の形成は、金属−有機化学気相蒸着法（ＭＯＣＶＤ）や、分子ビームエピタキシ法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）や、または水素化気相蒸着エピタキシ法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）を用いて行うことができる。次に、バッファ層１１０４上にマスク層パターン１１０６を形成する。マスク層パターン１１０６は、エピタキシャル横方向成長（ＥＬＯ）用マスクであって、一例として、シリコンオキサイド（ＳｉＯ２）層パターンに形成する。この場合、シリコンオキサイド（ＳｉＯ２）層パターンは、＜１１−００＞方向または＜１１２−０＞方向に沿ってストライプ（ｓｔｒｉｐｅ）形態で形成されるようにする。マスク層パターン１１０６は、バッファ層１１０４の一部表面を露出させる開口部１１０７を有する。
図５０を参照すれば、バッファ層１１０４の露出表面上にガリウムナイトライド（ＧａＮ）層１１０８を形成する。ガリウムナイトライド（ＧａＮ）層１１０８は、ｎ＋型導電型を有するように形成される。一例において、ガリウムナイトライド（ＧａＮ）層１１０８は、少なくとも略１×１０１８／ｃｍ３のドーピング濃度を有するように形成される。ガリウムナイトライド（ＧａＮ）層１１０８は、バッファ層１１０４の露出表面から成長が行われ、特に、マスク層パターン１１０６上には、垂直方向のみならず、水平方向への成長が行われる。したがって、図中の領域「Ｃ」で示すように、マスク層パターン１１０６上のガリウムナイトライド（ＧａＮ）層１１０８は、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する。次に、ガリウムナイトライド（ＧａＮ）層１１０８を一定厚さ除去する。ガリウムナイトライド（ＧａＮ）層１１０８の除去は、図中の点線で示すように、マスク層パターン１１０６に残っている程度に行われる。
図５１を参照すれば、ガリウムナイトライド（ＧａＮ）層１１０８上に第１ドリフト層１１１０を形成する。第１ドリフト層１１１０は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。マスク層パターン１１０６と垂直方向に重畳する領域で、ガリウムナイトライド（ＧａＮ）層１１０８が垂直方向に貫通転位ＴＤの最小化された結晶状態を有することにより、図中の「Ｄ」で示すように、この領域Ｄにおける第１ドリフト層１１１０も、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成される。次に、第１ドリフト層１１１０上に電流遮断層パターン１１１４を形成する。電流遮断層パターン１１１４は、エピタキシャル横方向成長（ＥＬＯ）用マスクとしての機能もともに行い、一例として、シリコンオキサイド（ＳｉＯ２）層パターンに形成する。この場合、シリコンオキサイド（ＳｉＯ２）層パターンは、＜１１−００＞方向または＜１１２−０＞方向に沿ってストライプ（ｓｔｒｉｐｅ）形態で形成されるようにする。電流遮断層パターン１１１４は、第１ドリフト層１１１０の一部表面を露出させる開口部１１１５を有する。この時、開口部１１１５によって露出する第１ドリフト層１１１０は、図中の「Ｄ」で示すように、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成された領域となるようにする。
図５２を参照すれば、第１ドリフト層１１１０上に第２ドリフト層１１１６を形成する。第２ドリフト層１１１６は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。この場合、第２ドリフト層１１１６のドーピング濃度は、第１ドリフト層１１１０のドーピング濃度より低くする。第２ドリフト層１１１６は、第１ドリフト層１１１０の露出表面から垂直方向に成長し始める。第２ドリフト層１１１６が電流遮断層パターン１１１４の上部面の高さ以上まで成長した後には、電流遮断層パターン１１１４の上部面に沿って水平方向にも成長し始める。このような第２ドリフト層１１６は、電流遮断層パターン１１１４の上部面のうち、中心部が露出する時点まで行われる。これにより、第２ドリフト層１１１６は、電流遮断層パターン１１１４の一部表面を露出させる開口部１１１７を有する。第１ドリフト層１１１０の露出部分が垂直方向に貫通転位ＴＤの最小化された結晶状態を有することにより、第２ドリフト層１１１６も、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成される。
図５３を参照すれば、第２ドリフト層１１１６上にチャネル層１１１８を形成する。チャネル層１１１８は、ｐ型ガリウムナイトライド（ＧａＮ）層に形成する。チャネル層１１１８は、電流遮断層パターン１１１４の中心部が露出する状態が維持されるように形成される。一例において、ｐ型ドーパントとしては、ホウ素（Ｂ）、砒素（Ａｓ）、リン（Ｐ）、マグネシウム（Ｍｇ）などが使用できる。
図５４を参照すれば、チャネル層１１１８および電流遮断層パターン１１１４の露出表面上にドナー層１１２０を形成する。ドナー層１１２０は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。ドナー層１１２０は、電流遮断層パターン１１１４の露出表面を十分な厚さに覆うように形成される。
図５５を参照すれば、図中の矢印で示すように、ドナー層１１２０を全面エッチングまたは平坦化して第２ドリフト層１１１６の上部面を露出させる。その結果、各電流遮断層パターン１１１４上に、単一ドナー層１１２０と、単一ドナー層１１２０の側壁を取り囲む単一チャネル層１１１８とが形成される。
図５６を参照すれば、ドナー層１１２０、チャネル層１１１８、および第２ドリフト層１１１６の露出表面上にゲート絶縁層１１２２を形成する。一例において、ゲート絶縁層１１２２は、シリコンオキサイド（ＳｉＯ２）層に形成することができる。この場合、シリコンオキサイド（ＳｉＯ２）層は、化学気相蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のような通常の蒸着（Ｄｅｐｏｓｉｔｉｏｎ）工程により形成することができる。
図５７を参照すれば、ゲート絶縁層１１２２の一部表面上にレジスト層パターン１１６０を形成する。レジスト層パターン１１６０は、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程のためのものであって、場合によっては、レジスト以外の他の物質層に形成することもできる。次に、全面に金属層１１２４、１１２４’を形成する。金属層は、レジスト層パターン１１６０より薄い厚さに形成する。この場合、金属層は、レジスト層パターン１１６０の上部面上に蒸着された金属パターン１１２４’と、ゲート絶縁層１１２２の露出した部分上に蒸着された金属パターン１１２４とを含むことができる。
図５８を参照すれば、レジスト層パターン（図５７の１１６０）を除去する。レジスト層パターン（図５７の１１６０）の除去は、通常のアッシング（ａｓｈｉｎｇ）工程により行うことができる。レジスト層パターン（図５７の１１６０）が除去されることにより、レジスト層パターン（図５７の１１６０）上の金属層１１２４’もともに除去され、このため、ゲート絶縁層１１２２上に残っている金属層１１２４はゲート電極となる。次に、ゲート絶縁層１１２２およびゲート電極１１２４の上に絶縁層１１２６を形成する。
図５９を参照すれば、絶縁層１１２６およびゲート絶縁層１１２２の一部を除去してドナー層１１２０を露出させた後、ドナー層１１２０の露出部分を一定深さにエッチングしてコンタクトホールを形成する。次に、コンタクトホールの内部を金属層で満たした後、パターニングを行ってソース電極１１２８を形成する。場合によって、ドナー層１１２０に対するエッチングを深く行ってソース電極１１２８の下部がチャネル層１１１８にコンタクトされるようにしてもよい。
図６０を参照すれば、最上部から第１ドリフト層１１１０まで一定領域にわたって除去して、ガリウムナイトライド（ＧａＮ）層１１０８の表面が露出するようにする。図示しないが、このために、レジスト層パターンのようなエッチングマスク層パターンを用いることができる。次に、ガリウムナイトライド（ＧａＮ）層１１０８の露出表面上にドレイン電極１１１２を形成する。
図６１〜図６３は、図４７の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。図６１および図６２において、図４９〜図６０と同一の参照符号は同一の構成要素を意味し、このため、重複する説明は省略する。本形態は、ドレイン電極が下部面に配置される構造を形成するためのものであって、まず、図４９〜図６０を参照して説明したのと同様の工程を行う。次に、図６１および図６２に示すように、全面に絶縁層１１７０を形成し、その上に支持基板１１８０を付着させる。支持基板１１８０は、一例において、シリコン（Ｓｉ）や金属材質からなる。支持基板１１８０を付着させた後には、基板１１０２を除去する。一例において、基板１１０２の除去は、レーザリフトオフ（ＬＬＯ；Ｌａｓｅｒ Ｌｉｆｔ−Ｏｆｆ）方法を用いて行われる。具体的には、図中の矢印で示すように、基板１１０２の下部面からレーザを照射する。照射されたレーザは、基板１１０２を貫通してバッファ層１１０４の下部面に照射される。このようなレーザ照射によって、バッファ層１１０４の下部はレーザ衝撃波によって膨張および損傷し、このバッファ層１１０４の下部の損傷によって、リフトオフ（ｌｉｆｔ−ｏｆｆ）方式で基板１１０２がバッファ層１１０４から分離される。次に、図６３に示すように、基板１１０２が除去されることにより、露出したバッファ層１１０４の下部面上にドレイン電極１１９０を形成する。ドレイン電極１１９０を形成する前に、バッファ層１１０４の下部面の損傷部分を治癒するためのキュアリングを行うことができる。一例として、キュアリングは、バッファ層１１０４の下部面を一定厚さ除去した後、熱処理により行うことができる。
図６４〜図７５は、図４８の垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。図６４を参照すれば、基板１２０２上にバッファ層１２０４を形成する。一例において、基板は、バッファ層１２０４を成長させるための成長基板であって、サファイア（Ａｌ２Ｏ３）基板であり得る。バッファ層１２０４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層に形成する。ガリウムナイトライド（ＧａＮ）層の形成は、金属−有機化学気相蒸着法（ＭＯＣＶＤ）や、分子ビームエピタキシ法（ＭＢＥ）や、または水素化気相蒸着エピタキシ法（ＨＶＰＥ）を用いて行うことができる。次に、バッファ層１２０４上にマスク層パターン１２０６を形成する。マスク層パターン１２０６は、エピタキシャル横方向成長（ＥＬＯ）用マスクであって、一例として、シリコンオキサイド（ＳｉＯ２）層パターンに形成する。この場合、シリコンオキサイド（ＳｉＯ２）層パターンは、＜１１−００＞方向または＜１１２−０＞方向に沿ってストライプ（ｓｔｒｉｐｅ）形態で形成されるようにする。マスク層パターン１２０６は、バッファ層１２０４の一部表面を露出させる開口部１２０７を有する。
図６５を参照すれば、バッファ層１２０４の露出表面上にガリウムナイトライド（ＧａＮ）層１２０８を形成する。ガリウムナイトライド（ＧａＮ）層１２０８は、ｎ＋型導電型を有するように形成される。一例において、ガリウムナイトライド（ＧａＮ）層１２０８は、少なくとも略１×１０１８／ｃｍ３のドーピング濃度を有するように形成される。ガリウムナイトライド（ＧａＮ）層１２０８は、バッファ層１２０４の露出表面から成長が行われ、特に、マスク層パターン１２０６上には、垂直方向のみならず、水平方向への成長が行われる。したがって、図中の領域「Ｅ」で示すように、マスク層パターン１２０６上のガリウムナイトライド（ＧａＮ）層１２０８は、垂直方向への貫通転位ＴＤが最小化された結晶状態を有する。次に、ガリウムナイトライド（ＧａＮ）層１２０８を一定厚さ除去する。ガリウムナイトライド（ＧａＮ）層１２０８の除去は、図中の点線で示すように、マスクク層パターン１２０６に残っている程度に行われる。
図６６を参照すれば、ガリウムナイトライド（ＧａＮ）層１２０８上に第１ドリフト層１２１０を形成する。第１ドリフト層１２１０は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。マスク層パターン１２０６と垂直方向に重畳する領域で、ガリウムナイトライド（ＧａＮ）層１２０８が垂直方向に貫通転位ＴＤの最小化された結晶状態を有することにより、図中の「Ｆ」で示すように、この領域Ｆにおける第１ドリフト層１２１０も、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成される。次に、第１ドリフト層１２１０上に電流遮断層パターン１２１４を形成する。電流遮断層パターン１２１４は、エピタキシャル横方向成長（ＥＬＯ）用マスクとしての機能もともに行い、一例として、シリコンオキサイド（ＳｉＯ２）層パターンに形成する。この場合、シリコンオキサイド（ＳｉＯ２）層パターンは、＜１１−００＞方向または＜１１２−０＞方向に沿ってストライプ（ｓｔｒｉｐｅ）形態で形成されるようにする。電流遮断層パターン１２１４は、第１ドリフト層１２１０の一部表面を露出させる開口部１２１５を有する。この時、開口部１２１５によって露出する第１ドリフト層１２１０は、図中の「Ｆ」で示すように、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成された領域となるようにする。
図６７を参照すれば、第１ドリフト層１２１０上に第２ドリフト層１２１６を形成する。第２ドリフト層１２１６は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。この場合、第２ドリフト層１２１６のドーピング濃度は、第１ドリフト層１２１０のドーピング濃度より低くする。第２ドリフト層１２１６は、第１ドリフト層１２１０の露出表面から垂直方向に成長し始める。第２ドリフト層１２１６が電流遮断層パターン１２１４の上部面の高さ以上まで成長した後には、電流遮断層パターン１２１４の上部面に沿って水平方向にも成長し始める。このような第２ドリフト層１２１６は、電流遮断層パターン１２１４の上部面のうち、中心部が露出する時点まで行われる。これにより、第２ドリフト層１２１６は、電流遮断層パターン１２１４の一部表面を露出させる開口部１２１７を有する。第１ドリフト層１２１０の露出部分が垂直方向に貫通転位ＴＤの最小化された結晶状態を有することにより、第２ドリフト層１２１６も、垂直方向に貫通転位ＴＤが最小化された結晶状態で形成される。
図６８を参照すれば、第２ドリフト層１２１６上にチャネル層１２１８を形成する。チャネル層１２１８は、ｐ型ガリウムナイトライド（ＧａＮ）層に形成する。チャネル層１２１８は、電流遮断層パターン１２１４の中心部が露出する状態が維持されるように形成される。一例において、ｐ型ドーパントとしては、ホウ素（Ｂ）、砒素（Ａｓ）、リン（Ｐ）、マグネシウム（Ｍｇ）などが使用できる。
図６９を参照すれば、チャネル層１２１８および電流遮断層パターン１２１４の露出表面上にドナー層１２２０を形成する。ドナー層１２２０は、ｎ型ガリウムナイトライド（ＧａＮ）層に形成する。ドナー層１２２０は、電流遮断層パターン１２１４の露出表面を十分な厚さに覆うように形成される。
図７０を参照すれば、図中の矢印で示すように、全面ドライエッチング工程を行い、ドナー層１２２０の一部、チャネル層１２１８の一部、および第２ドリフト層１２１６の一部が除去されるようにする。これにより、ドナー層１２２０、チャネル層１２１８、および第２ドリフト層１２１６の表面がすべて露出し、第２ドリフト層１２１６の間に一対のチャネル層１２１８が配置され、チャネル層１２１８内にはドナー層１２２０が配置される。
図７１を参照すれば、ドナー層１２２０、チャネル層１２１８、および第２ドリフト層１２１６の露出表面上に異種半導体層１２５０を形成する。異種半導体層１２５０は、第２ドリフト層１２１６の上部表面近傍に２次元電子ガス（２ＤＥＧ；２Ｄｉｍｅｎｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｇａｓ）１２４０が形成されるようにするためのものであって、第２ドリフト層１２１６がガリウムナイトライド（ＧａＮ）からなる場合、異種半導体層１２５０は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層からなるとよい。次に、一定領域で異種半導体層１２５０を一定厚さ除去する。具体的には、チャネル層１２１８上の異種半導体層１２５０を一定厚さ除去する。これにより、チャネル層１２１８の上部表面近傍には２次元電子ガス（２ＤＥＧ）が作られない。チャネル層１２１８上の異種半導体層１２５０に対するエッチングは、レジスト層パターンのようなエッチングマスクパターンを用いたエッチング工程により行うことができる。図示しないが、チャネル層１２１８上の異種半導体層１２５０はすべて除去され、チャネル層１２１８の表面が露出するようにしてもよい。
図７２を参照すれば、異種半導体層１２５０上にゲート絶縁層１２２２を形成する。一例において、ゲート絶縁層１２２２は、シリコンオキサイド（ＳｉＯ２）層に形成することができる。この場合、シリコンオキサイド（ＳｉＯ２）層は、化学気相蒸着（ＣＶＤ）のような通常の蒸着（Ｄｅｐｏｓｉｔｉｏｎ）工程により形成することができる。次に、ゲート絶縁層１２２２の一部表面上にレジスト層パターン１２６０を形成する。レジスト層パターン１２６０は、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程のためのものであって、場合によっては、レジスト以外の他の物質層に形成することもできる。次に、全面に金属層１２２４、１２２４’を形成する。金属層１２２４は、ゲート絶縁層１２２２上に配置され、金属層１２２４’は、レジスト層パターン１２６０上に配置される。
図７３を参照すれば、レジスト層パターン（図７３の１２６０）を除去する。レジスト層パターン（図７３の１２６０）の除去は、通常のアッシング（ａｓｈｉｎｇ）工程により行うことができる。レジスト層パターン（図７３の１２６０）が除去されることにより、レジスト層パターン（図７３の１２６０）上の金属層（１２２４’）もともに除去され、このため、ゲート絶縁層１２２２上に残っている金属層１２２４はゲート電極となる。
図７４を参照すれば、ゲート絶縁層１２２２およびゲート電極１２２４の上に絶縁層１２２６を形成する。次に、絶縁層１２２６、ゲート絶縁層１２２２、異種半導体層１２５０の一部を除去してドナー層１２２０を露出させた後、ドナー層１２２０の露出部分を一定深さにエッチングしてコンタクトホールを形成する。次に、コンタクトホールの内部を金属層で満たした後、パターニングを行ってソース電極１２２８を形成する。場合によって、ドナー層１２２０に対するエッチングを深く行ってソース電極１２２８の下部がチャネル層１２１８にコンタクトされるようにしてもよい。
図７５を参照すれば、最上部から第１ドリフト層１２１０まで一定領域にわたって除去して、ガリウムナイトライド（ＧａＮ）層１２０８の表面が露出するようにする。図示しないが、このために、レジスト層パターンのようなエッチングマスク層パターンを用いることができる。次に、ガリウムナイトライド（ＧａＮ）層１２０８が露出表面上にドレイン電極１２１２を形成する。
図７６〜図７８は、図４８の垂直型ガリウムナイトライドトランジスタの製造方法の他の形態を説明するための断面図である。図７６〜図７８において、図６４〜図７５と同一の参照符号は同一の構成要素を意味し、このため、重複する説明は省略する。本形態は、ドレイン電極が下部面に配置される構造を形成するためのものであって、まず、図６４〜図７４を参照して説明したのと同様の工程を行う。次に、図７６および図７７に示すように、全面に絶縁層１２７０を形成し、その上に支持基板１２８０を付着させる。支持基板１２８０は、一例において、シリコン（Ｓｉ）や金属材質からなる。支持基板１２８０を付着させた後には、基板１２０２を除去する。一例において、基板１２０２の除去は、レーザリフトオフ（ＬＬＯ）方法を用いて行われる。具体的には、図中の矢印で示すように、基板１２０２の下部面からレーザを照射する。照射されたレーザは、基板１２０２を貫通してバッファ層１２０４の下部面に照射される。このようなレーザ照射によって、バッファ層１２０４の下部はレーザ衝撃波によって膨張および損傷し、このバッファ層１２０４の下部の損傷によって、リフトオフ（ｌｉｆｔ−ｏｆｆ）方式で基板１２０２がバッファ層１２０４から分離される。次に、図７８に示すように、基板１２０２が除去されることにより、露出したバッファ層１２０４の下部面上にドレイン電極１２９０を形成する。ドレイン電極１２９０を形成する前に、バッファ層１２０４の下部面の損傷部分を治癒するためのキュアリングを行うことができる。一例として、キュアリングは、バッファ層１２０４の下部面を一定厚さ除去した後、熱処理により行うことができる。
図７９〜図９２は、さらに他の形態にかかる垂直型ガリウムナイトライドトランジスタの製造方法を説明するための断面図である。図７９を参照すれば、第１基板２１０２上に、犠牲層として第１ガリウムナイトライド（ＧａＮ）層（２１０４）を形成する。第１基板２１０２は、第１ガリウムナイトライド（ＧａＮ）層２１０４を成長させるための成長基板である。一例において、第１基板２１０２は、サファイア基板である。第１ガリウムナイトライド（ＧａＮ）層の形成は、金属−有機化学気相蒸着法（ＭＯＣＶＤ）や、分子ビームエピタキシ法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）や、または水素化気相蒸着エピタキシ法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）を用いて行うことができる。一例において、第１ガリウムナイトライド（ＧａＮ）層２１０４は、ｎ＋型導電型を有する。次に、第１ガリウムナイトライド（ＧａＮ）層２１０４上にマスク層パターン２１０６を形成する。マスク層パターン２１０６は、エピタキシャル横方向成長（ＥＬＯ；Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）用マスクであって、一例として、シリコンオキサイド層パターンに形成する。マスク層パターン２１０６は、第１ガリウムナイトライド層（ＧａＮ）層２１０４の一部表面を露出させる開口部２１０７を有する。
図８０を参照すれば、第１ガリウムナイトライド（ＧａＮ）層２１０４の露出表面上に第２ガリウムナイトライド（ＧａＮ）層２１０８を成長させる。一例において、第２ガリウムナイトライド（ＧａＮ）層２１０８は、ドーパントがドーピングされていないアンドープ（ｕｎｄｏｐｅｄ）状態で形成される。第２ガリウムナイトライド（ＧａＮ）層２１０８は、第１ガリウムナイトライド（ＧａＮ）層２１０４の露出表面から垂直方向に成長し始める。第２ガリウムナイトライド（ＧａＮ）層２１０８がマスク層パターン２１０６の上部面の高さ以上まで成長した後には、マスク層パターン２１０６の上部面に沿って水平方向にも成長し始める。このような第２ガリウムナイトライド（ＧａＮ）層２１０８の成長は、マスク層パターン２１０６の上部面のうち、一部が露出する時点まで行われる。したがって、第２ガリウムナイトライド（ＧａＮ）層２１０８は、マスク層パターン２１０６の一部表面を露出させる開口部２１０９を有する。
図８１を参照すれば、第２ガリウムナイトライド（ＧａＮ）層２１０８上に第３ガリウムナイトライド（ＧａＮ）層２１１０を成長させる。第３ガリウムナイトライド（ＧａＮ）層２１１０は、電流障壁層およびチャネル層としてｐ型導電型を有する。ドーパントとしては、ホウ素（Ｂ）、砒素（Ａｓ）、リン（Ｐ）、マグネシウム（Ｍｇ）などが使用できる。第３ガリウムナイトライド（ＧａＮ）層２１１０は、第２ガリウムナイトライド（ＧａＮ）層２１０８の上部面から垂直方向に成長するだけでなく、側面上から水平方向にも成長が行われ、これにより、マスク層パターン２１０６上にまで第３ガリウムナイトライド（ＧａＮ）層２１１０が形成される。第３ガリウムナイトライド（ＧａＮ）層２１１０の成長は、マスク層パターン２１０６の上部面が一部露出するように行われる。次に、第３ガリウムナイトライド（ＧａＮ）層２１１０上に第４ガリウムナイトライド（ＧａＮ）層２１１２を成長させる。第４ガリウムナイトライド（ＧａＮ）層２１１２は、ドリフト層の一部として作用する。一例において、第４ガリウムナイトライド（ＧａＮ）層２１１２は、ｎ型導電型を有する。第４ガリウムナイトライド（ＧａＮ）層２１１２は、第３ガリウムナイトライド（ＧａＮ）層２１１０の上部面から垂直方向に成長するだけでなく、側面上から水平方向にも成長が行われ、これにより、マスク層パターン２１０６の露出面をすべて覆う。特に、図中の「Ａ」で示した領域は、キャリアの垂直方向への移動経路に相当する領域であるが、この領域において、第４ガリウムナイトライド（ＧａＮ）層２１１２は、主に水平方向に成長が行われ、このため、この領域における垂直方向への貫通転位ＴＤの発生が抑制される。
図８２を参照すれば、第４ガリウムナイトライド（ＧａＮ）層２１１２上に電流遮断層パターン２１１４を形成する。一例において、電流遮断層パターン２１１４は、シリコンオキサイド層に形成する。他の例において、電流遮断層パターン２１１４は、ｐ型半導体層パターンに形成することもできる。電流遮断層パターン２１１４は、第４ガリウムナイトライド（ＧａＮ）層２１１２の一部表面を露出させる開口部２１１５を有する。電流遮断層パターン２１１４は、マスク層パターン２１０６の間の第２ガリウムナイトライド（ＧａＮ）層２１０８が配置される領域と垂直方向に沿って互いに重畳する位置に配置されるようにする。
図８３を参照すれば、第４ガリウムナイトライド（ＧａＮ）層２１１２および電流遮断層パターン２１１４の上に第５ガリウムナイトライド（ＧａＮ）層２１１６を形成する。第５ガリウムナイトライド（ＧａＮ）層２１１６は、第４ガリウムナイトライド（ＧａＮ）層２１１２の露出表面から垂直方向に成長し始める。第２ガリウムナイトライド（ＧａＮ）層２１０８が電流遮断層パターン２１１４の上部面の高さ以上まで成長した後には、電流遮断層パターン２１１４の上部面に沿って水平方向にも成長し始め、電流遮断層パターン２１１４の上部面をすべて覆う。一例において、第５ガリウムナイトライド（ＧａＮ）層２１１６は、ｎ型導電型を有する。第５ガリウムナイトライド（ＧａＮ）層２１１６は、第４ガリウムナイトライド（ＧａＮ）層２１１２とともにドリフト（ｄｒｉｆｔ）層として作用する。次に、第５ガリウムナイトライド（ＧａＮ）層２１１６上に第６ガリウムナイトライド（ＧａＮ）層２１１８を形成する。第６ガリウムナイトライド（ＧａＮ）層２１１８は、ｎ＋型導電型を有する。
図８４を参照すれば、第６ガリウムナイトライド（ＧａＮ）層２１１８上にドレイン電極層２１２０を形成する。ドレイン電極層２１２０は、金属層に形成することができる。次に、ドレイン電極層２１２０上に第２基板２１２２を付着させる。第２基板２１２２は、素子を支持するための支持基板であって、一例において、シリコン（Ｓｉ）や金属材質からなる。第２基板２１２２を付着させた後には、第１基板２１０２を除去する。一例において、第１基板２１０２の除去は、レーザリフトオフ（ＬＬＯ；Ｌａｓｅｒ Ｌｉｆｔ−Ｏｆｆ）方法を用いて行われる。具体的には、図中の矢印で示すように、第１基板２１０２の下部面からレーザを照射する。照射されたレーザは、第１基板２１０２を貫通して第１ガリウムナイトライド（ＧａＮ）層２１０４の下部面に照射される。このようなレーザ照射によって、第１ガリウムナイトライド（ＧａＮ）層２１０４の下部２１０４’はレーザ衝撃波によって膨張および損傷し、この第１ガリウムナイトライド（ＧａＮ）層２１０４の下部２１０４’の損傷によって、リフトオフ（ｌｉｆｔ−ｏｆｆ）方式で第１基板２１０２が第１ガリウムナイトライド（ＧａＮ）層２１０４から分離される。
図８５を参照すれば、図８４を参照して説明した結果物を１８０度回転させて、第２基板２１２２が下部に位置し、第１ガリウムナイトライド（ＧａＮ）層２１０４が上部に位置するようにする。次に、第１ガリウムナイトライド（ＧａＮ）層２１０４を除去する。第１ガリウムナイトライド（ＧａＮ）層２１０４の除去は、異方性エッチング方法、例えば、図中の矢印で示すように、反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方法を用いて行うことができる。第１ガリウムナイトライド（ＧａＮ）層２１０４が除去されることにより、マスク層パターン２１０６の表面が露出し、これとともに、マスク層パターン２１０６の間の第２ガリウムナイトライド（ＧａＮ）層２１０８の第１表面２１０８’も露出する。
図８６を参照すれば、表面が露出したマスク層パターン２１０６を除去してリセス２１２５を形成する。マスク層パターン２１０６がシリコンオキサイド層からなる場合、通常の酸化膜除去過程によりマスク層パターン２１０６を除去することができる。リセス２１２５の底で第２ガリウムナイトライド（ＧａＮ）層２１０８の一部表面と第３ガリウムナイトライド（ＧａＮ）層２１１０の一部表面が露出し、また、第３ガリウムナイトライド（ＧａＮ）層２１１０の間の第４ガリウムナイトライド（ＧａＮ）層２１１２の一表面が露出する。
図８７を参照すれば、全面にゲート絶縁層２１２７を形成する。次に、エッチングマスク層パターン２１３０は、フォトレジスト層に形成することができる。エッチングマスク層パターン２１３０は、ゲート絶縁層２１２７の一部表面を露出させる開口部２１３１を有する。この開口部２１３１が配置される位置は、電流遮断層パターン２１１４が配置される位置と重畳する。
図８８を参照すれば、エッチングマスク層パターン２１３０を用いたエッチングを行い、ゲート絶縁層２１２７および第２ガリウムナイトライド（ＧａＮ）層２１０８をエッチングする。このエッチングによって、エッチングマスク層パターン２１３０の下部に残留するゲート絶縁層パターン２１２８が形成され、ゲート絶縁層パターン２１２８の間の開口部によって第２ガリウムナイトライド（ＧａＮ）層２１０８の一部表面が露出する。前記エッチングを行った後には、エッチングマスク層パターン２１３０を除去する。エッチングマスク層パターン２１３０をフォトレジスト層に形成した場合、通常のフォトレジスト層除去工程、例えば、アッシング（ａｓｈｉｎｇ）工程によりエッチングマスク層パターン２１３０を除去することができる。エッチングマスク層パターン２１３０を除去した後には、チャネル層として用いられる第３ガリウムナイトライド（ＧａＮ）層２１１０に対するアクティベーション工程を行う。一例において、アクティベーション工程は、Ｎ２雰囲気下、略６００℃の温度条件で、略２０分間行う。他の例において、アクティベーション工程は、第３ガリウムナイトライド（ＧａＮ）層２１１０に対するレーザ照射により行うことができる。
図８９を参照すれば、ゲート絶縁層パターン２１２８上にリフトオフ用マスク層パターン２１３２を形成する。一例において、リフトオフ用マスク層パターン２１３２は、フォトレジスト層に形成することができる。リフトオフ用マスク層パターン２１３２は、第１開口部２１３３−１および第２開口部２１３３−２を有する。第１開口部２１３３−１によってゲート絶縁層パターン２１２８の一部表面が露出する。第２開口部２１３３−２によっては、第２ガリウムナイトライド（ＧａＮ）層２１０８の一部表面が露出する。第１開口部２１３３−１および第２開口部２１３３−２は交互に配置される。
図９０を参照すれば、全面に金属層２１３５を形成する。金属層２１３５は、第２ガリウムナイトライド（ＧａＮ）層２１０８の露出表面上と、リフトオフ用マスク層パターン２１３２の上部面上と、ゲート絶縁層パターン２１２８の露出表面上に形成される。第２ガリウムナイトライド（ＧａＮ）層２１０８の露出表面上に形成される金属層２１３８は、ソース電極層として作用する。ゲート絶縁層パターン２１２８の露出表面上に形成される金属層２１３６は、ゲート電極層として作用する。
図９１を参照すれば、リフトオフ用マスク層パターン２１３２を除去する。リフトオフ用マスク層パターン２１３２をフォトレジスト層に形成した場合、通常のフォトレジスト層除去工程、例えば、アッシング（ａｓｈｉｎｇ）工程によりリフトオフ用マスク層パターン２１３２を除去することができる。リフトオフ用マスク層パターン２１３２が除去されることにより、その上の金属層２１３５もともに除去される。
図９２を参照すれば、ソース電極層２１３８およびゲート電極層２１３６が覆われるように、全面にパッシベーション層２１４０を形成する。一例において、パッシベーション層２１４０は、オキサイド層およびナイトライド層に形成することができる。次に、パッシベーション層２１４０を貫通してソース電極層２１３８の一部表面を露出させるビアホール２１４３を形成する。この過程で、図示しないが、パッシベーション層２１４０を貫通してゲート電極層２１３６の一部表面を露出させるビアホールもともに形成されるか、または別の工程により形成されるとよい。次に、ビアホールの内部を金属層で満たして配線層２１４５を形成する。
図中の「Ｂ」で示した第１領域Ｂは、ドレイン電極２１２０とソース電極２１３８との間のキャリア移動経路として作用する領域であり、反面、図中の「Ｃ」で示した第２領域Ｃは、電流遮断層パターン２１１４によってドレイン電極２１２０とソース電極２１３８との間のキャリアの移動が遮断される領域である。本形態によって作られたガリウムナイトライド（ＧａＮ）系トランジスタは、第４ガリウムナイトライド（ＧａＮ）層２１１２の領域のうち、ドレイン電極２１２０とソース電極２１３８との間のキャリア移動経路として作用する第１領域Ｂから水平方向に成長が行われ、これにより、この過程で、垂直方向への貫通転位ＴＤの形成が抑制される。したがって、垂直方向への貫通転位ＴＤによってドレイン電極２１２０とソース電極２１３８との間で異常なリーク電流が流れる現象も防止される。

Claims (20)

  1. 上部面、下部面および側面を含む第１導電型の第１半導体層と、
    前記第１導電型の第１半導体層の下部面および側面を取り囲む第１導電型の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に位置し、前記第１半導体層と前記第２半導体層とを離隔させる第２導電型の半導体層と、
    前記第１半導体層の上部面上に位置し、前記第１半導体層に接続されたソース電極と、
    前記第１半導体層と前記第２半導体層との間の前記半導体層の上部面上に配置されるゲート電極と、
    前記半導体構造体の下部面に位置するドレイン電極と、を含み、
    前記第１半導体層、前記半導体層、および前記第２半導体層は、半導体構造体を構成することを特徴とする垂直型ガリウムナイトライドトランジスタ。
  2. 前記ドレイン電極および前記第２半導体層の間の電流遮断層をさらに含むことを特徴とする請求項１に記載の垂直型ガリウムナイトライドトランジスタ。
  3. 前記半導体層は、複数の半導体層を含み、前記第１半導体層は、複数の第１半導体層を含み、
    前記ソース電極は、複数のソース電極を含み、
    前記複数の半導体層のそれぞれは、前記複数の第１半導体層のうちの少なくとも２つを取り囲み、
    前記複数のソース電極のそれぞれは、前記複数の第１半導体層のうちの少なくとも２つと電気的に接続されることを特徴とする請求項１に記載の垂直型ガリウムナイトライドトランジスタ。
  4. 前記ドレイン電極と前記第２半導体層との間で相互に離隔されるように配置された複数の電流遮断層をさらに含み、
    前記ドレイン電極は、前記電流遮断層の間で低抵抗層を介して前記第２半導体層に接触することを特徴とする請求項３に記載の垂直型ガリウムナイトライドトランジスタ。
  5. ドレイン電極と、
    前記ドレイン電極上に形成された第１導電型の第１半導体層と、
    前記第１半導体層の上部に形成された、ドーピングされていない半導体で形成された第２半導体層と、
    前記第２半導体層の上部に形成され、互いに離隔したソース電極および第２導電型の第３半導体層と、
    前記第３半導体層の上部に形状された絶縁層と、
    前記絶縁層の上部に形成されたゲート電極と、
    前記第１および第２半導体層の間に配置される遮断層と、を含み、
    前記遮断層は、前記ソース電極の下部領域に配置され、前記ソース電極とドレイン電極との間の垂直電流経路を遮断することを特徴とする垂直型ガリウムナイトライドトランジスタ。
  6. 第１バンドギャップエネルギーを有し、前記第２半導体層を貫通して前記第１半導体層内に延びる垂直ドレイン電極と、
    前記垂直ドレイン電極と電気的に接続され、前記第１半導体層内に形成されるチャネル層と、をさらに含み、
    前記チャネル層は、前記第１バンドギャップエネルギーと異なる第２バンドギャップエネルギーを有し、ガリウムナイトライド（ＧａＮ）で形成されることを特徴とする請求項５に記載の垂直型ガリウムナイトライドトランジスタ。
  7. 基板と、
    前記基板上のバッファ層と、
    前記バッファ層上で前記バッファ層の一部表面を露出させるマスク層パターンと、
    前記マスク層パターンおよびバッファ層の露出表面上のガリウムナイトライド層と、
    前記ガリウムナイトライド層の一部表面上の第１ドリフト層と、
    前記第１ドリフト層上で前記第１ドリフト層の一部表面を露出させる電流遮断層パターンと、
    前記電流遮断層パターンによって露出する前記第１ドリフト層上の第２ドリフト層と、
    前記電流遮断層パターン上のドナー層と、
    前記電流遮断層パターン上に配置され、前記ドナー層の側壁を取り囲むチャネル層と、
    前記第２ドリフト層上でゲート絶縁層を介在させて配置されるゲート電極と、
    前記ドナー層とコンタクトされるように配置されるソース電極と、
    前記第１ドリフト層と離隔するように前記ガリウムナイトライド層上に配置されるドレイン電極と、を含むことを特徴とする垂直型ガリウムナイトライド（ＧａＮ）トランジスタ。
  8. 前記電流遮断層パターンによって露出する前記第１ドリフト層上の前記第２ドリフト層は、垂直的に前記マスク層パターンと重畳することを特徴とする請求項７に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタ。
  9. 前記第２ドリフト層上に配置され、前記第２ドリフト層の上部面に２次元電子ガスを形成する異種半導体層と、
    前記異種半導体層上に配置されるゲート電極と、を含むことを特徴とする請求項７に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタ。
  10. 前記異種半導体層は、前記第２ドリフト層上で相対的に厚く、前記チャネル層上では相対的に薄いことを特徴とする請求項９に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタ。
  11. 成長基板上にガリウムナイトライド（ＧａＮ）層を成長させる段階と、
    前記ガリウムナイトライド（ＧａＮ）層をパターニングしてストライプを形成するとともに、前記成長基板の上部面をリセスする段階と、
    前記ストライプ上にガリウムナイトライド（ＧａＮ）層を成長させ、前記ガリウムナイトライド（ＧａＮ）層は、前記ストライプの側面および上面を取り囲むように成長させて平らな上部面を形成するようにする段階と、
    前記複数のガリウムナイトライド（ＧａＮ）層に支持基板を付着させる段階と、
    前記ストライプから前記成長基板を分離する段階と、
    前記ストライプに接続するソース電極を形成する段階と、
    ソース電極の間の前記ガリウムナイトライド（ＧａＮ）層上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲート電極を形成する段階と、を含むことを特徴とする垂直型ガリウムナイトライドトランジスタの製造方法。
  12. 第１基板上に第１導電型のシード層を形成する段階と、
    前記シード層を成長させて、第１導電型の第１半導体層を形成する段階と、
    前記シード層と垂直的に重畳するように前記第１半導体層上に遮断層を形成する段階と、
    前記遮断層のない前記第１半導体層上に、ドーピングされていない半導体層からなる第２半導体層を形成する段階と、
    前記遮断層および前記第２半導体層の上に第２導電型の第３半導体層を形成する段階と、
    前記第３半導体層上に絶縁層を形成する段階と、
    前記遮断層の上部領域にソース電極を形成し、前記ソース電極の間にゲート電極を形成する段階と、
    上面に第２基板を付着させる段階と、
    前記第１基板を分離する段階と、
    前記第１基板が分離された面にドレイン電極を形成する段階と、を含むことを特徴とする垂直型ガリウムナイトライドトランジスタの製造方法。
  13. 前記第２半導体層を形成する段階と前記第３半導体層を形成する段階との間に、前記遮断層および第２半導体層の上に、アルミニウムガリウムナイトライド（ＡｌＧａＮ）で形成されるバリア層を形成する段階をさらに含むことを特徴とする請求項１２に記載の垂直型ガリウムナイトライドトランジスタの製造方法。
  14. 基板上にバッファ層を形成する段階と、
    前記バッファ層上に前記バッファ層の一部表面を露出させるマスク層パターンを形成する段階と、
    前記マスク層パターンおよびバッファ層の露出表面上にガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記ガリウムナイトライド（ＧａＮ）層上に第１ドリフト層を形成する段階と、
    前記第１ドリフト層上に前記第１ドリフト層の一部表面を露出させる電流遮断層パターンを形成する段階と、
    前記電流遮断層パターンおよび前記第１ドリフト層の上に第２ドリフト層を形成する段階と、
    前記第２ドリフト層上にチャネル層を形成する段階と、
    前記チャネル層上にドナー層を形成する段階と、
    前記第２ドリフト層、チャネル層、およびドナー層の一部を除去して、第２ドリフト層、チャネル層、およびドナー層の一部表面を露出させる段階と、
    前記第２ドリフト層上にゲート絶縁層を介在させてゲート電極を形成する段階と、
    前記ドナー層にコンタクトされるソース電極を形成する段階と、
    前記ガリウムナイトライド（ＧａＮ）層の一部表面を露出させた後、露出した表面上にドレイン電極を形成する段階と、を含むことを特徴とする垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  15. 前記電流遮断層パターンは、前記マスク層パターンと垂直方向に沿って重畳する領域の第１ドリフト層の表面が露出するように形成することを特徴とする請求項１４に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  16. 基板上にバッファ層を形成する段階と、
    前記バッファ層上に前記バッファ層の一部表面を露出させるマスク層パターンを形成する段階と、
    前記マスク層パターンおよびバッファ層の露出表面上にガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記ガリウムナイトライド（ＧａＮ）層上に第１ドリフト層を形成する段階と、
    前記第１ドリフト層上に前記第１ドリフト層の一部表面を露出させる電流遮断層パターンを形成する段階と、
    前記電流遮断層パターンおよび前記第１ドリフト層の上に第２ドリフト層を形成する段階と、
    前記第２ドリフト層上にチャネル層を形成する段階と、
    前記チャネル層上にドナー層を形成する段階と、
    前記第２ドリフト層、チャネル層、およびドナー層の一部を除去して、第２ドリフト層、チャネル層、およびドナー層の一部表面を露出させる段階と、
    前記第２ドリフト層上に異種半導体層を形成し、前記第２ドリフト層の上部に２次元電子ガスが形成されるようにする段階と、
    前記第２ドリフト層上の異種半導体層上にゲート絶縁層を介在させてゲート電極を形成する段階と、
    前記ドナー層にコンタクトされるソース電極を形成する段階と、
    前記ガリウムナイトライド（ＧａＮ）層の一部表面を露出させた後、露出した表面上にドレイン電極を形成する段階と、を含むことを特徴とする垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  17. 前記電流遮断層パターンは、前記マスク層パターンと垂直方向に沿って重畳する領域の第１ドリフト層の表面が露出するように形成することを特徴とする請求項１６に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  18. 第１ガリウムナイトライド（ＧａＮ）層上にマスク層パターンを形成する段階と、
    前記マスク層パターンによって露出した第１ガリウムナイトライド（ＧａＮ）層上に第２ガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記第２ガリウムナイトライド（ＧａＮ）層上に第３ガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記第３ガリウムナイトライド（ＧａＮ）層上に第４ガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記第４ガリウムナイトライド（ＧａＮ）層上に電流遮断層パターンを形成する段階と、
    前記電流遮断層パターンおよび第４ガリウムナイトライド（ＧａＮ）層の露出表面上に第５ガリウムナイトライド（ＧａＮ）層を形成する段階と、
    前記第５ガリウムナイトライド（ＧａＮ）層上に第６ガリウムナイトライド（ＧａＮ）層を形成する段階と、を含むことを特徴とする垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  19. 前記第２ガリウムナイトライド（ＧａＮ）層の形成および前記第３ガリウムナイトライド（ＧａＮ）層の形成は、前記マスク層パターンの上部面に沿って水平方向にも成長するように行われること,前記マスク層パターンの一部表面が露出するように行われること、
    前記第４ガリウムナイトライド（ＧａＮ）層の形成は、前記第３ガリウムナイトライド（ＧａＮ）層によって露出するマスク層パターンの露出表面上から水平方向に成長するように行われることを特徴とする請求項１８に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。
  20. 前記電流遮断層パターンの形成は、前記マスク層パターンの間の第２ガリウムナイトライド（ＧａＮ）層が配置される領域と垂直方向に沿って互いに重畳する位置に配置されるように行うことを特徴とする請求項１８に記載の垂直型ガリウムナイトライド（ＧａＮ）トランジスタの製造方法。

JP2014024947A 2013-02-12 2014-02-12 垂直型ガリウムナイトライドトランジスタおよびその製造方法 Pending JP2014154887A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020130014873A KR20140101563A (ko) 2013-02-12 2013-02-12 Ⅲ-ⅴ계 트랜지스터 및 그것을 제조하는 방법
KR10-2013-0014873 2013-02-12
KR10-2013-0070692 2013-06-20
KR1020130070692A KR20140147435A (ko) 2013-06-20 2013-06-20 질화물계 전계효과 트랜지스터 및 그 제조방법
KR10-2013-0081623 2013-07-11
KR1020130081623A KR20150007547A (ko) 2013-07-11 2013-07-11 수직형 갈륨나이트라이드 트랜지스터의 제조방법
KR10-2013-0087317 2013-07-24
KR1020130087317A KR20150012020A (ko) 2013-07-24 2013-07-24 수직형 갈륨나이트라이드 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2014154887A true JP2014154887A (ja) 2014-08-25

Family

ID=50000869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024947A Pending JP2014154887A (ja) 2013-02-12 2014-02-12 垂直型ガリウムナイトライドトランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US9219137B2 (ja)
EP (1) EP2765611A3 (ja)
JP (1) JP2014154887A (ja)
CN (1) CN103985742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135174A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2020061518A (ja) * 2018-10-12 2020-04-16 トヨタ自動車株式会社 半導体装置とその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570438B1 (en) * 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
US9595616B1 (en) * 2015-12-02 2017-03-14 Sandia Corporation Vertical III-nitride thin-film power diode
US10002956B1 (en) * 2017-08-31 2018-06-19 Vanguard International Semiconductor Corporation High electron mobility transistor
CN110634938A (zh) * 2018-06-22 2019-12-31 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
US10516043B1 (en) * 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US10950750B2 (en) * 2019-03-06 2021-03-16 Bolb Inc. Heterostructure and light-emitting device employing the same
CN113707773B (zh) * 2019-03-06 2022-04-15 博尔博公司 异质结构以及采用异质结构的发光器件
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
CN112447837A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管
KR20210061198A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
CN111063739A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法
US20230268381A2 (en) * 2020-04-13 2023-08-24 Guangdong Zhineng Technology Co., Ltd. Fin-Shaped Semiconductor Device, Fabrication Method, and Application Thereof
WO2021208624A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种空穴沟道半导体晶体管、制造方法及其应用
CN111863958B (zh) * 2020-06-09 2024-03-19 江苏大学 一种常开型高电子迁移率晶体管结构及其制造方法
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
RU2761051C1 (ru) * 2021-06-08 2021-12-02 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6396085B1 (en) * 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP4446869B2 (ja) * 2004-11-24 2010-04-07 トヨタ自動車株式会社 へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法
EP2518771B1 (en) * 2009-12-21 2017-08-23 Fujitsu Limited Compound semiconductor device and method for manufacturing same
KR20140042871A (ko) 2011-06-20 2014-04-07 더 리전츠 오브 더 유니버시티 오브 캘리포니아 전류 애퍼쳐 수직 전자 트랜지스터들

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135174A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2020061518A (ja) * 2018-10-12 2020-04-16 トヨタ自動車株式会社 半導体装置とその製造方法
JP7188971B2 (ja) 2018-10-12 2022-12-13 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP2765611A3 (en) 2014-12-03
US9219137B2 (en) 2015-12-22
US20140225122A1 (en) 2014-08-14
EP2765611A2 (en) 2014-08-13
CN103985742A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
US11830940B2 (en) Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same
US9362389B2 (en) Polarization induced doped transistor
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
US20130240951A1 (en) Gallium nitride superjunction devices
US9589951B2 (en) High-electron-mobility transistor with protective diode
JP5353735B2 (ja) 半導体装置およびその製造方法
JP2008205146A (ja) 化合物半導体装置及びその製造方法
JP4993673B2 (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053449A (ja) 半導体装置およびその製造方法
US20080203471A1 (en) Nitride semiconductor device and method for producing nitride semiconductor device
JP2010199597A (ja) 化合物半導体装置の製造方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US20230031161A1 (en) Fin-Shaped Semiconductor Device, Fabrication Method, and Application Thereof
JP4446869B2 (ja) へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
KR102402771B1 (ko) 반도체 장치 및 이의 제조 방법
JP2010034397A (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
KR20160102613A (ko) 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터
US20220005939A1 (en) Semiconductor device and fabrication method thereof
KR20140147435A (ko) 질화물계 전계효과 트랜지스터 및 그 제조방법
KR20140101563A (ko) Ⅲ-ⅴ계 트랜지스터 및 그것을 제조하는 방법
TW201909422A (zh) 半導體功率元件及其製造方法
KR20150047838A (ko) 수직형 질화물계 트랜지스터의 제조 방법