JP2010034397A - Iii族窒化物系化合物半導体基板とその製造方法 - Google Patents
Iii族窒化物系化合物半導体基板とその製造方法 Download PDFInfo
- Publication number
- JP2010034397A JP2010034397A JP2008196349A JP2008196349A JP2010034397A JP 2010034397 A JP2010034397 A JP 2010034397A JP 2008196349 A JP2008196349 A JP 2008196349A JP 2008196349 A JP2008196349 A JP 2008196349A JP 2010034397 A JP2010034397 A JP 2010034397A
- Authority
- JP
- Japan
- Prior art keywords
- magnesium
- layer
- type
- range
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】 III族窒化物系化合物半導体下層6の表面にIII族窒化物系化合物半導体を結晶成長させるに先立って、p型領域12を形成したい範囲に相当する範囲内の下層6の表面近傍にマグネシウムとアルミニウムの双方を含ませておく。下層6の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上に上層16を結晶成長したときに、結晶成長する上層16の限られた範囲にマグネシウムが移動してp型領域12になるともに、下層6に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層6におけるマグネシウムの含有範囲10と上層16におけるマグネシウムの含有範囲12をよく一致させる。
【選択図】図4
Description
シリコンであれば、ボロン等のアクセプターをイオン注入して熱処理することで、限定された範囲にp型領域を形成することができる。しかしながら、III族窒化物系化合物半導体の場合には、マグネシウムのようにアクセプターとして機能する元素をイオン注入してもp型領域を得ることは非常に難しい。イオン注入して熱処理しても高抵抗な領域となるだけにおわり、p型領域には利用できないことが多い。III族窒化物系化合物半導体の場合は、イオン注入時に生じた結晶欠陥が、熱処理しても回復しないと考えられている。
図12は、特許文献1に開示されている電界効果型トランジスタを示している。この電界効果型トランジスタは、表面に一対のソース電極62が形成され、裏面にドレイン電極50が形成された縦型のトランジスタであり、左右対称構造を有している。ドレイン電極50は、n+型GaN層52の下面に形成されている。n+型GaN層52の上に、n−型GaN層54が形成されている。n+型GaN層52と、n−型GaN層54は、SiがドープされたGaNで構成されている。n+型GaN層52は、ドレイン領域として機能する。n−型GaN層54の左側の上部と右側の上部に、p+型InGaN層56が形成されている。一対のp+型のInGaN層56は、MgがドープされたInGaNで構成されている。各々のp+型のInGaN層56の一部の上部に、n+型のGaN層60が形成されている。n+型のGaN層60は、SiがドーピングされたGaNで構成されている。n+型のGaN層60は、ソース領域として機能する。各々のn+型GaN層60の外側の上部と、n+型GaN層60よりも外側に位置しているp+型InGaN層56の上に、ソース電極62が形成されている。ソース電極62は、p+型InGaN層56と、n+型GaN層60の両方に接している。左側のp+型のInGaN層56の右側の上部と、n−型GaN層54の上部と、右側のp+型のInGaN層56の左側の上部にわたる範囲に、n−型AlGaN層68が形成されている。n−型のAlGaN層68は、SiがドープされたAlGaNで構成されている。n−型AlGaN層68は、左側のp+型のInGaN層56と、n−型のGaN層54と、右側のp+型のInGaN層56に接している。左側のn+型GaN層60の右側の上部と、n−型のAlGaN層68の上部と、右側のn+型GaN層60の左側の上部にわたる範囲に、ゲート絶縁層66が形成されている。ゲート絶縁層66は、n−型のAlGaN層68の上部を覆っている。ゲート絶縁層66上に、ゲート電極70が形成されている。
ゲート電極70に正の電圧を印加すると、空乏層が消失し、ゲート絶縁層66を介してゲート電極70に対向している範囲のn−型のAlGaN層68にチャネル領域が形成され、電子が、ソース電極62からn+型ソース領域60を経てチャネル領域を流れる。電子は、さらに、n−型のGaN層54と、n+型のGaN層52と、ドレイン電極50の順に縦方向に流れる。この結果、ドレイン電極50からソース電極62に向けて電流が流れ、トランジスタがオンする。
上記の縦型半導体装置を実現するには、基板を平面視したときに、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を必要とする。
n+型GaN層52上に、MOCVD法によって、n−型のGaN層54を結晶成長させる。次に、n−型のGaN層54の上にマスク層(SiO2層)を形成する。次に、フォト工程によって、p+型領域56を形成する範囲のマスク層を除去する。次に、マスク層の開口から露出するn−型のGaN層54をRIE法によってエッチングする。これによって、p+型領域56を形成する範囲が窪みとなる。次に、窪みの底面に露出しているn−型のGaN層54の上に、MOCVD法によって、p+型InGaN層56を選択的に結晶成長させる。この際に、p+型InGaN層56が、n−型のGaN層54の頂面の高さに達するまで成長させる。
こうして、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板が形成される。
その後に、ソース領域60、n−型のAlGaN層68、ゲート絶縁層66、ソース電極62、ゲート電極70、ドレイン電極50等を形成することによって半導体装置が完成する。
この方法によっても、平面視したときの限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を製造することができる。
後者の方法では、図16に示すように、n−型のGaN層54の窪みに成長するn−型GaN層59とp+型InGaN層56の表面に成長するn−型GaN層59の表面が揃わない。n−型GaN層54の窪みの相当する部位において、n−型GaN層59の表面がくぼんでしまう。そのために、その上に積層するn−型のAlGaN層68の表面もフラットにならない。
本発明はまた、p型領域とその周囲の領域との間に段差がなく、電界集中が生じにくいために耐圧が高い半導体装置を提供することも目的とする。
限定された範囲にp型領域を形成するために、III族窒化物系化合物半導体の下層の限定された範囲にマグネシウムをイオン注入し、その上にIII族窒化物系化合物半導体の上層を結晶成長させてみた。実際に、III族窒化物系化合物半導体の上層にp型領域が形成されることが確認された。しかしながら、上層に形成されるp型領域の範囲は、下層にマグネシウムをイオン注入した範囲よりも格段に大きく、そのままでは、上層に形成されるp型領域の範囲を管理できないことが判明した。
そこでさらに研究したところ、III族窒化物系化合物半導体の下層にマグネシウムだけでなくアルミニウムを含ませておくと、その上にIII族窒化物系化合物半導体の上層を結晶成長させたときに上層に形成されるp型領域の範囲が拡大してしまう現象の発現が抑制され、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲がよく一致することを確認した。
上層に含まれているマグネシウムはアクセプターとして機能する。
このために、その上部に薄い層を形成した場合にその薄層の表面を平坦化することができる。本方法で製造された基板を利用すると、臨界破壊電界が高いIII族窒化物系化合物半導体を利用した半導体装置であって、層の表面が平坦であって電界集中が生じにくい半導体装置を実現できる。この結果、耐圧能力にすぐれた半導体装置を実現することができる。
例えば、図9に示す縦型のpnダイオードを実現することができる。p型領域12の形成範囲を調整することによって、pnダイオードの特性を調整することができる。
例えば、図10に示す縦型のJFET(Junction Filed Effect Transistor)を製造することができる。一対のp型領域12,12の間隔に位置するn型領域14に空乏層を形成するか否かでオンオフするトランジスタを形成することができる。
例えば、図11に示す縦型のHFET(Heterojunction Filed Effect Transistor)を製造することができる。p型領域12からヘテロ接合面に伸びる空乏層を形成することによって、ノルマリオフ特性を持つHFETを製造することができる。
次に説明する実施例の特徴を列記する。
(特徴1)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴2)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、n−型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴3)シリコンを含むn型のIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。下層に含まれるシリコンは上層に移動せず、n型の下層の上部に、i型のIII族窒化物系化合物半導体が結晶成長する。
図1から図4は、基板2を平面視したときの限られた範囲にp型領域12,12が形成されているIII族窒化物系化合物半導体基板2の製造方法を段階的に示している。
図1において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。8は、n型のGaN層6の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
図3は、マスク層8を除去した段階を示す。
本実施例では、マグネシウムの注入範囲10がアルミニウムを含んでいるために、マグネシウムのマストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲10とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲10からアルミニウムが移動したり、シリコンが移動することはない。
マグネシウムの注入範囲10に注入しておくマグネシウム濃度は、それを利用して製造するp型領域12に実現したいマグネシウム濃度にあわせて調整しておく。濃いp型領域12を製造する場合には注入範囲10に濃く注入しておけばよい。
図5から図8は、第2実施例のIII族窒化物系化合物半導体基板18の製造方法を段階的に示している。図1から4に示す部材と同じ部材には同一番号を付し、重複説明を省略する。
図4において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。7は、n型のGaN層6の上にエピタキシャル成長したアルミニウムを含むn型のGaN層を示している。符号8は、アルミニウムを含むn型のGaN層7の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
図7は、マスク層8を除去した段階を示す。
本実施例では、マグネシウムの注入範囲11がアルミニウムを含んでいるために、マストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲11とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲11からアルミニウムが移動したり、シリコンが移動することはない。
第2実施例では、アルミニウムを含むn型のGaN層7をエピタキシャル成長させたが、アルミニウムを含まないGaN層6の表面の全域にアルミニウムをイオン注入してアルミニウムを含むn型のGaN層7を形成してもよい。
図9は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のpnダイオード20を示している。一対のp型領域12の表面にニッケルによってアノード電極22が形成されており、n型GaN基板4の裏面にチタニウムとアルミニウムを積層してカソード電極24が形成されている。
本実施例によると、アノード領域として作用するp型領域12の形成範囲をマスク層8の形成範囲を管理することによって高精度に管理できる。本実施例の基板2を利用することによって特性の安定した縦型のpnダイオード20を量産することができる。
第2実施例の基板18を利用して縦型のpnダイオード20を量産することもできる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、pnダイオード20として機能するのに差し支えない。
図10は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のJFET30を示している。一対のp型領域12の表面にニッケルによってゲート電極32が形成されている。一対のゲート電極32の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型のGaN層34が形成されており、その表面にチタニウムとアルミニウムを積層してソース電極36が形成されている。n型GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極38が形成されている。
ゲート電極32にゲート電圧を印加しないと、一対のp型領域12の間隔に位置するn型のGaN層14が空乏化しないために、ソース電極36とドレイン電極38の間を電流が流れる。
縦型のJFET30は、ゲート電極を印加しないとオンするノルマリオンタイプであり、ゲート電極32にマイナスのゲート電圧を印加するとオフする。
第2実施例の基板18を利用して縦型のJFET30を実現することができる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、JFET30として機能するのに差し支えない。
図11は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のHFET40を示している。一対のp型領域12の表面にニッケルによってソース電極42が形成されている。一対のソース電極42の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型またはi型のGaN層44が形成されており、その表面にn型またはi型のAlGaN層46が形成され、その表面にゲート絶縁膜48が形成され、その表面にゲート電極50が形成されている。AlGaN層46のうち、ゲート電極50の左右に位置する範囲には、シリコンが注入されてソース領域52が形成されている。ソース領域52の表面に、チタニウムとアルミニウムを積層してソース電極54が形成されている。ソース電極42とソース電極54は等電位に維持される。GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極56が形成されている。
ゲート電極50にゲート電圧を印加すると、p型領域12の上方に位置するGaN層44とAlGaN層46の界面にまで伸びていた空乏層が消失し、GaN層44とAlGaN層46のヘテロ接合界面に2次元の電子ガスが発生する。この結果、ソース領域52からGaN層44とAlGaN層46のヘテロ接合界面に沿って電子が流れるようになる。ヘテロ接合界面に沿って流れた電子は、一対のp型領域12の間に存在するn型のGaN14を縦方向に流れる。一対のp型領域12の間を縦方向に流れた電子は、n型のGaN層6,4を縦方向に流れてドレイン電極56にながれる。
4:GaN基板
6:GaN層
7:アルミニウムを含むGaN層
8:マスク層
10:マグネシウムをアルミニウムの注入領域
11:マグネシウムの注入領域
12:p型領域
14:n型のGaN領域
Claims (4)
- 平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板を製造する方法であり、
前記範囲内の少なくとも表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層の表面に、III族窒化物系化合物半導体を結晶成長させる工程を備えていることを特徴とするIII族窒化物系化合物半導体基板の製造方法。 - III族窒化物系化合物半導体層の前記範囲内にマグネシウムとアルミニウムの双方をイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
- アルミニウムを含むIII族窒化物系化合物半導体層の前記範囲内にマグネシウムをイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
- III族窒化物系化合物半導体の下層と上層が積層されたIII族窒化物系化合物半導体基板であり、
前記基板を平面視したときの限定された範囲では、前記下層がマグネシウムとアルミニウムの双方を含んでおり、
前記基板を平面視したときの前記範囲では、前記上層がマグネシウムを含んでいることを特徴とするIII族窒化物系化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196349A JP5270997B2 (ja) | 2008-07-30 | 2008-07-30 | Iii族窒化物系化合物半導体基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196349A JP5270997B2 (ja) | 2008-07-30 | 2008-07-30 | Iii族窒化物系化合物半導体基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034397A true JP2010034397A (ja) | 2010-02-12 |
JP5270997B2 JP5270997B2 (ja) | 2013-08-21 |
Family
ID=41738513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196349A Active JP5270997B2 (ja) | 2008-07-30 | 2008-07-30 | Iii族窒化物系化合物半導体基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5270997B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140151A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社豊田中央研究所 | Iii族窒化物半導体装置およびiii族窒化物半導体基板の製造方法 |
JP2019149549A (ja) * | 2013-11-04 | 2019-09-05 | アヴォジー,インコーポレイテッド | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133836A (en) * | 1980-03-24 | 1981-10-20 | Hitachi Ltd | Manufacture of oxide film on compound semiconductor surface |
JP2007258578A (ja) * | 2006-03-24 | 2007-10-04 | Toyota Central Res & Dev Lab Inc | III族窒化物系化合物半導体のp型化方法、絶縁分離方法、III族窒化物系化合物半導体、及びそれを用いたトランジスタ |
-
2008
- 2008-07-30 JP JP2008196349A patent/JP5270997B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133836A (en) * | 1980-03-24 | 1981-10-20 | Hitachi Ltd | Manufacture of oxide film on compound semiconductor surface |
JP2007258578A (ja) * | 2006-03-24 | 2007-10-04 | Toyota Central Res & Dev Lab Inc | III族窒化物系化合物半導体のp型化方法、絶縁分離方法、III族窒化物系化合物半導体、及びそれを用いたトランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019149549A (ja) * | 2013-11-04 | 2019-09-05 | アヴォジー,インコーポレイテッド | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス |
US10854727B2 (en) | 2013-11-04 | 2020-12-01 | Nexgen Power Systems, Inc. | High power gallium nitride electronics using miscut substrates |
JP2019140151A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社豊田中央研究所 | Iii族窒化物半導体装置およびiii族窒化物半導体基板の製造方法 |
US11101351B2 (en) | 2018-02-06 | 2021-08-24 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Group III nitride semiconductor device and method of manufacturing group III nitride semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5270997B2 (ja) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431667B2 (ja) | 窒化ガリウム半導体装置 | |
WO2020206959A1 (zh) | 一种高空穴迁移率晶体管(hhmt)及其制造方法 | |
US9184258B2 (en) | GaN based semiconductor device and method of manufacturing the same | |
US20130240951A1 (en) | Gallium nitride superjunction devices | |
US9059199B2 (en) | Method and system for a gallium nitride vertical transistor | |
JP5189771B2 (ja) | GaN系半導体素子 | |
JP5841417B2 (ja) | 窒化物半導体ダイオード | |
JP5578873B2 (ja) | 窒化ガリウム半導体装置及びその製造方法 | |
US8426895B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2004260140A (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP2014154887A (ja) | 垂直型ガリウムナイトライドトランジスタおよびその製造方法 | |
WO2013085748A1 (en) | VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE | |
US9263567B2 (en) | Nitride high electron mobility transistor having a channel forming stack | |
JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2007142243A (ja) | 窒化物半導体電界効果トランジスタ及びその製造方法 | |
US20140191241A1 (en) | Gallium nitride vertical jfet with hexagonal cell structure | |
TWI807272B (zh) | 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體(hemt)半導體裝置 | |
KR101943356B1 (ko) | 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법 | |
US7276423B2 (en) | III-nitride device and method with variable epitaxial growth direction | |
JP2009212529A (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP5270997B2 (ja) | Iii族窒化物系化合物半導体基板とその製造方法 | |
TWI732813B (zh) | 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法 | |
JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
JP5204794B2 (ja) | 半導体装置とその製造方法 | |
JP2006060071A (ja) | GaN系電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |