WO2020206959A1 - 一种高空穴迁移率晶体管(hhmt)及其制造方法 - Google Patents

一种高空穴迁移率晶体管(hhmt)及其制造方法 Download PDF

Info

Publication number
WO2020206959A1
WO2020206959A1 PCT/CN2019/109382 CN2019109382W WO2020206959A1 WO 2020206959 A1 WO2020206959 A1 WO 2020206959A1 CN 2019109382 W CN2019109382 W CN 2019109382W WO 2020206959 A1 WO2020206959 A1 WO 2020206959A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
channel
mobility transistor
hole mobility
Prior art date
Application number
PCT/CN2019/109382
Other languages
English (en)
French (fr)
Inventor
黎子兰
Original Assignee
广东致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 广东致能科技有限公司 filed Critical 广东致能科技有限公司
Priority to US17/603,297 priority Critical patent/US20220199818A1/en
Priority to EP19923756.1A priority patent/EP3955312A4/en
Publication of WO2020206959A1 publication Critical patent/WO2020206959A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Definitions

  • FIG. 1 is a schematic diagram of the structure of a high hole mobility transistor according to an embodiment of the present invention.
  • the high hole mobility transistor HHMT 100 includes a substrate 101.
  • the substrate 101 has two regions 120 and 130 with different heights, forming a stepped structure.
  • a vertical interface 121 is formed between the two regions 120 and 130.
  • the second side of the channel layer 106 away from the 2DHG 108 includes a shielding layer 117.
  • the first side and the second side of the channel layer 106 are opposite sides, wherein the first side is close to the 2DHG 108.
  • the presence of the shielding layer 117 prevents the formation of two-dimensional hole gas 2DHG on this side of the channel layer 106.
  • the shielding layer 117 occupies most or most of the area between the corresponding positions of the first electrode 111 and the second electrode 113 on the side of the channel layer 106 away from the 2DHG, so that the substrate 101 is horizontally Isolated from the channel layer 106. This can further prevent the substrate 101 from affecting the performance of the device.
  • a gate insulating layer 109 may be included between the channel providing layer 107 and the third electrode 112.
  • the gate insulating layer 109 isolates the third electrode 112 from the channel supply layer 107, which can greatly reduce the leakage current between the third electrode 112 and the first electrode 111.
  • the gate insulating layer 109 can also passivate the surface of the channel providing layer 107, which can further improve the operation stability of the high hole mobility transistor.
  • the HHMT manufacturing method 200 includes: in step 210, a vertical interface 221 is formed on a substrate 201, as shown in FIG. 2A. As a result, the first area 215 and the second area 217 with different heights are formed on the substrate 201. The vertical interface 221 is between the first area 215 and the second area 217.
  • a channel layer is formed on the buffer layer, as shown in FIG. 2H.
  • the height of the channel layer 206 is lower than the height of the shielding layer 217.
  • the channel layer 206 is formed on the buffer layer 205 by epitaxial growth. Since the right side of the channel layer is blocked by the shielding layer, only the vertical surface on the left side is exposed. In some embodiments, this exposed vertical plane is the (000-1) plane of GaN.
  • step 2120 the passivation layer 209 above the gate electrode region is removed, as shown in FIG. 2L.
  • the passivation layer above the gate electrode region can be completely removed, exposing the channel providing layer 207 above the gate electrode region.
  • a portion of the passivation layer may be selected to remain without exposing the channel providing layer 207.
  • the passivation layer between the channel supply layer 207 and the gate electrode can become a gate insulating layer.
  • Fig. 7A is a schematic diagram of a single-sided HHMT structure according to an embodiment of the present invention.
  • the high hole mobility transistor 700 includes a substrate 701, a channel layer 702 and a channel providing layer 703.
  • the channel supply layer 703 on the right side is etched. In this way, only 2DHG 704 exists on the left side, resulting in a single-sided 2DHG high hole mobility transistor.
  • a portion of the channel providing layer may remain on the top surface of the channel layer 702.
  • an insulating layer 707 may be introduced to cover the channel layer 702.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种高空穴迁移率晶体管（HHMT 100），包括：垂直界面（121）；沟道层（106），其设置在垂直界面（121）之外；沟道提供层（107），其设置在沟道层（106）之外，沟道层（106）中邻近沟道层（106）与沟道提供层（107）的界面形成垂直的二维空穴气2DHG；第一电极（111），其经配置能够与垂直的二维空穴气2DHG电连接；第二电极（113），其经配置能够与垂直的二维空穴气2DHG电连接；以及栅电极（112），其设置在沟道提供层（107）之外。还涉及一种高空穴迁移率晶体管（HHMT100）的制造方法，包括：形成垂直界面（121）；在垂直界面（121）之外形成沟道层（106）；在沟道层（106）之外形成沟道提供层（107），其中沟道层（106）中邻近沟道层（106）与沟道提供层（107）的界面形成垂直的二维空穴气2DHG；以及形成与二维空穴气2DHG电接触的第一电极（111）和第二电极（113）以及肖特基接触的栅电极（113）。

Description

一种高空穴迁移率晶体管(HHMT)及其制造方法 技术领域
本发明涉及半导体技术领域，特别涉及一种高空穴迁移率晶体管(HHMT)及其制造方法。
背景技术
III族氮化物半导体是重要的半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。由于具有直接带隙、宽禁带、高击穿电场强度等优点，以GaN为代表的III族氮化物半导体在发光器件、电力电子、射频器件等领域具有广阔的应用前景。
与传统的Si等非极性半导体材料不同，III族氮化物半导体具有极性，即是极性半导体材料。极性半导体具有许多独特的特性。尤为重要的是，在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在可吸引可移动的电子或空穴载流子，从而形成二维电子气2DEG或二维空穴气2DHG。这些二维电子气2DEG或二维空穴气2DHG的产生不需要附加电场，也不依赖于半导体内的掺杂效应，是自发产生的。极性半导体界面处的二维电子气或二维空穴气可以具有较高的面电荷密度。同时，由于不需要掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。较高的面电荷密度和迁移率使得这种界面处自发产生的二维电子或空穴气体具有良好的导通能力和很高的响应速度。
结合氮化物半导体本身固有的高击穿电场强度等优点，这种二维电子气或二维空穴气可被用于制作高空穴迁移率晶体管,在高能量、高电压或高频率的应用中性能显著优于传统的Si或GaAs器件。现有技术中，高电子迁移率晶体 管有了较多发展，而高空穴迁移率晶体管却发展比较缓慢。
发明内容
本发明提出一种高空穴迁移率晶体管(HHMT)，包括：垂直界面；沟道层，其设置在垂直界面之外；沟道提供层，其至少部分覆盖沟道层的第一侧面，其中，沟道层中邻近沟道层与沟道提供层的第一侧面形成垂直的二维空穴气2DHG；第一电极，其经配置能够与二维空穴气2DHG电连接；第二电极，其经配置能够与二维空穴气2DHG电连接；以及栅电极，其设置在沟道提供层之外。
如上所述的高空穴迁移率晶体管，其中第一侧面为III族氮化物半导体的(000-1)面，其中III族氮化物半导体为GaN。
如上所述的高空穴迁移率晶体管，其中垂直界面是Si(111)面、蓝宝石Al2O3的(0001)面、SiC的(0001)或(000-1)面、或者GaN本征衬底的(0001)面。
如上所述的高空穴迁移率晶体管，其中第一电极或第二电极与沟道提供层之间形成欧姆接触。
如上所述的高空穴迁移率晶体管，其中第一电极、第二电极和栅电极位于二维空穴气2DHG的同侧。
如上所述的高空穴迁移率晶体管，其中第一电极和第二电极和栅电极的水平高度相同或者竖直位置相同。
如上所述的高空穴迁移率晶体管，其中第一电极和第二电极与栅电极分别位于二维空穴气2DHG的两侧。
如上所述的高空穴迁移率晶体管，其中第一电极在沟道层下方延伸。
如上所述的高空穴迁移率晶体管，其中第一电极为漏极。
如上所述的高空穴迁移率晶体管，其中第二电极在沟道层上方延伸。
如上所述的高空穴迁移率晶体管，其中第二电极为源极。
如上所述的高空穴迁移率晶体管，进一步包括垂直界面上的成核层。
如上所述的高空穴迁移率晶体管，进一步包括在成核层与沟道层之间的缓冲层。
如上所述的高空穴迁移率晶体管，进一步包括在沟道层远离二维空穴气2DHG的第二侧形成的屏蔽层。
如上所述的高空穴迁移率晶体管，进一步包括沟道层和沟道提供层下方延伸的绝缘层。
如上所述的高空穴迁移率晶体管，进一步包括沟道提供层与栅电极之间的栅绝缘层。
根据本发明的另一个方面，提出一种高空穴迁移率晶体管(HHMT)，包括：鳍柱(Fin Column)，其至少一侧包括垂直延伸的沟道层和沟道提供层，其中沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维空穴气2DHG；第一电极，其与鳍柱欧姆接触，并且与2DHG电连接；第二电极，其与鳍柱欧姆接触，并且与2DHG电连接；第三电极，其设置在鳍柱上。
如上所述的高空穴迁移率晶体管，其中第一电极或第二电极为源极或漏极；第三电极为栅极。
如上所述的高空穴迁移率晶体管，进一步包括沟道提供层与栅电极之间的栅绝缘层。
如上所述的高空穴迁移率晶体管，其中第一电极、第二电极和第三电极位于鳍柱的侧面。
如上所述的高空穴迁移率晶体管，其中第一电极位于鳍柱的顶部。
如上所述的高空穴迁移率晶体管，其中第二电极位于鳍柱的底部。
如上所述的高空穴迁移率晶体管，其中第二电极的面积大于鳍柱底面的面积。
根据本发明的另一个方面，提出一种高空穴迁移率晶体管(HHMT)的制造方法，包括：形成垂直界面；在垂直界面之外形成沟道层；形成至少部分覆盖沟道层的第一侧面的沟道提供层，其中，第一侧面为III族氮化物半导体的(000-1)面，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维空穴气2DHG；以及形成与二维空穴气2DHG电接触的第一电极和第二电极以及沟道提供层外的栅电极。
如上所述的方法，其中III族氮化物半导体为GaN。
如上其中垂直界面形成于衬底上。
如上所述的方法，其中沟道提供层与栅电极之间包括栅绝缘层。
如上所述的方法，其中，在形成第一电极或第二接触欧姆电极之前，包括横向蚀刻沟道提供层或横向蚀刻沟道提供层和部分沟道层。
如上所述的方法，进一步包括在垂直界面上形成成核层，其中，形成成核层的过程中通入含氯气体。
如上所述的方法，进一步包括：形成与二维空穴气2DHG电接触第二电极以及栅电极；去除部分或全部衬底；以及在沟道层和沟道提供层下方形成第一电极。
本发明提供一种高空穴迁移率晶体管(HHMT)及其制造方法，为HHMT的应用提供了新的基础。
附图说明
图1为本发明实施例高空穴迁移率晶体管结构示意图；
图2A-图2Q为本发明一个实施例高空穴迁移率晶体管的制造方法流程图；
图3为本发明一个实施例Si衬底高空穴迁移率晶体管结构示意图；
图4是本发明一个实施例非Si衬底高空穴迁移率晶体管结构示意图；
图5A为本发明一个实施例的电极垂直排布非Si衬底高空穴迁移率晶体管 俯视图；
图5B为本发明一个实施例一种电极垂直排布立体结构示意图；
图6A为本发明一个实施例的电极水平排布或斜向排布非Si衬底高空穴迁移率晶体管俯视图；
图6B电极水平排布立体结构示意图；
图7A为根据本发明一个实施例无二维电子气高空穴迁移率晶体管结构示意图；
图7B为根据本发明一个实施例无二维电子气高空穴迁移率晶体管结构示意图；
图7C为根据本发明一个实施例无二维电子气高空穴迁移率晶体管结构示意图；
图7D为根据本发明一个实施例无二维电子气高空穴迁移率晶体管结构示意图；
图8为本发明一个实施例HHMT的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当 理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
本发明提出了一种具有垂直沟道结构的高空穴迁移率晶体管。图1是根据本发明一个实施例的高空穴迁移率晶体管结构示意图。如图所示，高空穴迁移率晶体管HHMT 100包括衬底101。衬底101具有高度不同的两个区域120和130，形成台阶状的结构。由此，在两个区域120和130中间形成了垂直界面121。
在衬底101上形成垂直界面121更利于制程工艺的设计，是一种较佳的实施例。然而本发明的方案并与仅限于此。在一些实施例中，垂直界面121也可以不形成于衬底101上。例如，可以通过在衬底上以垂直取向生长晶体或者蚀刻衬底上的已有结构而形成垂直界面121。
垂直界面的晶格具有六角对称性。例如，垂直界面是Si(111)面、蓝宝石Al 2O 3的(0001)面、SiC的(0001)或(000-1)面、或者GaN本征衬底的(0001)面。进一步地，当垂直界面形成于衬底上时，衬底可以是对应的Si衬底、蓝宝石Al 2O 3衬底、SiC衬底、或者GaN本征衬底。
HHMT100进一步包括垂直界面121之外的沟道层106和沟道提供层107。沟道层106更靠近垂直界面121。在一些实施例中，沟道层106的高度高于垂直界面121的高度。沟道提供层107生长在沟道层106之外。在沟道层106内，邻近沟道提供层107的界面上形成二维空穴气2DHG 108。在一些实施例中，沟道提供层107形成在沟道层106特定的第一侧面上，以获得2DHG 108。
非限定性地描述，沟道层106和沟道提供层107为具有极性的晶体。在二者的界面上形成异质结：晶格结构的突变引起极化电荷的积累。如果极化电荷为正，那么自由电子将倾向于补偿这些极化电荷。如果界面良好，则在临近界面的之处形成二维电子气2DEG。同样地，如果极化电荷为负，那么在临界界面的之处就会形成二维空穴气2DHG。非限定性地描述，在异质结的互补异质 界面上极化电荷极性相反。以GaN为例，GaN的(0001)面与AlGaN形成的异质结界面就会形成2DEG；而GaN的(000-1)面与AlGaN形成的异质结界面就会形成2DHG。
在一些实施例中，第一侧面可以是GaN的(000-1)面。当然，GaN以外其他能够形成异质结的晶体也可能应用于本发明之中，包括但不限于Ga/GaAs，InGaP/GaAs等。
在一些实施例中，HHMT100还包括成核层104。成核层104生长在垂直界面121上。例如，成核层104可以为AlN。在一些实施例中，HHMT100还包括缓冲层104。缓冲层105生长在成核层104上。例如，缓冲层105可以具有单层或多层结构，包括AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种。沟道层106生在成核层104或者缓冲层105之上。
HHMT100包括第一电极111、第二电极113和第三电极112。在一些实施例中，第一电极111和第二电极113与沟道提供层形成欧姆接触，从而与2DHG108电接触。
在一些实施例中，第一电极111作为漏极，提供在沟道层106或沟道提供层107上靠近衬底101的一侧。第二电极113作为源极，提供在沟道层106或沟道提供层107上远离衬底101一侧。通常情况下，作为漏极的第一电极111接入的高电压，作为源极的第二电极113远离第一电极111，以有利于提高耐压，减少损耗。
第三电极112作为栅极，提供在沟道提供层107之外。第三电极112，也被称作栅电极，其控制在第一电极111与第二电极113之间的通道区域中的电流强度。在一些实施例中，第三电极112与沟道提供层107形成肖特基接触。在一些实施例中，沟道提供层107之外还包括其他层，例如：帽层、栅绝缘层等。第三电极与帽层或栅绝缘层接触而不与沟道提供层107直接接触。第三电极112电压可控制沟道层-沟道提供层形成的异质结势阱的深度，控制势阱中 2DHG的面电荷密度，进而控制HHMT 100中第一电极111和第二电极113之间的工作电流。
优选地，第三电极112位于第一电极111和第二电极113之间，更靠近第二电极113。在作为漏极的第一电极111接入的高电压情况下，这样的设置增大了漏极和栅极之间的距离，能有效提升高空穴迁移率晶体管的耐压性。
图1示出了HHMT 100三个电极的一种布置方式。第一电极111位于下方；第三电极112位于第一电极111上方；而第二电极113位于第三电极112上方，即具有相同的竖直位置。衬底101上方仅能观察到第三电极112。这样，能够最大限度地减少芯片面积，提高集成度。在一些实施例中，第一电极111、第二电极113和第三电极112横向布置而具有相同的水平高度。这样的设置有利于引线的连接。第一电极111或第二电极113都可以成为源极或者漏极。
如图1所示，第一电极111和第二电极113位于沟道层106之外。在一些实施例中，第一电极111和第二电极113也可以分别在沟道层106的上方或者下方两侧延伸。
在一些实施例中，衬底101与沟道层106和沟道提供层107之间包括第一隔离层102。隔离层102水平横向延伸，其材料可以为SiO 2等绝缘材料。隔离层102将HHMT 100与衬底101隔离，能够避免衬底101对于器件性能产生影响，使得器件提高耐压和减小暗电流的能力都有明显提升。
在一些实施例中，衬底101与除衬底101外其他结构之间包括第二隔离层103。第二隔离层103水平横向延伸，其材料可以为SiO 2等绝缘材料。第二隔离层103将HHMT 100与衬底101隔离，能够避免衬底101对于器件性能产生影响，使得器件提高耐压和减小暗电流的能力都有明显提升。
在一些实施例，沟道层106远离2DHG 108的第二侧包括屏蔽层117。沟道层106的第一侧和第二侧为相对的两侧，其中第一侧与2DHG 108接近。屏蔽层117的存在使得沟道层106的这一侧并不会形成二维空穴气2DHG。在一 些实施例中，屏蔽层117占据沟道层106远离2DHG一侧的第一电极111与第二电极113对应位置之间的大部分或者绝大部分区域，从而在水平方向上将衬底101与沟道层106隔离。这样能够进一步避免衬底101对于器件性能产生影响。
在一些实施例中，屏蔽层117可以包围或者部分包围沟道层106和沟道提供层107。例如，屏蔽层117可以延伸到沟道层106和沟道提供层107的上方。或者，再进一步，屏蔽层117可以包覆沟道层106和沟道提供层107。这样，从而将HHMT100进一步隔离，减少周围其他材料的影响。在一些实施例中，屏蔽层117的材料可以为SiO 2等绝缘材料。屏蔽层117将HHMT 100隔离或部分隔离，对于提高器件的耐压和减小暗电流都有明显帮助。
在一些实施例，在沟道提供层107和第三电极112之间可以包括栅绝缘层109。栅绝缘层109将第三电极112和沟道提供层107隔离开，这样可以大幅降低第三电极112和第一电极111之间的漏电流。同时栅绝缘层109还能钝化沟道提供层107表面，可以进一步提升高空穴迁移率晶体管工作更稳定性。
在一些实施例中，在沟道提供层107和第三电极112之间可以包括帽层(例如AlGaN或GaN)。在一些实施例，在沟道提供层107上可以包括钝化层119。例如，钝化层119可以占据第一电极111和第二电极113之间覆盖沟道提供层的部分以及覆盖栅电极112的部分，从而对内部的沟道层106以及沟道提供层107提供保护。在一些实施例中，钝化层119的材料可以为SiN、SiO 2等绝缘材料。帽层和钝化层对于减小漏极电流崩塌，维持极化特性产生的2DHG有帮助。同时，也能减小栅极泄漏电流，防止沟道提供层107在生长完后的降温过程中发生开裂，增强源、漏极欧姆接触和击穿电压。
根据本发明一个实施例，衬底101的材料可以是Si、SiC、本征GaN或蓝宝石Al 2O 3。在一些实施例中，选择相较其他材料成本较低，工艺更为成熟的Si衬底。衬底中的Si会与沟道层106中的GaN发生回熔效应，影响沟道层106 的生长。因此，引入成核层104，其材料可以是AlN，覆盖Si衬底101的垂直界面121，以避免Si衬底101中的Si与沟道层106中的GaN直接接触。当衬底为非Si材料时，成核层104也可以存着但不是必需的。
在一些实施例中，当衬底101为非本征GaN衬底时，优选地引入缓冲层105以减少晶格差异带来的影响。缓冲层105可以是AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种，可以减小衬底101与沟道层106之间的晶格常数和热膨胀系数等差异带来的影响，有效避免氮化物外延层出现龟裂等情况。缓冲层105也是HHMT100的可选择的结构。
根据本发明一个实施例，沟道层106的材料可以是GaN。根据本发明一个实施例，沟道提供层107的材料可以是AlGaN。如本领域技术人员所了解的，例如背景技术中提及的，沟道层106和沟道提供层107还可以是其他材料。这里不再赘述。
由于自发极化和压电极化效应的存在，沟道层106与沟道提供层107界面处有很强的极化电荷。这些极化电荷的存在，会吸引并导致界面处2DHG。在一些实施例中，垂直界面121为Si衬底的(111)面、GaN的(0001)面等，沟道层为GaN，沟道提供层107仅形成于沟道层106左侧，即GaN的(000-1)面，形成只包含2DHG 108的HHMT 100。比如，垂直界面121为Si衬底的(111)面、GaN的(0001)面等，沟道提供层107形成于沟道层106左右两侧，左侧可以形成2DHG的高空穴迁移率晶体管或其他结构，右侧可以形成2DEG的高电子迁移率晶体管或其他结构。如本领域技术人员所了解的，这些变化都在本发明的范围之中。
在一些实施例中，更有利地实施仅包括2DHG的高空穴迁移率晶体管。例如，图1所示的结构中，去除2DEG能够避免2DEG对各个电极的电势变化做出响应，从而不会增加寄生电容和漏电通道，也不会增大高空穴迁移率晶体管的漏电流。因此，图1所述结构的HHMT 100工作稳定性更佳。在一些实施例 中，为了实现这种结构，可以使衬底101和屏蔽层103形成的台阶结构足够高，再生长成核层104、缓冲层105、沟道层106、沟道提供层107等结构。
在一些实施例中，隔离层102、第二隔离层103、屏蔽层117、栅绝缘层109和外绝缘层119的材料可以是由至少一种绝缘材料诸如硅氧化物、硅氮氧化物或硅氮化物形成，并也可以具有单层或者多层结构。
如本发明的一些实施例中所显示的，包括形成在垂直方向上2DHG的高空穴迁移率晶体管具有许多优良的特性。首先，高空穴迁移率晶体管的耐压能力大大提高。即使采用成本更低工艺更为成熟的Si衬底，高空穴迁移率晶体管的耐压能力也与本征GaN衬底上的高空穴迁移率晶体管接近。其次，本发明的垂直沟道器件与衬底的接触面积相对较小，受衬底的影响也相对较少，比较容易克服传统的平面器件容易出现外延层龟裂等问题。进一步地，通过提升垂直沟道的排布密度，可以增加器件的导电面积，能够更为充分地利用衬底的面积。
如本领域技术人员所知，以上的描述仅仅是示例性的说明高空穴迁移率晶体管的结构。高空穴迁移率晶体管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
本发明还提出一种高空穴迁移率晶体管的制造方法。图2A-图2Q为根据本发明一个实施例的高空穴迁移率晶体管的制造方法流程图。在本实施例中，以Si衬底上所制作器件为例。如本领域技术人员所理解，其他衬底如本征GaN、Al 2O 3(蓝宝石)、SiC等，也可以实现类似结构。
如图所示，HHMT的制造方法200包括：在步骤210，在衬底201上形成垂直界面221，如图2A所示。由此，衬底201上形成高低不同的第一区域215和第二区域217。垂直界面221在第一区域215与第二区域217之间。
在步骤220，在衬底上生长保护层，覆盖垂直表面221，如图2B所示。在 一些实施例中，在衬底201上使用LPCVD等技术生长SiN，覆盖衬底201。然后通过具有垂直取向的刻蚀技术，仅保留在垂直界面221的SiN形成的保护层231。保护层231覆盖衬底垂直界面221。
在步骤230，在衬底201上方形成第二隔离层202和隔离层203，如图2C所示。在衬底上覆盖有第二隔离层202和隔离层203。在一些实施例中，可以通过氧化技术生长SiO 2，从而在衬底上201形成绝缘层。由于衬底201的垂直界面221上覆盖有保护层231，衬底201的垂直界面221上基本没有第二隔离层202和隔离层203生长。本领域技术人员应当理解，其他形成第二隔离层和隔离层的方法也可以应用于此。
在步骤240，去除保护层，如图2D所示。在一些实施例中，通过选择性蚀刻技术，去除垂直界面221上SiN，使得衬底201的垂直界面221曝露，但同时保留了衬底201上的第二隔离层202和隔离层203。
本领域技术人员应当理解，还存在其他技术以在衬底上形成第二隔离层和隔离层，但同时曝露衬底的垂直界面。例如，可以在水平衬底上生长绝缘层。然后，绝缘层的一部分覆盖掩膜，通过光刻蚀刻绝缘层和衬底，使衬底形成第一区域215和第二区域217，其中第一区域215覆盖有绝缘层，第二区域217和垂直界面221曝露。再在所有暴露的表面上上形成保护层。再以各向异性的蚀刻方式蚀刻第二区域217上的保护层并保留垂直界面221上的保护层。之后在第二区域217上表面形成绝缘层，然后再选择性的蚀刻保护层。这样可以在第一区域215和第二区域217上覆盖绝缘层的同时使得垂直界面221曝露。
在步骤250，在衬底201曝露的垂直表面221上形成成核层204，如图2E所示。对于Si衬底，由于Ga原子的回熔(melt-back)效应，采用AlN成核层204。如本领域技术人员所知，GaN可以直接在Al 2O 3(蓝宝石)、SiC或本征GaN上成核生长，但是晶体质量控制较难。因此，在一般工艺过程中都会引入成核层204。在某些情况下，可以不必包括步骤205以引入例如低温GaN或者AlN 的成核层204。
AlN选区生长能力较弱，所以在第二隔离层202和隔离层203上也可能有一定的生长，这对半导体器件有不利的影响。在一些实施例中，可以在生长AlN后取出晶圆，通过具有各项异性的蚀刻，仅保留垂直面上的AlN成核层而把其他地方的AlN去除，例如，利用垂直向下离子轰击的干法蚀刻。由于垂直表面上的AlN受到的离子轰击较弱而其他面上的AlN受到的轰击较强，这样就可以实现仅保留垂直面上的AlN的目标。
在一些实施例中，想要去除第二隔离层202和隔离层203上的AlN还可以在形成成核层的过程中通入腐蚀性气体，例如：氯气或含氯气体。由于第二隔离层202和隔离层203是非晶或多晶结构，在氯气氛下，AlN在第二隔离层202和隔离层203上更难成核。另外，即使在第二隔离层202和隔离层203出现了AlN附着，由于附着在第二隔离层202和隔离层203上的AlN同样为非晶或多晶结构，氯气对其具有较强的腐蚀性，附着的AlN会被氯气蚀刻掉。而成核层部分的AlN是单晶结构，氯气对其的腐蚀很弱，成核层部分的AlN能在氯气氛下较好的生长。因此，这种方法同样能实现成核层的选区生长。
在步骤260，在成核层上形成缓冲层，如图2F所示。在成核层204上通过外延生长形成缓冲层205。如前所述，在本发明的半导体器件的结构中，缓冲层并不是必需的。在本质上看，缓冲层和沟道层的性质非常接近，甚至可以是同一种材料。或者说，基本的结构是沟道层/沟道提供层，而在沟道层和成核层之间可以有缓冲层。
在步骤270，在衬底上方形成屏蔽层，如图2G所示。通过薄膜沉积技术生长SiO 2，在已形成的结构上整体覆盖绝缘层。然后，通过选择性刻蚀的方式，去除部分绝缘层，仅保留垂直界面右侧的部分，形成屏蔽层217。在一些实施例中，保留的屏蔽层217的高度高于缓冲层205的高度。
由于垂直界面具有六角对称性，如果直接生长沟道层和沟道提供层会使器 件内既包含2DHG又包含2DEG。在衬底上方某一侧形成屏蔽层，能有效避免器件中不需要的2DEG或2DHG的形成。在一些实施例中，还包括其他形成屏蔽层的方式，例如：在去除保护层之前，先在垂直界面的一侧形成屏蔽层，再去除保护层露出衬底垂直界面，然后再形成成核层和缓冲层。
在步骤280，在缓冲层上形成沟道层，如图2H所示。在一些实施例中，沟道层206的高度低于屏蔽层217的高度。例如，在缓冲层205上通过外延生长形成沟道层206。由于沟道层的右侧被屏蔽层阻挡，因此仅有左侧的垂直面曝露出来。在一些实施例中，这个曝露的垂直面即为GaN的(000-1)面。
在步骤290，在沟道层上形成沟道提供层，如图2I所示。例如，在沟道层206上通过外延生长形成沟道提供层207。沟道提供层207覆盖沟道层206的上表面以及沟道层206左侧曝露的垂直面。沟道层206的右侧，由于有屏蔽层217的阻挡，而不会生长沟道提供层。
从根本上说，最为关键的是形成沟道。沟道是在具有较窄禁带宽度氮化物半导体/较宽禁带宽度氮化物半导体的界面处产生的，位于具有较低禁带宽度的沟道层内并靠近沟道层/沟道提供层的界面处。最为常见的例子是GaN/AlGaN界面，即沟道层206为GaN，沟道提供层207为AlGaN。由于沟道层左侧为GaN(000-1)面，所以，形成的沟道中的载流子为空穴。空穴主要在沟道内流动，具有较高的迁移率和电荷密度，形成二维空穴气2DHG。
在步骤2100，在绝缘层202上形成第一电极211，如图2J所示。在一些实施例中，可以蚀刻定义漏区的沟道提供层207以及部分沟道层206，然后在曝露的区域形成第一电极211。电极沉积方法可以使用，例如：电子束蒸发物理沉积方法或电化学方法。第一电极211与沟道层206接触，并能够与2DHG电连接，形成欧姆接触。在一些实施例中，可以不必进行部分蚀刻。在沟道提供层207定义漏区的部分形成第一电极211。第一电极211与沟道提供层207形成接触，并也能够实现与2DHG电连接，形成欧姆接触。
通常来说第一电极材料为金属。在一些实施例中，在第一电极沉积的过程中除了底部会沉积，侧面也会有少量沉积，可以通过各向同性刻蚀去除在侧壁的不需要沉积的金属层。
在步骤2110，形成钝化层209，包覆沟道提供层207以及第一电极211，如图2K所示。在沟道提供层207外可以通过材料沉积的方式在沟道提供层207上形成绝缘层209。例如，通过CVD技术生长SiO 2。
在步骤2120，去除栅电极区域位置上方的钝化层209，如图2L所示。在一些实施例中，可以将栅电极区域位置上方的钝化层完全去除，曝露出栅电极区域位置上方的沟道提供层207。在另一些实施例中，可以选择保留部分钝化层，而不必曝露出沟道提供层207。在形成栅电极之后，沟道提供层207与栅电极之间的钝化层能够成为栅绝缘层。
在步骤2130，在钝化层209上形成第三电极212，如图2M所示。第三电极212作为栅极提供在沟道提供层209之外。第三电极212与栅绝缘层或者沟道提供层207形成肖特基接触。第三电极可以使用，例如：电子束蒸发物理沉积方法或电化学方法形成。
通常来说第三电极材料为金属。在一些实施例中，在第三电极沉积的过程中除了底部会沉积，侧面也会有少量沉积，可以通过各向同性腐蚀去除在侧壁的不需要沉积的金属层。
在步骤2140，形成钝化层209，包覆第三电极，如图2N所示。在一些实施例中，可以通过CVD沉积的方式形成钝化层209，包覆第三电极。例如，通过CVD沉积生长SiO 2。
在步骤2150，去掉第一电极区域位置上方的钝化层209，如图2O所示。与步骤2110类似，通过选择性蚀刻技术，刻蚀暴露出第一电极区域位置上方的钝化层，但同时保留了沟道提供层外的部分绝缘层。
在步骤2160，在钝化层209上形成第二电极213，如图2P所示。与步骤 290类似，可以部分蚀刻源极对应位置的钝化层209和沟道提供层207或者部分沟道层206，在曝露的沟道层206之外形成第二电极213。电极形成方法可以使用，例如：电子束蒸发物理沉积方法或电化学方法。第二电极213与沟道提供层207接触，并且能够与2DHG形成欧姆连接。
通常来说第二电极材料为金属。在一些实施例中，在第二电极沉积的过程中除了底部会沉积，侧面也会有少量沉积，可以通过各向同性腐蚀去除在侧壁的不需要沉积的金属层。
在步骤2170，形成钝化层209，包覆第二电极213，如图2Q所示。在一些实施例中，可以通过CVD沉积的方式形成钝化层209。例如，通过CVD沉积生长SiO 2。
在一些实施例中，沟道提供层上形成绝缘层时，可以在外延生长完氮化物半导体后在同一生长设备中原位(in-situ)生成，例如原位生长SiN绝缘层，也可以在晶片取出后再额外生成。
图3为本发明一个实施例高空穴迁移率晶体管HHMT结构示意图。在图3的实施例中，在沟道层的另一侧还形成了二维电子气2DEG。如图所示，高空穴迁移率晶体管300包括：衬底301、成核层304、缓冲层305、沟道层306、沟道提供层307、第二隔离层302和隔离层303等。在沟道提供层307上一侧形成与2DHG 308欧姆接触的第一电极333和第二电极330以及在沟道提供层307上的与沟道提供层307构成肖特基接触的第三电极332。与图1所示高空穴迁移率晶体管类似的结构在此不再赘述。在图3所示的实施例中，在沟道层306的左侧形成HHMT。然而，相较图1中的结构，图3所示结构制备工艺更加简单。
图4是根据本发明一个实施例的高空穴迁移率晶体管HHMT的结构示意图。在图4所示的实施例中，衬底可以采用GaN本征衬底。这种结构和制程工艺都相对简单。
如图所示，HHMT 400包括衬底401以及形成于衬底401上垂直界面，从而形成台阶状的衬底结构。HHMT 400包括成沟道层406和沟道提供层407。沟道层406长在衬底401的垂直界面之外。沟道提供层407生在沟道层406之外并覆盖沟道层406。在沟道层406内靠近沟道提供层407的界面附近形成2DHG 409和2DEG 408。在沟道提供层407上形成与2DHG欧姆接触的第一电极411和第二电极413，以及在沟道提供层407上的与沟道提供层407构成肖特基接触的第二电极412。在其他一些实施例中，衬底材料也可以为SiC或蓝宝石Al 2O 3。
在图5A-5B和图6A-6B的实施例中示出了HHMT两个电极的不同布置。图5A为本发明一个实施例的HHMT的俯视图；图5B为本发明一个实施例HHMT电极设置的立体图。如图所示，HHMT 500包括：沟道层501、沟道提供层502、2DEG 503、2DHG 504、第一电极505、第二电极506和第三电极507。如图5B所示，第一电极505、第二电极506和第三电极507垂直排布而在图5A中仅能看到第二电极506。这种排布方式有利于减小占据的芯片面积。
图6A为本发明一个实施例HHMT的俯视图；图6B为本发明一个实施例HHMT电极设置的立体图。
如图所示，高空穴迁移率晶体管600包括：沟道层601、沟道提供层602、2DEG 603、2DHG 604、第一电极605、第二电极606和第三电极607。结合图4所示结构，在图6A和图6B中示出实施例中，第一电极605、第二电极606和第三电极607横向排布，具有相同的水平高度。
如本领域技术人员所知，以上的描述仅仅是示例性的说明高空穴迁移率晶体管的结构。高空穴迁移率晶体管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
图7A-7C中示出了其他结构的单侧HHMT结构。图7A是根据本发明一 个实施例的单侧HHMT结构示意图。与图4实施例的结构类似，高空穴迁移率晶体管700包括衬底701、沟道层702和沟道提供层703。如图所示，在沟道层702外的沟道提供层703生长完成后，蚀刻右侧部分的沟道提供层703。这样，只在左侧存在2DHG 704，从而得到单侧2DHG的高空穴迁移率晶体管。在一些实施例中，沟道层702顶面可以保留部分沟道提供层。在一些实施例中，可以引入绝缘层707以覆盖沟道层702。
图7B是根据本发明另一个实施例的单侧高空穴迁移率晶体管结构示意图。与图4实施例的结构类似，高空穴迁移率晶体管720包括衬底701、沟道层702和沟道提供层703。如图所示，在沟道层702生长完后，生长绝缘层708。接下来，蚀刻掉沟道层702左侧的绝缘层708，然后生长沟道提供层703。即生成沟道层后采用绝缘层保护沟道层，再生长沟道提供层。这样，只在左侧存在2DHG 704，从而得到单侧2DHG的高空穴迁移率晶体管。
图7C是根据本发明另一个实施例的单侧高电子迁移率晶体管结构示意图。与图4实施例的结构类似，高电子迁移率晶体管720包括衬底701、隔离层702、屏蔽层703、成核层703、缓冲层704、沟道层706、沟道提供层707、栅绝缘层709、钝化层719、第一电极711、第二电极713和第三电极712。
如图所示，在成核层704生长前，先在衬底形成右高左低台阶，同时高低台阶间包含沟槽的结构。然后生长绝缘层，接着刻蚀沟槽内靠近垂直界面的绝缘层，使衬底的垂直界面曝露出来。再分别生长成核层704、缓冲层705、沟道层706和沟道提供层707。这样，只在左侧存在2DHG 708，从而得到单侧2DHG的高电子迁移率晶体管。类似地，形成左高右低，同时高低台阶间包含沟槽的结构，再生长沟道层706和沟道提供层707，得到单侧2DEG的高电子迁移率晶体管。
图7D是根据本发明另一个实施例的单侧高空穴迁移率晶体管结构示意图。与图4实施例的结构类似，高空穴迁移率晶体管720包括衬底701、隔离 层702、屏蔽层703、沟道层706、沟道提供层707、第一电极711、第二电极713和第三电极712。
如图所示，在生长沟道层706到一定高度后，在沟道层上方形成第三电极712，但仍曝露部分沟道层706。然后，继续在曝露出的沟道层706上继续生长沟道层706，覆盖部分第三电极712。在生长沟道提供层707，但仅保留左侧的沟道提供层707，从而得到单侧2DHG 704。在沟道层706和沟道提供层707右侧再形成屏蔽层703，从而得到第三电极712在右侧，而第一电极和第三电极在左侧的高空穴迁移率晶体管。
图8为本发明一个实施例HHMT的结构示意图。如图所示，HHMT 800包括：沟道层802、沟道提供层803、2DHG 804、屏蔽层809、第一电极835、第二电极830和第三电极832。与其他实施例的结构不同，第一电极835沿着沟道层802和沟道提供层803的下方横向延伸。在一些实施例中，第一电极835设置在衬底上。在完成第一电极835上方的结构制备后，保留下方的衬底。在一些实施例中，第一电极835下方的衬底可以部分或全部去除。这样，第一电极835可以从下方引出实现电连接；而第二电极830和第三电极832仍从上方引出实现电连接。与所有电极都是从上方引出实现电连接的方案相比，由于第一电极电压较高，需要较大的绝缘距离，对缩小器件尺寸不利。而图8所示结构中，从器件上方引出具有较低电位的第二电极和第三电极而从器件下方引出第一电极，能够有效的节省了空间，降低了寄生电容电感，也利于后续的器件封装。进一步地，图8所示的结构通过去除硅衬底降低了器件的热阻，热量可以有效地两面导出，尤其是第一电极可直接与导热装置连接，能够极大地减低了热阻。
在制备图8所示HHMT时，可以先形成第二电极和第三电极。然后去除大部分或全部硅衬底以暴露2DHG 804后，再形成第一电极835。在一些实施例中，由于去除衬底后晶圆的机械强度大幅降低，优选地在去除硅衬底前给晶 圆增加支撑结构。
在一些实施例中，第二电极830沿着沟道层806和/或沟道提供层807的上方横向延伸。第二电极设置于器件的上方有利于后期的电连接，也有利于电极之间的隔离，提高耐压和减少暗电流。
如本领域技术人员所知，以上的描述仅仅是示例性的说明高空穴迁移率晶体管的结构。高空穴迁移率晶体管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。

Claims (31)

  1. 一种高空穴迁移率晶体管(HHMT)，包括：
    垂直界面；
    沟道层，其设置在垂直界面之外；
    沟道提供层，其至少部分覆盖沟道层的第一侧面，其中，沟道层中邻近沟道层与沟道提供层的第一侧面形成垂直的二维空穴气2DHG；
    第一电极，其经配置能够与二维空穴气2DHG电连接；
    第二电极，其经配置能够与二维空穴气2DHG电连接；以及
    栅电极，其设置在沟道提供层之外。
  2. 根据权利要求1所述的高空穴迁移率晶体管，其中第一侧面为III族氮化物半导体的(000-1)面。
  3. 根据权利要求2所述的高空穴迁移率晶体管，其中III族氮化物半导体为GaN。
  4. 根据权利要求1所述的高空穴迁移率晶体管，其中垂直界面是Si(111)面、蓝宝石Al 2O 3的(0001)面、SiC的(0001)或(000-1)面、或者GaN本征衬底的(0001)面。
  5. 根据权利要求1所述的高空穴迁移率晶体管，其中第一电极或第二电极与沟道提供层之间形成欧姆接触。
  6. 根据权利要求1所述的高空穴迁移率晶体管，其中第一电极、第二电极和栅电极位于二维空穴气2DHG的同侧。
  7. 根据权利要求1所述的高空穴迁移率晶体管，其中第一电极和第二电极和栅电极的水平高度相同或者竖直位置相同。
  8. 根据权利要求1所述的高空穴迁移率晶体管，其中第一电极和第二电极与栅电极分别位于二维空穴气2DHG的两侧。
  9. 根据权利要求1所述的高空穴迁移率晶体管，其中第一电极在沟道层下方延伸。
  10. 根据权利要求9所述的高空穴迁移率晶体管，其中第一电极为漏极。
  11. 根据权利要求1所述的高空穴迁移率晶体管，其中第二电极在沟道层上方延伸。
  12. 根据权利要求11所述的高空穴迁移率晶体管，其中第二电极为源极。
  13. 根据权利要求1所述的高空穴迁移率晶体管，进一步包括垂直界面上的成核层。
  14. 根据权利要求13所述的高空穴迁移率晶体管，进一步包括在成核层与沟道层之间的缓冲层。
  15. 根据权利要求1所述的高空穴迁移率晶体管，进一步包括在沟道层远离二维空穴气2DHG的第二侧形成的屏蔽层。
  16. 根据权利要求1所述的高空穴迁移率晶体管，进一步包括沟道层和沟道提供层下方延伸的绝缘层。
  17. 根据权利要求1所述的高空穴迁移率晶体管，进一步包括沟道提供层与栅电极之间的栅绝缘层。
  18. 一种高空穴迁移率晶体管(HHMT)，包括：
    鳍柱(Fin Column)，其至少一侧包括垂直延伸的沟道层和沟道提供层，其中沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维空穴气2DHG；
    第一电极，其与鳍柱欧姆接触，并且与2DHG电连接；
    第二电极，其与鳍柱欧姆接触，并且与2DHG电连接；
    第三电极，其设置在鳍柱上。
  19. 根据权利要求18所述的高空穴迁移率晶体管，其中第一电极或第二电极为源极或漏极；第三电极为栅极。
  20. 根据权利要求18所述的高空穴迁移率晶体管，进一步包括沟道提供层与栅电极之间的栅绝缘层。
  21. 根据权利要求18所述的高空穴迁移率晶体管，其中第一电极、第二电极和第三电极位于鳍柱的侧面。
  22. 根据权利要求18所述的高空穴迁移率晶体管，其中第一电极位于鳍柱的顶部。
  23. 根据权利要求18所述的高空穴迁移率晶体管，其中第二电极位于鳍柱的底部。
  24. 根据权利要求23所述的高空穴迁移率晶体管，其中第二电极的面积大于鳍柱底面的面积。
  25. 一种高空穴迁移率晶体管(HHMT)的制造方法，包括：
    形成垂直界面；
    在垂直界面之外形成沟道层；
    形成至少部分覆盖沟道层的第一侧面的沟道提供层，其中，第一侧面为III族氮化物半导体的(000-1)面，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维空穴气2DHG；以及
    形成与二维空穴气2DHG电接触的第一电极和第二电极以及沟道提供层外的栅电极。
  26. 根据权利要求25所述的方法，其中III族氮化物半导体为GaN。
  27. 根据权利要求25所述的方法，其中垂直界面形成于衬底上。
  28. 根据权利要求25所述的方法，其中沟道提供层与栅电极之间包括栅绝缘层。
  29. 根据权利要求25所述的方法，其中，在形成第一电极或第二接触欧姆电极之前，包括横向蚀刻沟道提供层或横向蚀刻沟道提供层和部分沟道层。
  30. 根据权利要求25所述的方法，进一步包括在垂直界面上形成成核层，其中，形成成核层的过程中通入含氯气体。
  31. 根据权利要求25所述的方法，进一步包括：形成与二维空穴气2DHG电接触第二电极以及栅电极；去除部分或全部衬底；以及在沟道层和沟道提供层下方形成第一电极。
PCT/CN2019/109382 2019-04-12 2019-09-30 一种高空穴迁移率晶体管(hhmt)及其制造方法 WO2020206959A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/603,297 US20220199818A1 (en) 2019-04-12 2019-09-30 High hole mobility transistor (hhmt) and method of manufacturing the same
EP19923756.1A EP3955312A4 (en) 2019-04-12 2019-09-30 HIGH HOLE MOBILITY TRANSISTOR (HHMT) AND METHOD OF MANUFACTURE THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910291624 2019-04-12
CN201910291624.6 2019-04-12

Publications (1)

Publication Number Publication Date
WO2020206959A1 true WO2020206959A1 (zh) 2020-10-15

Family

ID=67822538

Family Applications (3)

Application Number Title Priority Date Filing Date
PCT/CN2019/109382 WO2020206959A1 (zh) 2019-04-12 2019-09-30 一种高空穴迁移率晶体管(hhmt)及其制造方法
PCT/CN2020/072766 WO2020207098A1 (zh) 2019-04-12 2020-01-17 一种半导体器件及其制备方法
PCT/CN2021/078736 WO2021175222A1 (zh) 2019-04-12 2021-03-02 一种半导体器件、制造方法及其应用

Family Applications After (2)

Application Number Title Priority Date Filing Date
PCT/CN2020/072766 WO2020207098A1 (zh) 2019-04-12 2020-01-17 一种半导体器件及其制备方法
PCT/CN2021/078736 WO2021175222A1 (zh) 2019-04-12 2021-03-02 一种半导体器件、制造方法及其应用

Country Status (7)

Country Link
US (4) US20220199818A1 (zh)
EP (3) EP3955312A4 (zh)
JP (1) JP7497446B2 (zh)
KR (1) KR20220136421A (zh)
CN (7) CN117317001A (zh)
TW (1) TWI749493B (zh)
WO (3) WO2020206959A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863956A (zh) * 2019-04-12 2020-10-30 广东致能科技有限公司 一种半导体装置及其制造方法
CN117317001A (zh) * 2019-04-12 2023-12-29 广东致能科技有限公司 一种半导体器件及其制造方法
WO2020206960A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种高电子迁移率晶体管(hemt)及其制造方法
CN113140628B (zh) * 2020-01-17 2023-09-29 广东致能科技有限公司 一种半导体器件及其制造方法
KR20220165741A (ko) * 2020-04-13 2022-12-15 광동 즈넝 테크놀로지 컴퍼니 리미티드 핀형 반도체 소자, 제조 방법 및 그 응용
US20220384633A1 (en) * 2020-04-13 2022-12-01 Guangdong Zhineng Technology Co., Ltd. Hole Channel Semiconductor Transistor, Manufacturing Method, and Application thereof
CN113571515B (zh) * 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
CN113948582B (zh) * 2020-07-15 2024-07-02 广东致能科技有限公司 一种二极管及其制造方法
WO2022171168A1 (zh) * 2021-02-10 2022-08-18 广东致能科技有限公司 一种体滤波器
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
US20230207677A1 (en) * 2021-12-28 2023-06-29 Raytheon Company AlN CHANNEL HETEROSTRUCTURE FIELD EFFECT TRANSISTOR
CN117198877A (zh) * 2022-05-30 2023-12-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN116072531B (zh) * 2023-03-07 2023-08-22 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法
CN116344612B (zh) * 2023-05-24 2023-08-04 湖北九峰山实验室 垂直功率器件及其制作方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410045A (zh) * 2016-12-08 2017-02-15 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
US20170133495A1 (en) * 2015-11-09 2017-05-11 Gachon University Of Industry-Academic Cooperation Foundation Transistor having germanium channel on silicon nanowire and fabrication method thereof
CN109524460A (zh) * 2017-09-19 2019-03-26 世界先进积体电路股份有限公司 高空穴移动率晶体管
US10332691B2 (en) * 2016-12-08 2019-06-25 Xidian University Method for manufacturing HEMT/HHMT device based on CH3NH3PbI3 material

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
DE102007052202B3 (de) * 2007-10-30 2008-11-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
US8692319B2 (en) * 2011-06-03 2014-04-08 Infineon Technologies Austria Ag Lateral trench MESFET
KR101678044B1 (ko) * 2011-12-19 2016-11-21 인텔 코포레이션 비평면 iii-n 트랜지스터
KR20140013618A (ko) * 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
DE102012217073A1 (de) * 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
TWI496285B (zh) * 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9202888B2 (en) * 2013-06-18 2015-12-01 Stephen P. Barlow Trench high electron mobility transistor device
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
KR101940234B1 (ko) * 2013-12-03 2019-01-21 한국전자통신연구원 쇼트키 다이오드 및 그의 제조방법
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
CN106796952B (zh) * 2014-09-25 2020-11-06 英特尔公司 独立式硅台面上的ⅲ-n族外延器件结构
CN105280725B (zh) * 2015-04-17 2019-03-12 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
US10461082B2 (en) * 2015-06-26 2019-10-29 Intel Corporation Well-based integration of heteroepitaxial N-type transistors with P-type transistors
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
CN105448977A (zh) * 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN105679823B (zh) * 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
JP6866619B2 (ja) * 2016-12-01 2021-04-28 日産自動車株式会社 半導体装置
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
CN106684143A (zh) * 2017-02-17 2017-05-17 杭州电子科技大学 基于垂直沟道的异质结场效应管器件及其制备方法
US9978872B1 (en) * 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
WO2018181237A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置
WO2019066916A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
CN108511513B (zh) * 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
US20210028303A1 (en) * 2018-03-29 2021-01-28 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for fabricating the same
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN117317001A (zh) * 2019-04-12 2023-12-29 广东致能科技有限公司 一种半导体器件及其制造方法
US11367787B2 (en) * 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133495A1 (en) * 2015-11-09 2017-05-11 Gachon University Of Industry-Academic Cooperation Foundation Transistor having germanium channel on silicon nanowire and fabrication method thereof
CN106410045A (zh) * 2016-12-08 2017-02-15 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
US10332691B2 (en) * 2016-12-08 2019-06-25 Xidian University Method for manufacturing HEMT/HHMT device based on CH3NH3PbI3 material
CN109524460A (zh) * 2017-09-19 2019-03-26 世界先进积体电路股份有限公司 高空穴移动率晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3955312A4 *

Also Published As

Publication number Publication date
WO2021175222A1 (zh) 2021-09-10
JP7497446B2 (ja) 2024-06-10
EP3955315A4 (en) 2022-06-15
US20220199818A1 (en) 2022-06-23
US20200328297A1 (en) 2020-10-15
CN111816706A (zh) 2020-10-23
EP3955312A4 (en) 2022-10-19
CN110400848A (zh) 2019-11-01
CN117334738A (zh) 2024-01-02
CN110224019A (zh) 2019-09-10
EP4068387A1 (en) 2022-10-05
TWI749493B (zh) 2021-12-11
CN111816706B (zh) 2024-09-06
CN111816700B (zh) 2024-09-06
US20220199819A1 (en) 2022-06-23
EP4068387A4 (en) 2023-01-11
CN111816702A (zh) 2020-10-23
US11830940B2 (en) 2023-11-28
CN110400848B (zh) 2022-12-02
WO2020207098A1 (zh) 2020-10-15
CN110224019B (zh) 2023-12-01
EP3955315B1 (en) 2024-09-18
EP3955312A1 (en) 2022-02-16
TW202105719A (zh) 2021-02-01
KR20220136421A (ko) 2022-10-07
CN117317001A (zh) 2023-12-29
JP2023515048A (ja) 2023-04-12
US20230047052A1 (en) 2023-02-16
CN111816700A (zh) 2020-10-23
EP3955315A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
WO2020206959A1 (zh) 一种高空穴迁移率晶体管(hhmt)及其制造方法
US8890239B2 (en) Semiconductor device and method for producing the same
US20140209922A1 (en) Semiconductor device
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
JP7397982B2 (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
US12040356B2 (en) Fin-shaped semiconductor device, fabrication method, and application thereof
US20230335631A1 (en) Semiconductor device and manufacturing method therefor
WO2021218371A1 (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
TWI789797B (zh) 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法
JP5270997B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
WO2024000431A1 (zh) 一种半导体器件及其制造方法
US20240222490A1 (en) Semiconductor device and manufacturing method
TW202407775A (zh) 半導體裝置以及其製作方法
TW202427571A (zh) 半導體器件及製造方法
CN118281080A (zh) 一种肖特基二极管及制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19923756

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019923756

Country of ref document: EP

Effective date: 20211112