CN111816702A - 一种空穴沟道半导体晶体管、制造方法及其应用 - Google Patents

一种空穴沟道半导体晶体管、制造方法及其应用 Download PDF

Info

Publication number
CN111816702A
CN111816702A CN202010288958.0A CN202010288958A CN111816702A CN 111816702 A CN111816702 A CN 111816702A CN 202010288958 A CN202010288958 A CN 202010288958A CN 111816702 A CN111816702 A CN 111816702A
Authority
CN
China
Prior art keywords
layer
channel
channel layer
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010288958.0A
Other languages
English (en)
Inventor
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhineng Technology Co Ltd
Original Assignee
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhineng Technology Co Ltd filed Critical Guangdong Zhineng Technology Co Ltd
Publication of CN111816702A publication Critical patent/CN111816702A/zh
Priority to JP2022528141A priority Critical patent/JP7397982B2/ja
Priority to US17/594,846 priority patent/US20220384633A1/en
Priority to PCT/CN2021/078960 priority patent/WO2021208624A1/zh
Priority to EP21786315.8A priority patent/EP3944337A4/en
Priority to KR1020227015501A priority patent/KR20220078677A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开内容提供一种非平面空穴沟道晶体管及其制作方法，所述非平面空穴沟道晶体管具有一基片，所述基片表面具有包括垂直表面的台阶结构，以所述垂直表面为核心，侧向外延生长非平面沟道层，在所述沟道层上形成势垒层，从而同时在所述势垒层和所述沟道层的界面处形成二维空穴气和/或二维电子气。本公开内容提供具有工艺简单、成本低廉、在单位面积上实现更高的沟道密度，具有高耐受电压、高功率和低导通电阻等高性能、安全、节能的常闭型空穴沟道III族氮化物晶体管。

Description

一种空穴沟道半导体晶体管、制造方法及其应用
技术领域
本公开内容涉及半导体领域，更具体而言，涉及一种空穴沟道III族氮化物半导体晶体管、制造方法及其应用。
背景技术
III族氮化物半导体是一种重要的新型半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。利用所述III族氮化物半导体具有直接带隙、宽禁带、高击穿电场强度等优点，通过器件结构与工艺的优化设计，III族氮化物半导体在功率半导体和无线通信领域拥有巨大前景。目前虽然探索了实现空穴沟道III族氮化物晶体管的可能性，但迄今为止，制造这种类型的晶体管被证明是非常具有挑战性的。
此外，现有的III族氮化物半导体晶体管的结构设计多为横向器件，单位面积上的集成度不够高；以及现有的III族氮化物半导体器件晶体管为常开型器件，对节约能源和应用安全也很不利。
基于此，本公开内容提供一种新颖的空穴沟道III族氮化物晶体管结构及其制造方法，旨在克服上述缺陷，提供具有工艺简单、成本低廉、在单位面积上实现更高的沟道密度，具有高耐受电压、高功率和低导通电阻等高性能、安全、节能的常闭型空穴沟道III族氮化物晶体管。
发明内容
在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开内容的一方面，提供一种非平面空穴沟道半导体晶体管的制造方法，包括：
提供一基片，在其上表面刻蚀出台阶状结构，所述台阶状结构具有大致平行的第一表面和第二表面，以及分别连接第一表面和第二表面的垂直表面，且所述垂直表面的晶格具有六角对称性；
从所述垂直表面处为核心，受所述第二表面的限制，垂直所述第二表面侧向外延生长非平面沟道层；
在所述沟道层上形成势垒层，从而同时在所述势垒层和所述沟道层的界面处形成二维空穴气及不可移动的背景负电荷；和/或所述二维电子气及不可移动的背景正电荷。
进一步的，其中所述基片选自Al2O3、4H－SiC、(110)面的硅或(112)面的硅。
进一步的，其中所述垂直表面选自Al2O3的(0001)面，4H－SiC的(0001)面或硅的(111)面。
进一步的，其中在所述基片的除所述垂直表面外的其他表面上形成第一绝缘层。
进一步的，其中所述第一绝缘层形成的方法包括在所述基片上共面沉积SiN，通过垂直取向的蚀刻技术，仅保留所述垂直表面上的SiN，然后在除垂直表面以外的其他表面上形成二氧化硅层，进而通过湿法腐蚀去除侧壁上的SiN，保留所述其它表面上的二氧化硅层。
进一步的，还包括在所述垂直表面处形成成核层，所述成核层形成在所述垂直表面的部分表面上；或所述成核层形成在所述垂直表面的全部表面上。
进一步的，其中由所述成核层材料形成的多晶或非晶层去除或保留在所述第一绝缘层上。
进一步的，其中当所述基片为硅基片时，必须具有所述成核层。
进一步的，还包括以所述成核层为核心，侧向外延生长一缓冲层。
进一步的，还包括以所述成核层或以所述缓冲层为核心，侧向外延生长第一沟道层。
进一步的，还包括以所述第一沟道层为核心，侧向外延生长一N型掩埋层。
进一步的，其中所述掩埋层能耗尽95－100％的二维空穴气。
进一步的，其中能通过将所述N型掩埋层与所述二维空穴气构成体二极管。
进一步的，还包括以所述第一沟道层或所述掩埋层为核心，继续侧向外延生长第二沟道层。
进一步的，其中所述第一沟道层和第二沟道层的材料相同或不同。
进一步的，其中所述第一沟道层为N－型GaN，所述第二沟道层为GaN或者所述第一沟道层为P－型GaN，所述第二沟道层为GaN。
进一步的，还包括露出所述第一沟槽层的
Figure BDA0002448694880000021
面；或同时露出所述第一沟道层的(0001)面和
Figure BDA0002448694880000022
面。
进一步的，其中还包括去除覆盖在所述第一沟道层＜0001＞方向的所述势垒层。
进一步的，其中在所述第一沟道层＜0001＞方向上形成第四绝缘层。
进一步的，其中当所述第一沟道层为P－型GaN时，所述第一沟道层与所述N型掩埋层形成PN结构。
进一步的，还包括在沉积所述势垒层之前，沉积形成第三沟道层。
进一步的，其中所述第三沟道层为非故意掺杂、或本征的GaN；或者为掺杂浓度较低的GaN或者InGaN。
进一步的，还包括形成晶体管的源电极、漏电极和栅电极。
进一步的，其中所述源电极和漏电极与所述晶体管的所述沟道层进行物理接触，并与所述二维空穴气欧姆接触；或者所述源电极和漏电极与所述势垒层进行物理接触，形成欧姆接触。
进一步的，其中所述栅电极与所述势垒层形成肖特基接触或形成绝缘接触。
进一步的，其中所述绝缘接触为在所述势垒层上对应于所述栅电极位置处形成一栅绝缘层。
进一步的，其中所述栅绝缘层的形成方法是通过MOCVD法形成所述势垒层后，在线(in－situ)同位生长所述栅绝缘层；或者所述栅绝缘层在与所述势垒层不同的生长设备中另行生长。
进一步的，其中所述漏极、栅极和源极在大致垂直所述基片的第一表面的方向上依序设置，所述源极和漏极的位置能互换。
进一步的，还包括形成与所述掩埋层连接的体电极。
进一步的，其中通过与所述掩埋层物理接触形成所述体电极。
进一步的，其中通过与所述二维电子气欧姆接触形成所述体电极，进而通过所述二维电子气使得所述体电极与所述掩埋层电性连接。
进一步的，其中所述体电极在所述器件被关闭时，耗尽第二和第三电极之间的全部或部分二维电子气，进而仅剩下所述背景正电荷，从而部分抵消原2DHG内所述背景负电荷产生的电场，使得所述电场分布更均匀。
进一步的，其中所述漏极的形成方法进一步包括通过在所述基片第一表面上形成第一金属层，各项同性刻蚀去除所述晶体管的所述势垒层
Figure BDA0002448694880000031
面上少量沉积的所述第一金属层。
进一步的，其中所述栅极的形成方法进一步包括在所述第一金属层上共面沉积形成第二绝缘层，所述第二绝缘层的高度露出所述势垒层或所述栅绝缘层，然后再在所述第二绝缘层上形成第二金属层，各项同性刻蚀去除所述晶体管的所述势垒层
Figure BDA0002448694880000032
面上少量沉积的所述第二金属层。
进一步的，其中所述源极的形成方法进一步在所述第二金属层上共面沉积形成第三绝缘层，然后再在所述第三绝缘层上形成第三金属层，然后通过光刻蚀刻形成所述源极。
根据本公开内容的另一方面，提供一种非平面空穴沟道半导体晶体管，包括：
一基片，其上形成一台阶状结构，所述台阶状结构具有大致平行的第一表面和第二表面，以及分别连接第一表面和第二表面的垂直表面，且所述垂直表面的晶格具有六角对称性；
以所述垂直表面为核心，受所述第二表面的限制，垂直所述第二表面侧向外延生长的非平面沟道层；
在所述沟道层上形成所述势垒层，从而同时在所述势垒层和所述沟道层的界面处形成二维空穴气和/或所述二维电子气。
进一步的，其中所述基片选自Al2O3、本征GaN、4H－SiC以及(110)面的硅或者(112)面的硅。
进一步的，其中所述垂直表面选自Al2O3的(0001)面，4H－SiC的(0001)面以及硅的(111)面。
进一步的，其中在所述基片的除所述垂直表面外的其他表面上具有第一绝缘层。
进一步的，其中在所述基片的所述垂直表面上具有一成核层。
进一步的，其中在所述第一绝缘层上具有所述成核层材料形成的多晶或非晶层。
进一步的，其中在所述成核层外还具有一缓冲层，所述缓冲层具有单层或多层结构。
进一步的，其中在所述成核层外具有第一沟道层。
进一步的，其中在所述缓冲层外具有第一沟道层。
进一步的，其中在所述第一沟道层上具有一N型掩埋层，所述N型掩埋层与所述二维空穴气形成体二极管结构。
进一步的，其中还具有一第二沟道层。
进一步的，其中所述第一沟道层和第二沟道层的材料相同或不同。
进一步的，其中所述第一沟道层为N－型GaN或P－型GaN，所述第二沟道层为GaN。
进一步的，其中还具有第三沟道层，所述第三沟道层为非故意掺杂或本征的GaN，或者为InGaN或者所述第三沟道层为掺杂浓度较低的GaN。
进一步的，其中在所述第一沟道层＜0001＞方向上不具有所述势垒层。
进一步的，其中在所述第一沟道层＜0001＞方向上具有第四绝缘层。
进一步的，其中所述当所述第一沟道层为P型GaN时，所述第一沟道层与所述掩埋层形成体二极管结构。
进一步的，其中还具有源电极、漏电极和栅电极。
进一步的，其中所述源电极/漏电极与所述晶体管的所述沟道层进行物理接触，并与所述二维空穴气欧姆接触；或者所述源电极/漏电极与所述势垒层进行物理接触，形成欧姆接触。
进一步的，其中所述栅电极与所述势垒层形成肖特基接触或形成绝缘接触。
进一步的，其中绝缘接触是在所述栅电极和所述势垒层之间具有一栅绝缘层。
进一步的，其中所述漏极、栅极和源极在大致垂直所述基片的第一表面的方向上依序设置，所述源极和漏极的位置能互换。
进一步的，其中还具有一体电极，所述体电极与所述掩埋层电性连接，通过所述体电极的设置，在稳定阈值电压的同时使得所述掩埋层与所述二维空穴气形成的体二极管导通相对于所述晶体管沟道电流方向反向的电流；或者通过所述体电极的连接，实现所述掩埋层与所述P－型GaN构成的所述第一沟道层形成的体二极管的电路应用。
进一步的，其中所述体电极与所述掩埋层物理连接，或者所述体电极通过所述二维电子气欧姆接触。
进一步的，其中所述第一沟道层中对应于漏极区域进行P－型掺杂，所述第二沟道层中对应于源极区域进行P－型掺杂。
根据本公开内容的另一方面，提供一种非平面空穴沟道半导体器件，包括：
一基片，在垂直所述基片的上表面外延生长非平面的沟道层；
所述沟道层包括第一和第二沟道层；
在所述沟道层上形成势垒层(130)，从而同时在所述势垒层(130)和所述沟道层的界面处形成二维空穴气和/或所述二维电子气。
进一步的，其中所述基片选自Al2O3、本征GaN、4H－SiC以及(110)面的硅或者(112)面的硅。
进一步的，其中在所述基片的上表面上具有第一绝缘层。
进一步的，其中在所述基片上具有一成核层。
进一步的，其中在所述成核层外还具有一缓冲层，所述缓冲层具有单层或多层结构。
进一步的，其中第一和第二沟道层平行所述衬底的上表面上下叠置。
进一步的，其中所述第一和第二沟道层之间夹有N型掩埋层。
进一步的，其中所述N型掩埋层与所述二维空穴气形成体二极管结构。
进一步的，其中所述第一沟道层和所述第二沟道层的材料相同或不同。
进一步的，其中所述第一沟道层为N－或P－型GaN，所述第二沟道层为本征GaN或N－型GaN。
进一步的，其中还具有第三沟道层，所述第三沟道层为非故意掺杂的GaN，InGaN或AlInGaN。
进一步的，其中在所述第一沟道层＜0001＞方向上不具有所述势垒层。
进一步的，其中在所述第一沟道层＜0001＞方向上具有第四绝缘层。
进一步的，其中当所述第一沟道层为P型GaN时，所述第一沟道层与所述掩埋层形成体二极管结构。
进一步的，其中还具有源极、漏极和栅极。
进一步的，其中所述源极/漏极与所述器件的所述沟道层进行物理接触，并与所述二维空穴气欧姆接触；或者所述源极/漏极与所述势垒层进行物理接触，形成欧姆接触。
进一步的，其中所述栅极与所述势垒层形成肖特基接触或形成绝缘接触。
进一步的，其中绝缘接触是在所述栅极和所述势垒层之间具有一栅介质层。
进一步的，其中所述源、栅和漏电极在大致垂直所述基片的上表面的方向上依序设置；所述源和漏的位置能互换。
进一步的，其中还具有一体电极，所述体电极与所述掩埋层电性连接。
进一步的，其中所述体电极与所述掩埋层物理连接，或者所述体电极通过所述二维电子气欧姆接触。
根据本公开内容的另一方面，提供了一种射频器件，其包括如前所述的晶体管。
根据本公开内容的另一方面，提供了一种电力功率器件，其包括如前所述的晶体管。
本公开内容的方案至少能有助于实现如下效果之一：所述空穴沟道III族氮化物晶体管结构能够减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得空穴沟道III族氮化物晶体管具有良好的开关特性，在使用中更安全。
本公开内容的方案还能有助于实现如下效果之一：可以在单位面积上可以实现更高的沟道密度；提升了晶体管的集成密度；所述晶体管的结构和制备工艺较为简单，能有效减低生产成本。
附图说明
下面参照附图说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：
图1－12示出了根据第一实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图13－15示出了根据第二实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图16－17示出了根据第三实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图18示出了根据第四实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图19－21示出了根据第五实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图22－25示出了根据第六实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图26－31示出了根据第七实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
图32－33示出了根据第八实施方案的空穴沟道III族氮化物晶体管结构及其制造方法的示意图；
具体实施方式
在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。
应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本公开内容中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
在以下具体实施方案中可参照附图，附图形成了本公开内容的一部分并例示了示例性实施方案。此外，将理解的是，在不脱离所请求保护的主题的范围的情况下，可以利用其它实施方案并可以做出结构和/或逻辑改变。还应当指出，方向和参照(例如，上、下、顶部、底部、等等)仅用于帮助对附图中的特征的描述，并非在限制性意义上仅采用以下具体实施方案。
如在本公开内容的说明书和所附权利要求书中所使用的，除非上下文另外明确指示，单数形式“一”、“一个”和“所述”也包括复数形式。还将理解的是，如本文中所使用的术语“和/或”指代并包括相关联的列出的项中的一个或多个的任何和所有可能的组合。
III族氮化物半导体主要有纤锌矿(Wurtzite)和闪锌矿(Zinc－blende)两种晶体结构。由于稳定性及较容易获得较高晶体质量的优势，实际应用的III族氮化物半导体通常具有纤锌矿结构。
因此具体地，本公开内容的III族氮化物晶体管结构包括使用纤锌矿(Wurtzite)晶体结构的III族氮化物晶体管。进一步的，所述III族氮化物晶体管为空穴沟道III族氮化物晶体管；特别的，所述空穴沟道III族氮化物晶体管是常闭的空穴沟道氮化物晶体管；更特别的，所述常闭的空穴沟道氮化物晶体管是常闭的空穴沟道氮化镓晶体管。
第一实施方案
参照图1－12来描述根据第一实施方案的III族氮化物晶体管及其制备方法。
如图1－3所示，在第一实施方案中，所述III族氮化物晶体管包括基片100，在氮化物晶体管中，可采用独立或块状GaN材料，由于制备GaN体材料非常昂贵，一种可行的方式是将GaN在异质基片上外延生长并制作器件。异质基片材料主要有Al2O3(蓝宝石)、硅以及SiC等。其中Al2O3的(0001)面，4H－SiC的(0001)面以及硅的(111)面等都具有六角对称的晶格结构，适于作为异质生长的基片面，与氮化物半导体成核与生长，最有利于获得较高质量的GaN或AlN晶体。
进一步的，蓝宝石基片由于其成本低，以及氮化镓外延层与蓝宝石基片之间的晶格较为匹配，因此得到了大量的使用。若考虑到散热性，采用硅基片制备GaN外延层也越来越多，但采用硅基片则需要考虑漏电流和耐压的问题。本公开的工艺流程对此进行了精心设计，能对避免硅基片材料对器件性能产生影响，对提高耐压和减小暗电流都有明显帮助。
综上，所述异质基片的材质可以根据实际需要选取，本公开内容并不限制所述基片的具体材料，只要基片材料能够满足在其表平面上形成的垂直其表平面的垂直沟槽的侧表面具有六角对称性的晶格结构的基片材料皆可。在本公开中基片材料可以为Al2O3(蓝宝石)，4H－SiC、硅以及本征GaN等。
本公开内容中如图1所示，在所述基片100上通过光刻蚀刻形成台阶状结构，所述台阶状结构由基片100的第一表面1001，与所述第一表面平行的第二表面1002以及分别连接着所述第一表面1001和第二表面1002的一垂直表面1003，所述垂直表面具有六角对称性，示例性的，所述台阶状的阶差深度约为5微米。
在所述垂直表面上形成成核层101，所述成核层101可以在所述垂直表面的部分表面上，或在所述垂直表面的全部表面上。对于硅材料而言，由于Ga原子回熔效应的影响，诸如GaN的半导体层不能直接在基片上生长，通常需要在基片上生长如AlN、GaN成核层等结构才能进一步生长GaN外延层。而GaN可以直接在Al2O3(蓝宝石)，SiC、或本征GaN上成核成长，但若从晶体控制质量的角度出发，也优选在工艺过程中引入成核层101.
以所述成核层101为核心，受所述基片100的第二表面1002的限制，垂直所述第二表面向上侧向外延生长第一沟道层110，然后继续侧向外延生长第二沟道层120。所述第一沟道层110和第二沟道层120的材料可以相同或不同。示例性的，所述第一沟道层为N－型掺杂的GaN层，所述第二沟道层为GaN层。或者所述第一沟道层为P－型掺杂的GaN层，所述第二沟道层为GaN层，其掺杂浓度为1E17－1E20/cm3。可以理解的是，所述基片也不必刻蚀成台阶状，例如可以直接在基片的上表面上进行成核生长第一和第二沟道层。
可选的，如图2所示，在所述成核层和所述第一沟道层之间还可以具有缓冲层140，所述缓冲层140可以具有单层或多层结构，所述缓冲层的材料例如可以是AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种。
优选的，所述第二沟道层120中在后续对应于晶体管形成源电极的部分区域处，进行相应的P－型掺杂，所述第一沟道层110中对应于晶体管形成漏电极的部分区域处也可以进行P－型掺杂。所述P－型掺杂可以有效地降低相应区域的接触电阻。所述P－型掺杂浓度可为1E17－1E20/cm3。
去除覆盖在垂直于所述第一沟道层上的所述第二沟道层120，露出所述第一沟道层。在所述第一沟道层和所述第二沟道层上形成势垒层130，例如AlGaN。
由于所述沟道层和势垒层采用III族氮化物半导体，III族氮化物半导体具有极性，因此可以在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在可吸引可移动的空穴和电子从而形成二维空穴气2DHG和二维电子气2DEG。这些二维空穴气2DHG和二维电子气2DEG的产生不需要附加电场，也不依赖于半导体内的掺杂效应是自发产生的，由于不必掺杂，二维空穴气受到的离子散射作用大大减少，因此具有较高的迁移率。
形成所述势垒层后，在
Figure BDA0002448694880000081
方向的第一和第二沟道层内与所述势垒层交界的界面处形成2DHG。或者去除覆盖在垂直于所述第一沟道层
Figure BDA0002448694880000082
方向和＜0001＞上的所述第二沟道层120，露出所述第一沟道层。在所述第一沟道层和所述第二沟道层上形成势垒层130，例如AlGaN。从而在
Figure BDA0002448694880000083
方向的第一和第二沟道层内与所述势垒层交界的界面处形成2DHG，同时在＜0001＞方向的第一和第二沟道层内与所述势垒层交界的界面处形成2DEG。
形成晶体管的源电极200、漏电极210和栅电极220，所述源电极200、漏电极210和栅电极220的位置不做具体限定，所述源电极和漏电极可以与所述晶体管的所述沟道层(110/120)进行物理接触，并与所述二维空穴载流子气(2DHG)欧姆接触，或者所述源电极和所述漏电极直接与所述势垒层130进行物理接触。以及所述栅电极220在所述势垒层130上与势垒层130能形成绝缘接触或者肖特基接触，其中所述绝缘层接触是指在所述栅电极和所述势垒层之间形成一栅绝缘层300，所述栅绝缘层可以是二氧化硅、高K介质材料等，所述栅绝缘层300可以起到对所述势垒层的表面钝化作用，其对于降低晶体管的栅漏电流以及对晶体管作为电力电子器件起到了非常重要的作用。
当所述栅极直接制作在势垒层上，则具有较大的栅漏电流，此时势垒层再保持足够高的禁带宽度时，也起到介质层的作用，但如此制成的晶体管则多作为射频(RF)器件。
示例性的，如图3所示，所述源电极200、漏电极210和栅电极220可以在垂直所述基片100的所述第一表面的方向上排列。其中所述漏电极210更靠近所述基片100的所述第一表面1001。可以理解的是，所述源电极也可以更靠近所述基片100的所述第一表面1001。
现参照图4－12来详细描述用于制造第一实施方案的半导体器件的制造方法。
步骤1，如图4所示，提供一基片100，在基片100上形成光刻图形，然后在其上表面蚀刻形成台阶状结构，示例性的，刻蚀的深度约为5微米。所述台阶状结构由基片100的第一表面1001，与所述第一表面1001平行的第二表面1002以及分别连接着所述第一表面1001和第二表面1002的一垂直表面1003构成，其中所述垂直表面具有六角对称的晶格结构，所述具有六角对称晶格结构的垂直表面易于氮化物半导体的成核与生长，而其他表面则不易于氮化物半导体的成核与生长。
步骤2：如图5所示在所述垂直表面上形成成核层101，所述成核层101可以形成在所述垂直表面的部分表面上，或形成在所述垂直表面的全部表面上。所述成核层材料，示例性的如GaN、ALN等。
对于硅材料而言，由于Ga原子回熔效应的影响，GaN不能直接在基片上生长，通常需要在基片上生长如成核层等结构才能进一步生长GaN外延层。
步骤3：如图6所示以所述成核层101为核心，受所述基片100的第二表面1002的限制，沿着所述基片的垂直表面向上以及沿着所述基片的第二表面向侧面外延生长一缓冲层140后再侧向外延生长第一沟道层110；可以理解的是，所述缓冲层非必须，因此可以如图7所示以所述成核层为核心侧面外延生长第一沟道层110。
步骤4：如图8所示，以所述第一沟道层110为核心，然后继续侧向外延生长第二沟道层120。所述第一沟道层110和第二沟道层120的材料可以相同或不同。例如，可以在侧向外延生长第一沟道层的过程中进行N－型掺杂或P－型掺杂。可以理解的是，此处是以后续漏极形成在第一沟道层为例，如果后续源极形成在第一沟道层处，则在侧向外延生长所述第二沟道层的过程中进行N－型掺杂或P－型掺杂。
进一步的，可以在所述第二沟道层120中在后续对应于晶体管形成源电极的部分区域处，进行相应的P－型掺杂，所述第一沟道层110中对应于晶体管形成漏电极的区域处也可以进行P－型掺杂。所述P－型掺杂可以有效地降低相应区域的接触电阻。
步骤5：如图9所示，同时去除覆盖在垂直于所述第一沟道层
Figure BDA0002448694880000091
方向上的所述第二沟道层120，露出所述第一沟道层的
Figure BDA0002448694880000092
面和覆盖在垂直于所述第一沟道层＜0001＞方向上的所述第二沟道层120，露出所述第一沟道层的(0001)面。然后如图10所示，在所述第一沟道层和所述第二沟道层上形成势垒层130，例如AlGaN。从而在
Figure BDA0002448694880000093
方向的第一和第二沟道层内与所述势垒层交界的界面处形成2DHG以及不可移动的背景负电荷；在＜0001＞方向的第一和第二沟道层内与所述势垒层交界的界面处形成2DEG以及不可移动的背景正电荷。
步骤6：如图11所示，形成晶体管的源电极200、漏电极210和栅电极220，所述源电极200、漏电极210和栅电极220的位置不做具体限定，所述源电极和漏电极可以与所述晶体管的所述沟道层(110/120)进行物理接触，并与所述二维空穴载流子气(2DHG)欧姆接触，或者所述源电极和所述漏电极直接与所述势垒层130进行物理接触。以及所述栅电极220在所述势垒层130上与势垒层130能形成绝缘接触或者肖特基接触。
其中所述绝缘层接触如图12所示是指在所述栅电极和所述势垒层之间形成一栅绝缘层300，所述栅极绝缘层300的形成方法可以在MOCVD腔室内形成势垒层后，在线(in－situ)同位生长。所述栅极绝缘层300的形成方法也可以在与所述势垒层不同的生长设备中单独生长。但应当指出，在线同位生长所述栅极绝缘层的质量更好，因此，优选选择在线(in－situ)同位生长所述绝缘层。
所述栅绝缘层可以是二氧化硅、SiN、高K介质材料等，所述栅绝缘层300可以起到对所述势垒层的表面钝化作用，其对于降低晶体管的栅漏电流以及对晶体管应用在电力电子方面起到了非常重要的作用，如果所述栅电极直接制作在势垒层上，如此制成的晶体管则更多应用在射频(RF)器件中，因为相对于具有栅绝缘层的晶体管而言，其具有较大的栅漏电流
示例性的，所述源电极200、漏电极210和栅电极220可以在垂直所述基片100的所述第一表面的方向上排列。其中所述漏电极210更靠近所述基片100的所述第一表面1001。栅电极220位于所述漏电极210与所述源电极200之间。
优选的，当所述第一和第二沟道层中的源极区域和漏极区域存在P－型掺杂的时候，所述源电极和漏电极与所述晶体管的所述沟道层进行物理接触，如此更有利于降低欧姆接触电阻。
本实施方案通过所述垂直表面上生长出的具有不规则横截面的非平面型的III族氮化物晶体管，可以提高器件的集成度，能有效降低栅漏电流，且制备工艺简单，更关键的是可以通过所述垂直表面进行侧向外延的方式在形成二维空穴载流子气的同时，形成了二维电子载流子气，能有效提高空穴的迁移率。
第二实施方案
参照图13－15来描述根据第二实施方案的III族氮化物晶体管及其制备方法。
所述第二实施方案与所述第一实施方案的结构和方法的区别仅在于：如图13所示在所述第一沟道层和第二沟道层之间还具有一N型掩埋层。
其具体的制造方法为如图14所示，在步骤4中以所述AlN成核层为核心，受所述基片100的第二表面1002的限制，侧向外延生长第一沟道层110后，再侧向外延生长第二沟道层120前，先进行侧向外延形成N型掩埋层，所述N型掩埋层示例性的为N型GaN层。然后以所述掩埋层为核心继续侧向外延生长第二沟道层120。覆盖在所述N型掩埋层掺杂浓度示例性的为1E17－5E19/cm3，更优的为1E+18/cm3－5E+19/cm3。所述N型GaN层可以耗尽所述沟道层中的二维空穴气，进而导致所述器件具有常闭状态；可以理解的是，所述掺杂可以是渐变的，在此不再赘述。进一步的所述N型埋层在
Figure BDA0002448694880000101
方向的投影落在所述栅电极在所述方向上的投影范围内，或与所述栅电极在所述方向上的投影有部分的重叠范围。所述N型掩埋层的设置，如其掺杂浓度、尺寸参数等可以通过器件参数设置以满足耗尽其上方95％－100％的二维空穴气即可，二维空穴气的浓度越高，相应的掺杂浓度可以随之提高。
然后如图15所示，同时去除覆盖在垂直于所述第一沟道层
Figure BDA0002448694880000103
方向上的所述第二沟道层120和所述掩埋层，露出所述第一沟道层的
Figure BDA0002448694880000102
面和去除覆盖在垂直于所述第一沟道层＜0001＞方向上的所述第二沟道层120和所述掩埋层，露出所述第一沟道层的(0001)面。
可以理解的是，在形成所述N型GaN层与2DHG沟道的同时，也同时实现了体二极管的结构。
进一步的，所述N型GaN层在导致器件可以具有常闭状态的情况下，还同时形成与所述2DHG的一种PN结构，其中2DHG构成了该PN结构中的“P”部分。所述PN结构整合制造在所述晶体管结构中，可以通过后续电极的连接将这种天然的PN结构进行各种的电路应用，丰富了电路的设计和功能。示例性的，在电路应用中，所述PN结构可以导通相对于HHMT电流方向反向的电流，。
第三实施方案
参照图16－17来描述根据第三实施方案的III族氮化物晶体管及其制备方法。
所述第三实施方案与所述第一/第二实施方案的区别仅在于：还具有一体电极230，所述体电极连接到所述N型掩埋层。示例性，如图16所示，所述体电极可以通过蚀刻所述势垒层、所述第二沟道层的非极性或半极性面刻蚀出到达所述N型掩埋层的通孔后再进一步填充金属形成所述体电极230。
可以理解的是，所述体电极的形成方法还包括如图17所示，完全去除或部分去除覆盖在垂直于所述第一沟道层＜0001＞方向上的所述势垒层露出所述N型掩埋层，进而在露出的所述N型掩埋层上形成所述体电极230。
需要说明的是，当不存在所述体电极230时，N型半导体掩埋层的电势是浮动的，不利于稳定的控制器件的阈值电压。
此外，由所述N型掩埋层与由P－型GaN形成的所述第一沟道层之间天然形成了一PN结构，所述PN结构籍由漏电极和体电极，可以通过对应电极的电压设置将这种天然的PN结构并联在所述晶体管的两端。在电路应用中，所述PN结构可以导通相对于HHMT电流方向反向的电流，丰富了电路的设计和功能。
第四实施方案
参照图18来描述根据第四实施方案的III族氮化物晶体管及其制备方法。
所述第四实施方案与所述第一/第二实施方案的区别仅在于：还具有一体电极230，所述体电极230与所述二维电子气相接触。可以理解的是，所述体电极230与所述二维电子气接触即可，不对其具体位置进行进一步的限制。示例性的，通过刻蚀(0001)面的势垒层，露出所述(0001)面的第二沟道层，进而在所述第二沟道层上形成所述体电极230，由于基于自发和压电效应在＜0001＞方向的第一和第二沟道层内与所述势垒层交界的界面处基于自发和压电效应形成二维电子气(2DEG)。所述体电极通过二维电子气与N型氮化物半导体掩埋层电连接并控制其电位。
应当指出的是，当不存在所述体电极230时，N型半导体掩埋层的电势是浮动的，不利于稳定的控制器件的阈值电压，此时利用沟道层中自发形成的二维电子气，并通过二维电子气与N型半导体掩埋层间接电连接，控制N型掩埋层的电位，进而也使得体电极的设置更加灵活。进一步可以理解的是，上述实施方案二和实施方案三中的PN结构也可以通过本实施方案中的体电极与二维电子气的连接方式，在电路应用中，使得所述PN结构可以导通相对于HHMT电流方向反向的电流，丰富电路的设计和功能。
进一步的，由于沟道层中在自发形成二维电子气时还存在不可移动的背景正电荷，所述背景正电荷吸引了所述的二维电子气。所述体电极在器件的关闭过程中由于漏极电极处于负高电压，2DHG被耗尽，剩下了背景负电荷，体电极与2DEG的连接由于电场作用也会耗尽位于栅极和漏极之间的全部或部分2DEG并露出所述背景正电荷。所述背景正电荷可部分抵消背景负电荷产生的电场的分布并增加器件的耐压能力。
第五实施方案
参照图19－21来描述根据第五实施方案的III族氮化物晶体管及其制备方法。
所述第五实施方案与所述第二－第四实施方案的区别在于：在所述第一沟道层、掩埋层和所述第二沟道层上形成势垒层之前，还具有一第三沟道层160。如图所示，其制作方法可以是，在实施方案一的步骤5中淀积形成势垒层前，先沉积形成一第三沟道层160。所述第三沟道层160可为非故意掺杂或本征的GaN。可以理解的是，所述第三沟道层也可以是掺杂浓度较低的GaN，示例性的，所述掺杂浓度＜1E18/cm3，该较低的掺杂浓度可以在保持对沟道良好关断的同时有效降低掺杂原子或离子对沟道载流子的散射。或者所述第三沟道层也可以是InGaN。
当所述掩埋层150在耗尽对应沟道处95－100％的2DHG的同时，由于离子散射等作用，从而会大幅升高晶体管导通时的电阻，所述第三沟道层的设置则可以显著降低N型半导体掩埋层所带来的离子散射作用，进而可以降低所述晶体管导通电阻。此外，通过第三沟道层与第一和第二沟道层的禁带宽度的选择，获得所述第三沟道层进一步对所述空穴载流子速度的影响，以及获得与所述势垒层更大的禁带宽度的差异方面都具有有益效果，且所述第三沟道层在所述势垒层生长前进行，对工艺流程的改变小。
第六实施方案
参照图22－25来描述根据第六实施方案的III族氮化物晶体管及其制备方法。
所述第六实施方案与所述第一至第五实施方案的区别在于：在所述基片除所述垂直表面1003外的其他表面上形成有如图22所示的一绝缘层310。优选的所述绝缘层全部覆盖所述其他表面。
应当指出的是，当所述基片为Si基片时，由于所述Si基片的(111)面与
Figure BDA0002448694880000122
面没有性质差异，因此所述基片的所述垂直表面1003可以是所述Si基片的(111)面或
Figure BDA0002448694880000121
面。所述Si基片可以是采用(110)或(112)面的Si基片。通过所述绝缘层的设置可以防止生长时Ga原子对所述Si基片的回熔作用。此外由于成核层，例如AlN的选区生长是很困难的，也就是说除了在硅的垂直表面上生长形成单晶AlN外，在所述绝缘层400上也容易生成非晶或多晶的AlN。这些非晶或多晶的AlN对器件的结构和功能可能具有不良影响，因此会通过蚀刻所述非晶或多晶部分，或者生长时引入含Cl的腐蚀气体，例如Cl2或HCL气体，利用所述气体对单晶AlN和所述多晶/非晶AlN之间的蚀刻选择比，从而去除所述绝缘层310上的非晶或多晶AlN层，保留所述垂直表面1003上的单晶AlN层。进而由于含有Ga材料的氮化物半导体难于在所述绝缘层上直接成核生长，从而可以使得该氮化物半导体只在所述垂直表面形成的单晶AlN层上实现选择性生长。
可以理解的是，由于所述多晶或非晶的AlN层本质上也是一种绝缘层，含有Ga材料的氮化物半导体难于在所述多晶或非晶的AlN层上成核生长，因此也可以保留所述绝缘层310上的所述多晶或非晶的AlN层。优选的是将所述多晶或非晶的AlN层去除。
可以理解的是，当采用Al2O3或SiC基片时，上述绝缘层也可以不需要。这主要是因为Ga原子与Al2O3或SiC是兼容的，没有回熔现象。氮化物半导体在具有六角对称晶格结构的所述垂直表面上更容易成核与生长，从而所述垂直表面自然具有选区生长的能力。
进一步可以理解的是，在采用Al2O3或SiC基片时，具有所述绝缘层则使得所述垂直表面上的成核与生长的工艺窗口更大更可控。因此，在采用Al2O3或SiC基片时，也优选为除所述垂直表面1003外的其他表面上形成有一绝缘层310。
除所述垂直表面1003外的其他表面上形成有一绝缘层310的方法示例性如下。
如图23－25所示，在所述基片上蚀刻形成一凸台形状，所述凸台具有相对的两个垂直表面，示例性的，当所述基片为硅时，所述垂直表面为硅的(111)面。然后在所述垂直表面上通过使用LPCVD等技术生长SiN，通过具有垂直取向的刻蚀技术，仅保留在侧壁的SiN。然后通过氧化工艺生长SiO2，所述垂直表面由于有SiN的保护，因此没有SiO2的生长，而在所述硅片的其他表面上形成了一SiO2层。接着，在利用SiN和SiO2的刻蚀选择比，通过热磷酸等湿法蚀刻工艺，刻蚀掉所述垂直表面的SiN而保留其他表面上的大部分二氧化硅。
所述绝缘层的设计能有效避免基片材料对器件性能产生影响，对提高耐压和减小暗电流有明显的作用。
第七实施方案
参照图26－31来描述根据第七实施方案的III族氮化物晶体管及其制备方法。
所述源极、漏极和栅极的制作方法示例性说明如下。
在形成HHMT晶体管后，通过沉积及剥离或沉积及激光定位刻蚀等方法在所述基片第一表面上形成的第二绝缘层上形成较厚的第一金属层210，所述第一金属层除了在所述第二绝缘层上沉积外，在所述晶体管势垒层的
Figure BDA0002448694880000131
面上也会有少量沉积，然后通过各项同性刻蚀去除所述晶体管势垒层的
Figure BDA0002448694880000132
面上的所述金属层。然后在所述第一金属层上共面沉积形成第二绝缘层320，通过CMP结合回刻或精确控制所述第二绝缘层320的生长厚度，使得所述第二绝缘层的高度设置在所述晶体管的栅极区域处，露出栅极区域处的势垒层或所述栅绝缘层。然后与第一金属层形成方法类似的，在所述第二绝缘层上形成第二金属层220，同样的，所述第二金属层除了在所述第二绝缘层上沉积外，在所述晶体管势垒层的
Figure BDA0002448694880000133
面上也会有少量沉积，然后通过各项同性腐蚀去除所述晶体管势垒层的
Figure BDA0002448694880000134
面上的所述金属层。接着，继续在所述第二金属层上共面沉积形成一第三绝缘层330，通过回刻或精确控制所述第三绝缘层的生长厚度，使得所述第三绝缘层的高度设置在所述晶体管的源极区域处，露出源极区域处的势垒层或所述第二沟道层。然后类似的，在所述第三绝缘层上形成第三金属层200，，然后通过光刻刻蚀形成所述源电极。从而如图所示，同时在两个晶体管之间形成栅极、源极和漏极。
可以理解的是，所述源极和漏极的位置可以互相交换，源极和漏极可以通过退火等步骤与所述二维空穴气形成欧姆接触。所述栅电极与所述势垒层形成肖特基接触或者被栅介质与势垒层绝缘隔开。
第八实施方案
参照图32－33来描述根据第八实施方案的III族氮化物晶体管及其制备方法。
如前所述，上述基片的上述特定面上生长有III族氮化物半导体沟道层和势垒层，例如GaN材料或AlGaN材料，当其表面是(0001)面或(000－1)面时，都具有镓极性或氮极性，即具有＜0001＞或
Figure BDA0002448694880000135
取向。从而能在
Figure BDA0002448694880000136
方向的沟道层内靠近沟道层和势垒层界面处有2DHG，在＜0001＞方向的沟道层内靠近沟道层和势垒层界面处有2DEG。
所述第八实施方案与除了第四实施方案之外的其他实施方案的区别在于：如图32所示去除在＜0001＞方向上的所述势垒层，从而无法再在＜0001＞方向上形成二维电子气2DEG。或者如图33所示在所述III族氮化物半导体沟道层的(0001)面上形成第四绝缘层340以保护所述沟道层的(0001)面。可以理解的是，所述第四绝缘层可以延伸到所述III族氮化物半导体沟道层平行所述基片第一和第二表面的非极性面上。
所述二维电子气2DEG的存在，会对源极、漏极和栅极的电势变化产生响应，从而增加寄生电容和漏电通道。
第九实施方案
一种射频电子器件，例如个人计算机，手机，数码相机等其它电子设备。包括上述实施方案中的晶体管中的任一种。
第十实施方案
一种电力电子器件，所述电力电子器可以用于移动电话基站、光通信系统等领域中的功率放大器，或者可以是一种电源器件，所述电力电子器件可以包括上述实施方案中的晶体管的任一种。
以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims (10)

1.一种非平面空穴沟道半导体晶体管的制造方法，包括：
提供一基片，在其上表面刻蚀出台阶状结构，所述台阶状结构具有大致平行的第一表面和第二表面，以及分别连接第一表面和第二表面的垂直表面，且所述垂直表面的晶格具有六角对称性；
从所述垂直表面处为核心，受所述第二表面的限制，垂直所述第二表面侧向外延生长非平面沟道层；
在所述沟道层上形成势垒层，从而同时在所述势垒层和所述沟道层的界面处形成二维空穴气及不可移动的背景负电荷；和/或所述二维电子气及不可移动的背景正电荷。
2.如权利要求1所述的方法，还包括在所述垂直表面处形成成核层，所述成核层形成在所述垂直表面的部分表面上；或所述成核层形成在所述垂直表面的全部表面上。
3.如权利要求2所述的方法，还包括以所述成核层为核心，侧向外延生长第一沟道层。
4.如权利要求3所述的方法，还包括以所述第一沟道层为核心，侧向外延生长一N型掩埋层。
5.如权利要求4的方法，还包括以所述第一沟道层或所述掩埋层为核心，继续侧向外延生长第二沟道层。
6.一种非平面空穴沟道半导体晶体管，包括：
一基片，其上形成一台阶状结构，所述台阶状结构具有大致平行的第一表面和第二表面，以及分别连接第一表面和第二表面的垂直表面，且所述垂直表面的晶格具有六角对称性；
以所述垂直表面为核心，受所述第二表面的限制，垂直所述第二表面侧向外延生长的非平面沟道层；
在所述沟道层上形成所述势垒层，从而同时在所述势垒层和所述沟道层的界面处形成二维空穴气和/或所述二维电子气。
7.一种非平面空穴沟道半导体器件，包括：
一基片，在垂直所述基片的上表面外延生长非平面的沟道层；
所述沟道层包括第一和第二沟道层；
在所述沟道层上形成势垒层(130)，从而同时在所述势垒层(130)和所述沟道层的界面处形成二维空穴气和/或所述二维电子气。
8.如权利要求7所述的晶体管，其中还具有第三沟道层，所述第三沟道层为非故意掺杂或本征的GaN，或者为InGaN或者所述第三沟道层为掺杂浓度较低的GaN。
9.一种射频器件，其包括权利要求1－8中任一项的晶体管。
10.一种电力功率器件，其包括权利要求1－8中任一项的晶体管。
CN202010288958.0A 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用 Pending CN111816702A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022528141A JP7397982B2 (ja) 2020-04-13 2021-03-03 正孔チャネル半導体トランジスタ、その製造方法および応用
US17/594,846 US20220384633A1 (en) 2020-04-13 2021-03-03 Hole Channel Semiconductor Transistor, Manufacturing Method, and Application thereof
PCT/CN2021/078960 WO2021208624A1 (zh) 2020-04-13 2021-03-03 一种空穴沟道半导体晶体管、制造方法及其应用
EP21786315.8A EP3944337A4 (en) 2020-04-13 2021-03-03 HOLE CHANNEL SEMICONDUCTOR TRANSISTOR, METHOD FOR MANUFACTURING THEREOF AND USE
KR1020227015501A KR20220078677A (ko) 2020-04-13 2021-03-03 정공 채널 반도체 트랜지스터, 제조 방법 및 그 응용

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910291624 2019-04-12
CN2019102916246 2019-04-12

Publications (1)

Publication Number Publication Date
CN111816702A true CN111816702A (zh) 2020-10-23

Family

ID=67822538

Family Applications (7)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN202311438775.2A Pending CN117317001A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910718112.3A Active CN110400848B (zh) 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法
CN202010149409.5A Pending CN111816700A (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288959.5A Pending CN111816706A (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用
CN202010288958.0A Pending CN111816702A (zh) 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用

Family Applications Before (6)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN202311438775.2A Pending CN117317001A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910718112.3A Active CN110400848B (zh) 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法
CN202010149409.5A Pending CN111816700A (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288959.5A Pending CN111816706A (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用

Country Status (6)

Country Link
US (4) US20220199818A1 (zh)
EP (3) EP3955312A4 (zh)
KR (1) KR20220136421A (zh)
CN (7) CN117334738A (zh)
TW (1) TWI749493B (zh)
WO (3) WO2020206959A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208623A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种鳍状半导体器件、制造方法及其应用
WO2021208624A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种空穴沟道半导体晶体管、制造方法及其应用
WO2021258771A1 (zh) * 2020-06-23 2021-12-30 广东致能科技有限公司 一种半导体器件及其制造方法
CN116344612A (zh) * 2023-05-24 2023-06-27 湖北九峰山实验室 垂直功率器件及其制作方法
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN116978943A (zh) * 2023-09-14 2023-10-31 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
CN111834453A (zh) * 2019-04-12 2020-10-27 广东致能科技有限公司 一种半导体器件及其制备方法
EP3955313A4 (en) * 2019-04-12 2022-06-01 Guangdong Zhineng Technology Co., Ltd. HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) AND METHOD OF MANUFACTURE THEREOF
CN113140628B (zh) * 2020-01-17 2023-09-29 广东致能科技有限公司 一种半导体器件及其制造方法
CN113571515B (zh) 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113948582A (zh) * 2020-07-15 2022-01-18 广东致能科技有限公司 一种二极管及其制造方法
WO2022171168A1 (zh) * 2021-02-10 2022-08-18 广东致能科技有限公司 一种体滤波器
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
CN116072531B (zh) * 2023-03-07 2023-08-22 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
KR101678044B1 (ko) * 2011-12-19 2016-11-21 인텔 코포레이션 비평면 iii-n 트랜지스터
KR20140013618A (ko) * 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
DE102012217073A1 (de) * 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
TWI496285B (zh) * 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
KR101940234B1 (ko) * 2013-12-03 2019-01-21 한국전자통신연구원 쇼트키 다이오드 및 그의 제조방법
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
EP3198649A4 (en) * 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
CN105280725B (zh) * 2015-04-17 2019-03-12 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
CN107660310B (zh) * 2015-06-26 2022-03-08 英特尔公司 异质外延n型晶体管与p型晶体管的基于阱的集成
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
KR101774824B1 (ko) * 2015-11-09 2017-09-05 가천대학교 산학협력단 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법
CN105448977A (zh) * 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN105679823B (zh) * 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
JP6866619B2 (ja) * 2016-12-01 2021-04-28 日産自動車株式会社 半導体装置
CN106410045B (zh) * 2016-12-08 2019-07-05 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
WO2018103646A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 基于CH3NH3PbI3材料的HEMT/HHMT器件的制备方法
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
US9978872B1 (en) * 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
EP3605593A4 (en) * 2017-03-31 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. SEMICONDUCTOR DEVICE
CN109524460B (zh) * 2017-09-19 2022-05-17 世界先进积体电路股份有限公司 高空穴移动率晶体管
US11437504B2 (en) * 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
CN108511513B (zh) * 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208623A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种鳍状半导体器件、制造方法及其应用
WO2021208624A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种空穴沟道半导体晶体管、制造方法及其应用
WO2021258771A1 (zh) * 2020-06-23 2021-12-30 广东致能科技有限公司 一种半导体器件及其制造方法
CN116344612A (zh) * 2023-05-24 2023-06-27 湖北九峰山实验室 垂直功率器件及其制作方法
CN116344612B (zh) * 2023-05-24 2023-08-04 湖北九峰山实验室 垂直功率器件及其制作方法
CN116978943A (zh) * 2023-09-14 2023-10-31 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Also Published As

Publication number Publication date
TWI749493B (zh) 2021-12-11
US20220199819A1 (en) 2022-06-23
EP3955315A1 (en) 2022-02-16
CN111816706A (zh) 2020-10-23
KR20220136421A (ko) 2022-10-07
CN117317001A (zh) 2023-12-29
US20230047052A1 (en) 2023-02-16
CN111816700A (zh) 2020-10-23
US20220199818A1 (en) 2022-06-23
WO2020206959A1 (zh) 2020-10-15
US11830940B2 (en) 2023-11-28
US20200328297A1 (en) 2020-10-15
CN110224019B (zh) 2023-12-01
EP3955312A1 (en) 2022-02-16
EP3955315A4 (en) 2022-06-15
CN110224019A (zh) 2019-09-10
JP2023515048A (ja) 2023-04-12
WO2021175222A1 (zh) 2021-09-10
CN110400848A (zh) 2019-11-01
CN110400848B (zh) 2022-12-02
WO2020207098A1 (zh) 2020-10-15
EP4068387A1 (en) 2022-10-05
EP3955312A4 (en) 2022-10-19
TW202105719A (zh) 2021-02-01
CN117334738A (zh) 2024-01-02
EP4068387A4 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
CN111816702A (zh) 一种空穴沟道半导体晶体管、制造方法及其应用
WO2017111852A1 (en) Vertical iii-n transistors with lateral epitaxial overgrowth
WO2021208624A1 (zh) 一种空穴沟道半导体晶体管、制造方法及其应用
EP3944340A1 (en) Fin-shaped semiconductor device, manufacturing method therefor and use thereof
US11152498B2 (en) Semiconductor device and method of manufacturing the same
US20230335631A1 (en) Semiconductor device and manufacturing method therefor
TWI789797B (zh) 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
WO2021218371A1 (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN211529957U (zh) 一种半导体器件及电子装置
CN112447835A (zh) 半导体器件及其制造方法
CN110676318A (zh) 一种半导体器件及其制造方法
CN212033030U (zh) 一种半导体器件及电子装置
CN214336720U (zh) 一种半导体器件及电子装置
CN116960174B (zh) 一种p沟道半导体器件及其制备方法
WO2024000431A1 (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination