JP7021063B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7021063B2
JP7021063B2 JP2018230703A JP2018230703A JP7021063B2 JP 7021063 B2 JP7021063 B2 JP 7021063B2 JP 2018230703 A JP2018230703 A JP 2018230703A JP 2018230703 A JP2018230703 A JP 2018230703A JP 7021063 B2 JP7021063 B2 JP 7021063B2
Authority
JP
Japan
Prior art keywords
electrode
region
semiconductor device
crystal member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230703A
Other languages
English (en)
Other versions
JP2020096003A5 (ja
JP2020096003A (ja
Inventor
重哉 木村
学史 吉田
達雄 清水
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018230703A priority Critical patent/JP7021063B2/ja
Priority to US16/568,490 priority patent/US11075262B2/en
Publication of JP2020096003A publication Critical patent/JP2020096003A/ja
Publication of JP2020096003A5 publication Critical patent/JP2020096003A5/ja
Application granted granted Critical
Publication of JP7021063B2 publication Critical patent/JP7021063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
特許第５２０７８７４号公報
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材及び第１結晶部材を含む。前記第１電極から前記第２電極への方向は、第１方向に沿う。前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記半導体部材は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。前記半導体部材は、第１領域、第１部分領域及び第２部分領域を含む。前記第１領域は、前記第１方向において前記第１電極と前記第２電極との間にある。前記第１領域から前記第３電極への第２方向は、前記第１方向と交差する。前記第１部分領域は、前記第１方向において前記第１電極と前記第１領域との間にある。前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿う。前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間にある。前記第１結晶部材は、前記第２方向において、前記第１領域と前記第３電極との間に設けられる。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置の特性を例示する模式図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第２実施形態に係る半導体装置の特性を例示するグラフ図である。 図９は、第２実施形態に係る半導体装置の特性を例示するグラフ図である。 図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、第１実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０及び第１結晶部材２１を含む。
第１電極５１から第２電極５２への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第３電極５３の第１方向(Ｚ軸方向）における位置は、第１電極５１の第１方向における位置と、第２電極５２の第１方向における位置と、の間にある。例えば、Ｚ軸方向において、第３電極５３の少なくとも一部が、第１電極５１の少なくとも一部と、第２電極５２の少なくとも一部と、の間にあっても良い。
半導体部材１０は、例えば、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。
半導体部材は、第１領域１１、第１部分領域１１ａ及び第２部分領域１１ｂを含む。
第１領域１１は、第１方向（Ｚ軸方向）において、第１電極５１と第２電極５２との間にある。第１領域１１から第３電極５３への第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。
第１部分領域１１ａは、第１方向（Ｚ軸方向）において、第１電極５１と第１領域１１との間にある。第１部分領域１１ａから第２部分領域１１ｂへの方向は、第２方向（Ｘ軸方向）に沿う。第２部分領域１１ｂは、第１方向（Ｚ軸方向）において、第１電極５１と第３電極５３との間にある。
第１結晶部材２１は、第２方向（例えば、Ｘ軸方向）において、第１領域１１と第３電極５３との間に設けられる。
この例では、半導体部材１０は、基板１０ｓをさらに含む。基板１０ｓは、第１電極５１と第１部分領域１１ａとの間、及び、第１電極５１と第２部分領域１１ｂとの間に設けられる。基板１０ｓは、例えば、ＳｉＣ基板である。基板１０ｓは、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。
例えば、基板１０ｓを含む半導体部材１０にトレンチが形成され、トレンチの中に、第１結晶部材２１及び第３電極５３が設けられる。例えば、トレンチの側面に第１結晶部材２１が形成される。残余の空間の少なくとも一部に、第３電極５３が形成される。
第１結晶部材２１は、分極を有する。１つの例において、第１結晶部材２１は、ウルツ鉱構造を有する。別の例において、第１結晶部材２１は、分極を有する他の結晶構造を有する。
例えば、第１結晶部材２１における分極に基づいて、半導体部材１０にキャリア領域（図１の例では、２次元電子ガス１０ｅ）が生じる。
第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。半導体装置１１０は、例えば、トランジスタ（例えばＨＥＭＴ：high electron mobility transistor）である。
例えば、第３電極５３に印加される電圧により、第１電極５１と第２電極５２との間に流れる電流が制御できる。第１領域１１は、電流経路の一部となる。
実施形態においては、半導体部材１０は、Ｘ軸方向で第３電極５３と対向する第１領域１１に加えて、Ｚ軸方向で第３電極５３と第１電極５１との間の領域（第２部分領域１１ｂ）を含む。そして、第１領域１１と第２部分領域１１ｂとを接続するように、第１部分領域１１ａが設けられている。このため、第１部分領域１１ａ及び第２部分領域１１ｂは、電流経路として機能する。第２部分領域１１ｂにおいては、電流はＸ軸方向に広がりながら流れる。例えば、電流経路の断面積が拡大する。これにより、オン抵抗が低くできる。実施形態によれば、特性の向上が可能な半導体装置が提供できる。半導体装置１１０の特性の例については後述する。
図１の例では、第１結晶部材２１は、ウルツ鉱構造を有する。第１結晶部材は、例えば、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）を含む。第１結晶部材は、例えば、ＡｌＮまたはＡｌＧａＮなどである。
図１の例では、第１結晶部材２１の＜０００１＞方向は、第２方向（例えば、Ｘ軸方向）に沿う。＜０００１＞方向とＺ軸方向との間の角度の絶対値は、例えば、４５度を超える。後述するように、第１結晶部材２１の＜０００－１＞方向が、第２方向（例えば、Ｘ軸方向）に沿っても良い。
本願明細書における結晶方位の記載において、「－」は、バーを示す。例えば、「－１」は、バーを有する「１」に対応する。
例えば、第１結晶部材２１の＜０００１＞方向は、第１領域１１から第３電極５３への向きの成分を有する。このとき、半導体部材１０のうちの第３電極５３の近傍領域に、キャリア領域として、２次元電子ガス１０ｅが生じる。
第１結晶部材２１は、ウルツ鉱構造でない結晶構造を有しても良い。第１結晶部材２１は、例えば、ＢａＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（Ｚｒｘ，Ｔｉ１－ｘ）Ｏ３、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＮａｘＷＯ３、ＺｎＯ、Ｂａ２ＮａＮｂ５Ｏ５、Ｐｂ２ＫＮｂ５Ｏ１５及びＬｉ２Ｂ４Ｏ７からなる群から選択された少なくとも１つを含む。第１結晶部材２１の分極の負から正への向き、または、分極の正から負への向きは、例えば、第２方向（Ｘ軸方向）に沿う。以下では、第１結晶部材２１がウルツ鉱構造を有する場合の例について説明する。
図１に示すように、半導体装置１１０において、半導体部材１０は、第１部分ｐ１及び第２部分ｐ２を含んでも良い。第１部分ｐ１は、第１方向（Ｚ軸方向）において、第１領域１１と第２電極５２との間に設けられる。第２部分ｐ２は、第１方向（Ｚ軸方向）において、第１部分ｐ１と第２電極５２との間に設けられる。第２部分ｐ２における不純物濃度は、第１部分ｐ１における不純物濃度よりも高い。
例えば、第２部分ｐ２は、第２電極５２とのコンタクト領域として機能する。この例では、第２部分ｐ２の導電形は、ｎ形である。
第１結晶部材２１の＜０００１＞方向が、第１領域１１から第３電極５３への向きの成分を有する場合（図１参照）、第１領域１１はｐ形であることが好ましい。これにより、例えば、しきい値電圧を上昇させることができる。例えば、ノーマリオフ動作が得られる。
第１領域１１と第２部分ｐ２との間の第１部分ｐ１における不純物濃度は、第１領域１１よりも低く、第２部分ｐ２よりも低いことが好ましい。これにより、例えば、オフ電流（例えば、リーク電流）を抑制できる。
一方、基板１０ｓの導電形は、第１領域１１の導電形と逆である。この例では、第１領域１１は、ｐ形であり、第２部分ｐ２は、ｎ＋形であり、基板１０ｓは、ｎ＋形である。
第１部分領域１１ａ及び第２部分領域１１ｂは、例えば、ドリフト領域１１ｄとして機能する。第１部分領域１１ａ及び第２部分領域１１ｂにおける不純物濃度は、第１領域１１における不純物濃度よりも低い。
第１部分領域１１ａ及び第２部分領域１１ｂは、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。半導体部材１０は、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。
半導体装置１１０においては、第１絶縁部材４１が設けられている。第１絶縁部材４１は、第２部分領域１１ｂと第３電極５３との間に設けられる。第１絶縁部材４１は、第３電極５３と半導体部材１０（第２部分領域１１ｂなど）とを電気的に絶縁する。後述するように、第１絶縁部材４１は省略されても良い。
図１の例では、半導体装置１１０は、第２絶縁部材４２をさらに含む。第２絶縁部材４２は、第１方向（Ｚ軸方向）において、第３電極５３と、第２電極５２の一部と、の間に設けられている。第２絶縁部材４２は、第２電極５２と第３電極５３とを電気的に絶縁する。
図１に示すように、第１領域１１は、面１１Ｆを含む。面１１Ｆは、第１結晶部材２１と対向する。第１結晶部材２１は、第１面２１Ｆを含む。第１面２１Ｆは、第１領域１１と対向する。例えば、第１面２１Ｆは、面１１Ｆと接する。第１面２１Ｆは、第１方向（Ｚ軸方向）に沿う。
第１結晶部材２１がウルツ鉱構造を有する場合、例えば、第１面２１Ｆは、ｃ面に沿う。第１面２１Ｆは、ｃ面に対して実質的に平行でも良い。第１面２１Ｆとｃ面との間の角度は、例えば、４５度未満である。第１面２１Ｆとｃ面との間の角度は、例えば、１０度以下である。基板１０ｓの表面（例えば、第１電極５１側の面でも良い）は、例えば、ａ面またはｍ面に沿っても良い。
図２は、第１実施形態に係る半導体装置の特性を例示する模式図である。
図２は、半導体装置１１０のオン時における電子密度のシミュレーション結果を例示している。図２において、画像の明暗は、電子密度の高低に対応する。画像が暗い部分における電子密度は、画像が明るい部分における電子密度よりも高い。図２に示すように、電子密度は、第１部分領域１１ａと第３電極５３との間の領域において高い。電子密度の高い領域は、第２部分領域１１ｂで広がり、第３電極５３の下側に広がっている。実施形態においては、第２部分領域１１ｂにより、電子密度が高い領域が得られる。実施形態においては、第２部分領域１１ｂが設けられない場合に比べて、オン抵抗を低くできる。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１１１について、半導体装置１１０とは異なる部分について説明する。半導体装置１１１においても、例えば、第１結晶部材２１は、ウルツ鉱構造を有する。半導体装置１１１においては、第１結晶部材２１の＜０００－１＞方向は、第１領域１１から第３電極５３への向きの成分を有する。このとき、半導体部材１０のうちの第３電極５３の近傍領域に、キャリア領域として、２次元ホールガス１０ｈが生じる。半導体装置１１１においても、第２部分領域１１ｂが設けられることにより、オン抵抗を低くできる。特性の向上が可能な半導体装置を提供できる。
半導体装置１１１においては、第１領域１１は、ｎ形であることが好ましい。これにより、例えば、しきい値電圧を上昇させることができる。例えば、ノーマリオフ動作が得られる。
半導体装置１１１の１つの例において、第２部分ｐ２は、ｐ＋形である。基板１０ｓは、例えば、ｐ＋形である。
半導体装置１１１において、第１結晶部材２１は、ウルツ鉱構造以外の、分極を有する結晶構造を有しても良い。この場合、第１結晶部材２１の分極の負から正への向き、または、第１結晶部材２１の分極の正から負への向きが、第２方向（Ｘ軸方向）に沿っても良い。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１１２について、半導体装置１１０とは異なる部分について説明する。半導体装置１１２においては、第１絶縁部材４１が設けられていない。半導体装置１１２においては、第１結晶部材２１は、複数の領域（領域２１ｐ及び領域２１ｑ）を含む。領域２１ｐは、第２方向（Ｘ軸方向）において、第１領域１１と第３電極５３との間にある。領域２１ｑは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第３電極５３との間にある。領域２１ｑは、第２部分領域１１ｂと第３電極５３とを電気的に絶縁する。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１１３について、半導体装置１１１とは異なる部分について説明する。半導体装置１１３においても、第１絶縁部材４１が設けられていない。半導体装置１１３においても、第１結晶部材２１は、領域２１ｐ及び領域２１ｑを含む。領域２１ｐは、第２方向において、第１領域１１と第３電極５３との間にある。領域２１ｑは、第１方向において、第２部分領域１１ｂと第３電極５３との間にある。領域２１ｑは、第２部分領域１１ｂと第３電極５３とを電気的に絶縁する。
半導体装置１１２及び１１３においても、オン抵抗を低くできる。特性の向上が可能な半導体装置を提供できる。
（第２実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、第２実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、第４電極５４、第５電極５５、半導体部材１０、第１結晶部材２１及び第２結晶部材２２を含む。
第１電極５１から第２電極５２への方向は、第１方向に沿う。第１方向は、例えば、Ｚ軸方向である。
第３電極５３の第１方向（Ｚ軸方向）における位置は、第１電極５１の第１方向における位置と、第２電極５２の第１方向における位置と、の間にある。
第１電極５１から第４電極５４への方向は、第１方向（Ｚ軸方向）に沿う。第２電極５２から第４電極５４への方向は、第２方向に沿う。第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。
第５電極５５の第１方向（Ｚ軸方向）における位置は、第１電極５１の第１方向における位置と、第４電極５４の第１方向における位置と、の間にある。第３電極５３から第５電極５５への方向は、第２方向（例えばＸ軸方向）に沿う。
半導体部材１０は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。半導体部材１０は、第１領域１１及び第２領域１２を含む。第１領域１１は、第１方向（Ｚ軸方向）において、第１電極５１と第２電極５２との間にある。第２領域１２は、第１方向（Ｚ軸方向）において、第１電極５１と第４電極５４との間にある。例えば、第１領域１１から第２領域１２への方向は、Ｘ軸方向に沿う。
第１結晶部材２１は、第２方向（例えばＸ軸方向）において、第１領域１１と第３電極５３との間に設けられる。第２結晶部材２２は、第２方向において、第２領域１２と第５電極５５との間に設けられる。
第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、例えば、１つのソース電極として機能する。第３電極５３は、例えば、１つのゲート電極として機能する。第４電極５４は、例えば、別のソース電極として機能する。第５電極５５は、例えば、別のゲート電極として機能する。半導体装置１２０は、例えば、トランジスタ（例えばＨＥＭＴ）である。
半導体装置１２０において、例えば、第１結晶部材２１及び第２結晶部材２２は、ウルツ鉱構造を有する。例えば、第１結晶部材の＜０００１＞方向または＜０００－１＞方向は、第２方向（Ｘ軸方向）に沿う。第２結晶部材の＜０００１＞方向または＜０００－１＞方向は、第２方向（Ｘ軸方向）に沿う。
図６に示す例では、第１結晶部材２１の＜０００１＞方向は、第１領域１１から第３電極５３への向きの成分を有する。第２結晶部材２２の＜０００１＞方向は、第２領域１２から第５電極５５への向きの成分を有する。
この場合、第１領域１１の第３電極５３と対向する領域、及び、第２領域１２の第５電極５５と対向する領域に、２次元電子ガス１０ｅが生じる。２次元電子ガス１０ｅは、電流経路として機能する。
実施形態においては、１つの半導体部材１０に複数の電流経路が形成される。これにより、大電流のスイッチングが可能になる。例えば、オン抵抗を低くできる。本実施形態によれば、特性の向上が可能な半導体装置を提供できる。
第１領域１１は、例えば、第１結晶部材２１と接する。第２領域１２は、第２結晶部材２２と接する。
半導体装置１２０において、第１結晶部材２１及び第２結晶部材２２は、ウルツ鉱構造以外の、分極を有する結晶構造を有しても良い。この場合、第１結晶部材２１及び第２結晶部材２２の分極の負から正への向き、または、第１結晶部材２１及び第２結晶部材２２の分極の正から負への向きが、第２方向（Ｘ軸方向）に沿っても良い。
半導体装置１２０において、半導体部材１０は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１２ｃ及び第４部分領域１２ｄをさらに含んでも良い。これらの部分領域は、例えば、ドリフト領域として機能する。
第１部分領域１１ａは、第１方向（Ｚ軸方向）において、第１電極５１と第１領域１１との間にある。第１部分領域１１ａから第２部分領域１１ｂへの方向は、第２方向（例えばＸ軸方向）に沿う。第２部分領域１１ｂは、第１方向において、第１電極５１と第３電極５３との間にある。
第３部分領域１２ｃは、第１方向（Ｚ軸方向）において、第１電極５１と第２領域１２との間にある。第３部分領域１２ｃから第４部分領域１２ｄへの方向は、第２方向（例えばＸ軸方向）に沿う。第４部分領域１２ｄは、第１方向において、第１電極５１と第５電極５５との間にある。
第２部分領域１１ｂ及び第４部分領域１２ｄが設けられることで、例えば、電流経路が広がる。これにより、オン抵抗をより低くできる。
半導体装置１２０の１つの例において、半導体部材１０は、第３領域１３をさらに含んでも良い。第３領域１３は、第２方向（Ｘ軸方向）において、第３電極５３と第２領域１２との間にある。第３領域１３における不純物濃度は、第２領域１２における不純物濃度よりも高い。第３領域１３における不純物濃度は、第１領域１１における不純物濃度よりも高い。
例えば、第１領域１１及び第２領域１２は、ｐ形領域である。第３領域１３は、ｐ＋領域である。第３領域１３は、例えば、第３電極５３と接しても良い。第３領域１３は、第３電極５３のコンタクト領域として機能しても良い。
半導体装置１２０において、半導体部材１０は、第４領域１４をさらに含んでも良い。例えば、第２方向（Ｘ軸方向）において、第２領域１２と第４領域１４との間に、第５電極５５が位置する。第４領域１４は、ｐ＋領域である。第４領域１４は、例えば、第５電極５５と接しても良い。第４領域１４は、第５電極５５のコンタクト領域として機能しても良い。
半導体装置１２０において、半導体部材１０は、基板１０ｓをさらに含んでも良い。基板１０ｓは、第１電極５１と第１領域１１との間、及び、第１電極５１と第２領域１２との間に設けられる。基板１０ｓは、第１電極５１と第３領域１３との間、及び、第１電極５１と第４領域１４との間に設けられる。基板１０ｓは、例えば、ＳｉＣ基板である。基板１０ｓは、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。半導体部材１０は、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。
例えば、基板１０ｓを含む半導体部材１０に複数のトレンチが形成され、複数のトレンチの中に、結晶部材及び電極が設けられる。例えば、１つのトレンチの側面に第１結晶部材２１が形成される。そのトレンチの残余の空間の少なくとも一部に、第３電極５３が形成される。例えば、別のトレンチの側面に第２結晶部材２２が形成される。そのトレンチの残余の空間の少なくとも一部に、第５電極５５が形成される。
例えば、第３領域１３の一部は、基板１０ｓと第３電極５３との間に設けられても良い。例えば、第４領域１４の一部は、基板１０ｓと第５電極５５との間に設けられても良い。
半導体部材１０は、第１～第４部分ｐ１～ｐ４をさらに含んでも良い。第１部分ｐ１は、第１方向（Ｚ軸方向）において、第１領域１１と第２電極５２との間に設けられる。第２部分ｐ２は、第１方向において、第１部分ｐ１と第２電極５２との間に設けられる。第３部分ｐ３は、第１方向（Ｚ軸方向）において、第２領域１２と第４電極５４との間に設けられる。第４部分ｐ４は、第１方向において、第３部分ｐ３と第４電極５４との間に設けられる。
第２部分ｐ２における不純物濃度は、第１部分ｐ１における不純物濃度よりも高い。第４部分ｐ４における不純物濃度は、第３部分ｐ３における不純物濃度よりも高い。第１部分ｐ１における不純物濃度は、例えば、第１領域１１における不純物濃度よりも低い。第３部分ｐ３における不純物濃度は、例えば、第２領域１２における不純物濃度よりも低い。
１つの例において、第１領域１１及び第２領域１２は、ｐ形である。第２部分ｐ２及び第４部分ｐ４は、例えば、ｎ＋形である。第３領域１３及び第４領域１４は、例えば、ｐ＋形である。基板１０ｓは、例えば、ｎ＋形である。
半導体装置１２０において、第１～第４絶縁部材４１～４４が設けられても良い。第１絶縁部材４１は、第２部分領域１１ｂと第３電極５３との間に設けられる。この例では、第１絶縁部材４１は、第１方向（Ｚ軸方向）において、第３領域１３の一部と第３電極５３との間に設けられる。
第２絶縁部材４２は、第１方向（Ｚ軸方向）において、第３電極５３と、第２電極５２の一部と、の間に設けられている。第２絶縁部材４２は、第２電極５２と第３電極５３とを電気的に絶縁する。第２絶縁部材４２は、第２電極５２と第３領域１３とを電気的に絶縁する。
第３絶縁部材４３は、第４部分領域１２ｄと第５電極５５との間に設けられる。この例では、第３絶縁部材４３は、第１方向（Ｚ軸方向）において、第４領域１４の一部と第５電極５５との間に設けられる。
第４絶縁部材４４は、第１方向（Ｚ軸方向）において、第５電極５５と、第４電極５４の一部と、の間に設けられている。第４絶縁部材４４は、第４電極５４と第５電極５５とを電気的に絶縁する。第４絶縁部材４４は、第４電極５４と第４領域１４とを電気的に絶縁する。
図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１２１について、半導体装置１２０とは異なる部分について説明する。半導体装置１２１においても、第１結晶部材２１は、ウルツ鉱構造を有する。半導体装置１２１においては、第１結晶部材２１の＜０００－１＞方向は、第１領域１１から第３電極５３への向きの成分を有する。第２結晶部材２２の＜０００－１＞方向は、第２領域１２から第５電極５５への向きの成分を有する。このとき、半導体部材１０のうちの第３電極５３の近傍領域、及び、第５電極５５の近傍領域に、キャリア領域として、２次元ホールガス１０ｈが生じる。半導体装置１２１においても、オン抵抗を低くできる。半導体装置１２１において、第２部分領域１１ｂ及び第４部分領域１２ｄが設けられることにより、オン抵抗をさらに低くできる。特性の向上が可能な半導体装置を提供できる。
半導体装置１２１の１つの例において、第１領域１１及び第２領域１２は、ｎ形である。第２部分ｐ２及び第４部分ｐ４は、例えば、ｐ＋形である。第３領域１３及び第４領域１４は、例えば、ｎ＋形である。基板１０ｓは、例えば、ｐ＋形である。
半導体装置１２１において、第１結晶部材２１及び第２結晶部材２２は、ウルツ鉱構造以外の、分極を有する結晶構造を有しても良い。この場合、第１結晶部材２１及び第２結晶部材２２の分極の負から正への向き、または、第１結晶部材２１及び第２結晶部材２２の分極の正から負への向きが、第２方向（Ｘ軸方向）に沿っても良い。
以下、半導体装置１２０の特性の例について説明する。図６に示すように、第１領域１１と第１結晶部材２１との間の境界と、第２部分領域１１ｂと第３領域１３との境界と、の間のＸ軸方向に沿う距離を距離ｄｘとする。以下、図６に例示した半導体装置１２０において、距離ｄｘを変えたときの特性のシミュレーション結果の例について説明する。
図８は、第２実施形態に係る半導体装置の特性を例示するグラフ図である。
図８の横軸は、ゲート電圧Ｖｇ（Ｖ）である。ゲート電圧Ｖｇは、第２電極５２（ソース電極）を規準にしたときの第３電極５３（ゲート電極）の電位に対応する。図８の縦軸は、ドレイン電流Ｉｄ（×１０－６Ａ）である。図８には、距離ｄｘが０ｎｍ、１５０ｎｍ、３００ｎｍまたは４００ｎｍのときの結果が例示されている。この例では、第３電極５３のＸ軸方向の長さは、８００ｎｍである。図８から分かるように、距離ｄｘが長くなると、同じゲート電圧Ｖｇにおけるドレイン電流Ｉｄが大きくなる。
以下、図６に例示した半導体装置１２０において、第１領域１１（例えばｐ形領域）における不純物濃度を変えたときの特性のシミュレーション結果の例について説明する。
図９は、第２実施形態に係る半導体装置の特性を例示するグラフ図である。
図９の横軸は、ゲート電圧Ｖｇ（Ｖ）である。図９の縦軸は、ドレイン電流Ｉｄ（×１０－５Ａ）である。図９には、第１領域１１におけるｐ形の不純物濃度Ｃｐが、５×１０１７ｃｍ－３、７×１０１７ｃｍ－３、８×１０１７ｃｍ－３、または、９×１０１７ｃｍ－３のときの特性が例示されている。図９から分かるように、不純物濃度が低いと、ゲート電圧Ｖｇが０Ｖのときのドレイン電流Ｉｄ大きい。第１領域１１における不純物濃度を制御することで、しきい値電圧を制御できる。半導体装置１２０の１つの例において、第１領域１１におけるｐ形の不純物濃度Ｃｐは、７×１０１７ｃｍ－３以上であることが好ましい。これにより、例えば、オフ電流を小さくできる。安定したノーマリオフ特性が得られる。
図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１２２について、半導体装置１２０とは異なる部分について説明する。半導体装置１２２においては、第１絶縁部材４１及び第３絶縁部材４３が設けられていない。
半導体装置１２２においては、第１結晶部材２１は、領域２１ｐ及び領域２１ｑを含む。領域２１ｐは、第２方向（Ｘ軸方向）において、第１領域１１と第３電極５３との間にある。領域２１ｑは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第３電極５３との間にある。領域２１ｑは、第２部分領域１１ｂと第３電極５３とを電気的に絶縁する。
半導体装置１２２においては、第２結晶部材２２は、領域２２ｐ及び領域２２ｑを含む。領域２２ｐは、第２方向（Ｘ軸方向）において、第２領域１２と第５電極５５との間にある。領域２２ｑは、第１方向（Ｚ軸方向）において、第４部分領域１２ｄと第５電極５５との間にある。領域２２ｑは、第４部分領域１２ｄと第５電極５５とを電気的に絶縁する。
図１１は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１２３について、半導体装置１２１とは異なる部分について説明する。半導体装置１２３においても、第１絶縁部材４１及び第３絶縁部材４３が設けられていない。半導体装置１２２においては、第１結晶部材２１は、領域２１ｐ及び領域２１ｑを含む。第２結晶部材２２は、領域２２ｐ及び領域２２ｑを含む。
半導体装置１２２及び１２３においても、オン抵抗を低くできる。特性の向上が可能な半導体装置を提供できる。
（第３実施形態）
図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、第３実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第３電極５３、第４電極５４、半導体部材１０、第１結晶部材２１及び第２結晶部材２２を含む。
第３電極５３から第４電極５４への第１方向は、第１電極５１から第２電極５２への第２方向と交差する。
第１方向をＺ軸方向とする。第２方向は、例えば、Ｘ軸方向である。
第３電極５３の第２方向（Ｘ軸方向）における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。例えば、Ｘ軸方向において、第３電極５３は、第１電極５１と第２電極５２との間にある。
第４電極５４の第２方向（Ｘ軸方向）における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。例えば、第４電極５４は、第３電極５３の上方に設けられる。
半導体部材１０は、炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む。
この例では、基板１０ｓが設けられる。基板１０ｓの上に、半導体部材１０、及び、第１～第４電極５１～５４が設けられる。基板１０ｓは、例えば、ＳｉＣ基板である。基板１０ｓは、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。半導体部材１０は、例えば、４Ｈ－ＳｉＣ、または、６Ｈ－ＳｉＣを含む。
半導体部材１０は、第１領域１１及び第２領域１２を含む。第１領域１１は、第２方向（Ｘ軸方向）において、第１電極５１と第３電極５３との間にある。第２領域１２は、第２方向において、第３電極５３と第２電極５２との間にある。第１領域１１及び第２領域１２は、第４電極５４と電気的に接続される。
第１結晶部材２１は、第２方向（Ｘ軸方向）において、第１領域１１と第３電極５３との間に設けられる。第２結晶部材２２は、第２方向において、第２領域１２と第３電極５３との間に設けられる。
例えば、第１結晶部材２１及び第２結晶部材２２は、ウルツ鉱構造を有する。第１結晶部材２１の＜０００１＞方向は、第１領域１１から第３電極５３への向きの成分を有する。第２結晶部材２２の＜０００１＞方向は、第３電極５３から第２領域１２への向きの成分を有する。
例えば、第１領域１１のうちの第１結晶部材２１の近傍領域に、２次元電子ガス１０ｅが形成される。例えば、第２領域１２のうちの第２結晶部材２２の近傍領域に、２次元ホールガス１０ｈが形成される。
例えば、第１電極５１の電位が低電位に設定される。第２電極５２の電位が高電位に設定される。この高電位は、上記の低電位よりも高い。第３電極５３に入力信号が入力される。入力信号に応じて、第１電極５１と第４電極５４との間の抵抗状態、及び、第２電極５２と第４電極５４との間の抵抗状態が制御される。これにより、入力信号に応じた信号が第４電極５４から出力される。半導体装置１３０は、例えば、ＣＭＯＳ（Complementary metal-oxide-semiconductor）素子として機能する。半導体装置１３０において、例えば、高速のスイッチング特性が得られる。例えば、消費電力を低くできる。特性の向上が可能な半導体装置を提供できる。
この例では、半導体部材１０は、第１～第４部分ｐ１～ｐ４をさらに含む。第１部分ｐ１は、第１方向（Ｚ軸方向）において、第１領域１１と第４電極５４との間に設けられる。第２部分ｐ２は、第１方向において、第１部分ｐ１と第４電極５４との間に設けられる。第３部分ｐ３は、第１方向（Ｚ軸方向）において、第２領域１２と第４電極５４との間に設けられる。第４部分ｐ４は、第１方向において、第３部分ｐ３と第４電極５４との間に設けられる。
第２部分ｐ２における不純物濃度は、第１部分ｐ１における不純物濃度よりも高い。第４部分ｐ４における不純物濃度は、第３部分ｐ３における不純物濃度よりも高い。第１部分ｐ１における不純物濃度は、例えば、第１領域１１における不純物濃度よりも低い。第３部分ｐ３における不純物濃度は、例えば、第２領域１２における不純物濃度よりも低い。
第２部分ｐ２及び第４部分ｐ４は、第４電極５４に対するコンタクト領域として機能する。
半導体部材１０は、第３領域１３及び第４領域１４をさらに含む。この例では、基板１０ｓの一部に不純物濃度が高い領域が設けられる。この不純物濃度が高い領域が、第３領域１３及び第４領域１４に対応する。例えば、第３領域１３の一部から第１電極５１への方向は、第１方向（Ｚ軸方向）に沿う。例えば、第４領域１４の一部から第２電極５２への方向は、第１方向（Ｚ軸方向）に沿う。第３領域１３は、第１電極５１と第１領域１１との間の電流経路となる。第４領域１４は、第２電極５２と第２領域１２との間の電流経路となる。
この例では、半導体部材１０は、第５部分ｐ５及び第６部分ｐ６をさらに含む。第５部分ｐ５は、第１方向（Ｚ軸方向）において、第３領域１３の別の一部と、第１領域１１との間にある。第６部分ｐ６は、第１方向（Ｚ軸方向）において、第４領域１４の別の一部と、第２領域１２との間にある。
第３領域１３は、例えば、ｎ＋領域である。第４領域１４は、例えば、ｐ＋領域である。第１領域１１は、例えば、ｐ形領域である。第２領域１２は、例えば、ｎ形領域である。第２部分ｐ２は、例えば、ｎ＋形領域である。第４部分ｐ４は、ｐ＋形領域である。
この例では、第１～第４絶縁部材４１～４４が設けられている。第１絶縁部材４１は、基板１０ｓ（第３領域１３及び第４領域１４を含む）と、第３電極５３と、の間に設けられる。第２絶縁部材４２は、第３電極５３と第４電極５４との間、第１結晶部材２１と第４電極５４との間、及び、第２結晶部材２２と第４電極５４との間に設けられる。
第３絶縁部材４３は、第２方向（Ｘ軸方向）において、第１電極５１と第１領域１１との間、第１電極５１と第１部分ｐ１との間、第１電極５１と第２部分ｐ２との間、第１電極５１と第５部分ｐ５との間に設けられる。
第４絶縁部材４４は、第２方向（Ｘ軸方向）において、第２電極５２と第２領域１２との間、第２電極５２と第３部分ｐ３との間、第２電極５２と第４部分ｐ４との間、第２電極５２と第６部分ｐ６との間に設けられる。
半導体装置１３０において、第１結晶部材２１及び第２結晶部材２２は、ウルツ鉱構造以外の、分極を有する結晶構造を有しても良い。この場合、第１結晶部材２１及び第２結晶部材２２の分極の負から正への向き、または、第１結晶部材２１及び第２結晶部材２２の分極の正から負への向きが、第２方向（Ｘ軸方向）に沿っても良い。
図１３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下、実施形態に係る半導体装置１３１について、半導体装置１３０とは異なる部分について説明する。半導体装置１３１においては、第１絶縁部材４１が設けられない。半導体装置１３１は、第１結晶部材２１及び第２結晶部材２２に、加えて、第３結晶部材２３をさらに含む。
第１方向（Ｚ軸方向）おいて、第３結晶部材２３と第４電極５４との間に第３電極５３が設けられる。第２絶縁部材４２が設けられる場合、第１方向（Ｚ軸方向）おいて、第３結晶部材２３と第２絶縁部材４２との間に第３電極５３が設けられる。
第３結晶部材２３は、第１結晶部材２１と同じ材料を含んでも良い。第３結晶部材２３は、第２結晶部材２２と同じ材料を含んでも良い。第３結晶部材２３は、第１結晶部材２１及び第２結晶部材２２と連続しても良い。第３結晶部材２３は、例えば、第３電極５３と、基板１０ｓ（第３領域１３及び第４領域１４を含む）と、を電気的に絶縁する。例えば、第１～第３結晶部材２１～２３は、絶縁性である。
半導体装置１３１も、例えば、ＣＭＯＳ素子として機能する。半導体装置１３１において、例えば、高速のスイッチング特性が得られる。例えば、消費電力を低くできる。特性の向上が可能な半導体装置を提供できる。
上記の実施形態において、電極（例えば、第１～第５電極５１～５５の少なくともいずれか）は、例えば、Ａｌ、Ｔｉ、Ｎｉ及びＡｕよりなる群から選択された少なくとも１つを含む。
上記の実施形態において、半導体部材１０は、例えば、ＳｉＣを含む。この場合、半導体部材１０がシリコンを含む場合に比べて、高い放熱性が得られる。
結晶部材（第１結晶部材２１及び第２結晶部材２２）は、ＡｌＮを含むことが好ましい。これにより、高い耐圧が得られる。
半導体部材１０がＳｉＣを含み、結晶部材がＡｌＮを含む場合ことが好ましい。これらの材料における格子定数差が小さい。例えば、ＡｌＮ（結晶部材）において、良好な結晶性が得られる。
半導体部材１０がＳｉＣを含み、結晶部材がＡｌＮを含む場合、これらの材料の間におけるポテンシャル差が大きい。これにより、キャリアが閉じこめられやすく、局在化し易い。例えば、キャリアの積分濃度を高くできる。
上記の実施形態において、結晶部材は、例えば、ＭＯＣＶＤ(有機金属気相)法、分子線エピタキシ(ＭＢＥ)法、ハライド気相成長(ＨＶＰＥ)法、スパッタ法、及び、パルスレーザー堆積法よりなる群から選択された少なくとも１つにより形成される。
実施形態によれば、特性の向上が可能な半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、電極、半導体部材、結晶部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １０ｅ…２次元電子ガス、 １０ｈ…２次元ホールガス、 １０ｓ…基板、 １１～１４…第１～第４領域、 １１Ｆ…面、 １１ａ、１１ｂ…第１、第２部分領域、 １１ｄ…ドリフト領域、 １２ｃ、１２ｄ…第３、第４部分領域、 ２１～２３…第１、第３結晶部材、 ２１Ｆ…第１面、 ２１ｐ、２１ｑ、２２ｐ、２２ｑ…領域、 ４１～４４…第１～第４絶縁部材、 ５１～５５…第１～第５電極、 １１０～１１３、１２０～１２３、１３０、１３１…半導体装置、 Ｃｐ…不純物濃度、 Ｉｄ…ドレイン電流、 Ｖｇ…ゲート電圧、 ｄｘ…距離、 ｐ１～ｐ６…第１～第６部分

Claims (18)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域、第１部分領域及び第２部分領域を含み、前記第１領域は、前記第１方向において前記第１電極と前記第２電極との間にあり、前記第１領域から前記第３電極への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第１方向において前記第１電極と前記第１領域との間にあり、前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿い、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間にある、前記半導体部材と、
    前記第２方向において、前記第１領域と前記第３電極との間に設けられた第１結晶部材と、
    を備え、
    前記第３電極に印加される電圧により、前記第１電極と前記第２電極との間に流れる電流が制御でき、
    前記第１結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００１＞方向または＜０００－１＞方向は、前記第２方向に沿う、半導体装置。
  2. 前記第１結晶部材は、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）を含む、請求項１記載の半導体装置。
  3. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域、第１部分領域及び第２部分領域を含み、前記第１領域は、前記第１方向において前記第１電極と前記第２電極との間にあり、前記第１領域から前記第３電極への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第１方向において前記第１電極と前記第１領域との間にあり、前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿い、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間にある、前記半導体部材と、
    前記第２方向において、前記第１領域と前記第３電極との間に設けられた第１結晶部材と、
    を備え、
    前記第３電極に印加される電圧により、前記第１電極と前記第２電極との間に流れる電流が制御でき、
    前記第１結晶部材の分極の負から正への向き、または、前記分極の正から負への向きは、前記第２方向に沿う、半導体装置。
  4. 前記半導体部材は、前記第１電極と前記第１部分領域との間、及び、前記第１電極と前記第２部分領域との間に設けられた基板をさらに含む、請求項１記載の半導体装置。
  5. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域、第１部分領域及び第２部分領域を含み、前記第１領域は、前記第１方向において前記第１電極と前記第２電極との間にあり、前記第１領域から前記第３電極への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第１方向において前記第１電極と前記第１領域との間にあり、前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿い、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間にある、前記半導体部材と、
    前記第２方向において、前記第１領域と前記第３電極との間に設けられた第１結晶部材と、
    を備え、
    前記第３電極に印加される電圧により、前記第１電極と前記第２電極との間に流れる電流が制御でき、
    前記第１結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００１＞方向は、前記第１領域から前記第３電極への向きの成分を有し、
    前記第１領域はｐ形である、半導体装置。
  6. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域、第１部分領域及び第２部分領域を含み、前記第１領域は、前記第１方向において前記第１電極と前記第２電極との間にあり、前記第１領域から前記第３電極への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第１方向において前記第１電極と前記第１領域との間にあり、前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿い、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間にある、前記半導体部材と、
    前記第２方向において、前記第１領域と前記第３電極との間に設けられた第１結晶部材と、
    を備え、
    前記第３電極に印加される電圧により、前記第１電極と前記第２電極との間に流れる電流が制御でき、
    前記第１結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００－１＞方向は、前記第１領域から前記第３電極への向きの成分を有し、
    前記第１領域はｎ形である、半導体装置。
  7. 前記第２部分領域と前記第３電極との間に設けられた第１絶縁部材をさらに備えた請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第１結晶部材は、前記第１方向において前記第２部分領域と前記第３電極との間の領域を含む、請求項１～６のいずれか１つに記載の半導体装置。
  9. 前記第１方向において、前記第３電極と、前記第２電極の一部と、の間に設けられた第２絶縁部材をさらに備えた、請求項１～８のいずれか１つに記載の半導体装置。
  10. ドレイン電極と、
    ソース電極であって、前記ドレイン電極から前記ソース電極への方向は、第１方向に沿う、前記ソース電極と、
    ゲート電極であって、前記ゲート電極の前記第１方向における位置は、前記ドレイン電極の前記第１方向における位置と、前記ソース電極の前記第１方向における位置と、の間にある、前記ゲート電極と、
    別のソース電極であって、前記ドレイン電極から前記別のソース電極への方向は、前記第１方向に沿い、前記ソース電極から前記別のソース電極への方向は、前記第１方向と交差する第２方向に沿う、前記別のソース電極と、
    別のゲート電極であって、前記別のゲート電極の前記第１方向における位置は、前記ドレイン電極の前記第１方向における前記位置と、前記別のソース電極の前記第１方向における位置と、の間にあり、前記ゲート電極から前記別のゲート電極への方向は、前記第２方向に沿う、前記別のゲート電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域及び第２領域を含み、前記第１領域は、前記第１方向において前記ドレイン電極と前記ソース電極との間にあり、前記第２領域は、前記第１方向において前記ドレイン電極と前記別のソース電極との間にある、前記半導体部材と、
    前記第２方向において、前記第１領域と前記ゲート電極との間に設けられた第１結晶部材と、
    前記第２方向において、前記第２領域と前記別のゲート電極との間に設けられた第２結晶部材と、
    を備えた半導体装置。
  11. 前記半導体部材は、前記ドレイン電極と前記第１領域との間、及び、前記ドレイン電極と前記第２領域との間に設けられた基板をさらに含む、請求項１０記載の半導体装置。
  12. 前記半導体部材は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域をさらに含み、
    前記第１部分領域は、前記第１方向において、前記ドレイン電極と前記第１領域との間にあり、
    前記第１部分領域から前記第２部分領域への方向は、前記第２方向に沿い、
    前記第２部分領域は、前記第１方向において前記ドレイン電極と前記ゲート電極との間にあり、
    前記第３部分領域は、前記第１方向において、前記ドレイン電極と前記第２領域との間にあり、
    前記第３部分領域から前記第４部分領域への方向は、前記第２方向に沿い、
    前記第４部分領域は、前記第１方向において前記ドレイン電極と前記別のゲート電極との間にある、請求項１０または１１に記載の半導体装置。
  13. 前記半導体部材は、第３領域をさらに含み、
    前記第３領域は、前記第２方向において、前記ゲート電極と前記第２領域との間にあり、
    前記第３領域における不純物濃度は、前記第２領域における不純物濃度よりも高い、
    請求項１０～１２のいずれか１つに記載の半導体装置。
  14. 前記第１結晶部材及び前記第２結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００１＞方向または＜０００－１＞方向は、前記第２方向に沿い、
    前記第２結晶部材の＜０００１＞方向または＜０００－１＞方向は、前記第２方向に沿う、請求項１０～１３のいずれか１つに記載の半導体装置。
  15. 前記第１結晶部材及び前記第２結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００１＞方向は、前記第１領域から前記ゲート電極への向きの成分を有し、
    前記第２結晶部材の＜０００１＞方向は、前記第２領域から前記別のゲート電極への向きの成分を有し、
    前記第１領域及び第２領域はｐ形である、請求項１０～１３のいずれか１つに記載の半導体装置。
  16. 前記第１結晶部材及び前記第２結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００－１＞方向は、前記第１領域から前記ゲート電極への向きの成分を有し、
    前記第２結晶部材の＜０００－１＞方向は、前記第２領域から前記別のゲート電極への向きの成分を有し、
    前記第１領域及び第２領域はｎ形である、請求項１０～１３のいずれか１つに記載の半導体装置。
  17. 第１電極と、
    第２電極と、
    第３電極と、
    第４電極であって、前記第３電極から前記第４電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差し、前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、前記第４電極と、
    炭化シリコン、シリコン、カーボン及びゲルマニウムよりなる群から選択された少なくとも１つを含む半導体部材であって、前記半導体部材は、第１領域及び第２領域を含み、前記第１領域は、前記第２方向において前記第１電極と前記第３電極との間にあり、前記第２領域は、前記第２方向において前記第３電極と前記第２電極との間にある、前記第１領域及び前記第２領域は、前記第４電極と電気的に接続された、前記半導体部材と、
    前記第２方向において、前記第１領域と前記第３電極との間に設けられた第１結晶部材と、
    前記第２方向において、前記第２領域と前記第３電極との間に設けられた第２結晶部材と、
    を備え、
    前記第３電極に印加される電圧により、前記第１電極と前記第２電極との間に流れる電流が制御でき、
    前記第１領域及び前記第２領域は、前記第４電極と電気的に接続された半導体装置。
  18. 前記第１結晶部材及び前記第２結晶部材は、ウルツ鉱構造を有し、
    前記第１結晶部材の＜０００１＞方向は、前記第１領域から前記第３電極への向きの成分を有し、
    前記第２結晶部材の＜０００１＞方向は、前記第３電極から前記第２領域への向きの成分を有する、請求項１７記載の半導体装置。
JP2018230703A 2018-12-10 2018-12-10 半導体装置 Active JP7021063B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018230703A JP7021063B2 (ja) 2018-12-10 2018-12-10 半導体装置
US16/568,490 US11075262B2 (en) 2018-12-10 2019-09-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230703A JP7021063B2 (ja) 2018-12-10 2018-12-10 半導体装置

Publications (3)

Publication Number Publication Date
JP2020096003A JP2020096003A (ja) 2020-06-18
JP2020096003A5 JP2020096003A5 (ja) 2021-02-18
JP7021063B2 true JP7021063B2 (ja) 2022-02-16

Family

ID=70970317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230703A Active JP7021063B2 (ja) 2018-12-10 2018-12-10 半導体装置

Country Status (2)

Country Link
US (1) US11075262B2 (ja)
JP (1) JP7021063B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN117317001A (zh) * 2019-04-12 2023-12-29 广东致能科技有限公司 一种半导体器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086548A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ
JP2006344759A (ja) 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2009194065A (ja) 2008-02-13 2009-08-27 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2015008331A (ja) 2006-11-20 2015-01-15 パナソニック株式会社 半導体装置
US20150014700A1 (en) 2013-07-15 2015-01-15 Hrl Laboratories Llc Vertical iii-nitride semiconductor device with a vertically formed two dimensional electron gas
JP2017220667A (ja) 2016-05-24 2017-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチゲート構造を有するワイドバンドギャップ半導体素子
JP2018010995A (ja) 2016-07-14 2018-01-18 株式会社豊田中央研究所 炭化珪素半導体装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103727A (ja) 2005-10-05 2007-04-19 Toyota Motor Corp 炭化珪素半導体装置及びその製造方法
JP5207874B2 (ja) 2008-08-08 2013-06-12 親夫 木村 半導体装置およびその製造方法
JP2016058648A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US9601610B1 (en) * 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
WO2019188767A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6924166B2 (ja) 2018-05-14 2021-08-25 株式会社東芝 半導体装置
JP6903604B2 (ja) 2018-05-14 2021-07-14 株式会社東芝 半導体装置
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344759A (ja) 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2006086548A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ
JP2015008331A (ja) 2006-11-20 2015-01-15 パナソニック株式会社 半導体装置
JP2009194065A (ja) 2008-02-13 2009-08-27 Denso Corp 炭化珪素半導体装置およびその製造方法
US20150014700A1 (en) 2013-07-15 2015-01-15 Hrl Laboratories Llc Vertical iii-nitride semiconductor device with a vertically formed two dimensional electron gas
JP2017220667A (ja) 2016-05-24 2017-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチゲート構造を有するワイドバンドギャップ半導体素子
JP2018010995A (ja) 2016-07-14 2018-01-18 株式会社豊田中央研究所 炭化珪素半導体装置とその製造方法

Also Published As

Publication number Publication date
US20200185492A1 (en) 2020-06-11
US11075262B2 (en) 2021-07-27
JP2020096003A (ja) 2020-06-18

Similar Documents

Publication Publication Date Title
US8368121B2 (en) Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
TWI531060B (zh) 具有提昇之可靠性的高功率半導體電子元件
JP6442803B2 (ja) エンハンスメントモードｉｉｉ族窒化物デバイス
JP4645313B2 (ja) 半導体装置
JP5779704B2 (ja) 半導体装置
US9099382B2 (en) Enhancement mode III-nitride transistors
JP4514063B2 (ja) Ｅｄ型インバータ回路および集積回路素子
CN111554752B (zh) 使用斜切衬底的高功率氮化镓电子器件
US7759760B2 (en) Semiconductor switching element and semiconductor circuit apparatus
JP5414709B2 (ja) トランジスタ
US20130292699A1 (en) Nitride semiconductor device
JP4917319B2 (ja) トランジスタ
JP2007035905A (ja) 窒化物半導体素子
JP4938531B2 (ja) 半導体装置
JP2005086171A (ja) 半導体装置及びその製造方法
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
US10910490B2 (en) Semiconductor device
JP2008016588A (ja) ＧａＮ系半導体素子
JP7021063B2 (ja) 半導体装置
US9391187B2 (en) Semiconductor heterojunction device
EP2360728B1 (en) Enhancement mode III-nitride transistors with single gate dielectric structure
JP6903604B2 (ja) 半導体装置
JP2020077712A (ja) 半導体装置
WO2023176373A1 (ja) 半導体装置
US20220140125A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220203

R151 Written notification of patent or utility model registration

Ref document number: 7021063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151