JP2017220667A - トレンチゲート構造を有するワイドバンドギャップ半導体素子 - Google Patents

トレンチゲート構造を有するワイドバンドギャップ半導体素子 Download PDF

Info

Publication number
JP2017220667A
JP2017220667A JP2017101464A JP2017101464A JP2017220667A JP 2017220667 A JP2017220667 A JP 2017220667A JP 2017101464 A JP2017101464 A JP 2017101464A JP 2017101464 A JP2017101464 A JP 2017101464A JP 2017220667 A JP2017220667 A JP 2017220667A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor device
region
source
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017101464A
Other languages
English (en)
Other versions
JP6433539B2 (ja
Inventor
ラルフ シーミーニエック,
Siemieniec Ralf
ラルフ シーミーニエック,
トーマス アイヒンガー,
Aichinger Thomas
トーマス アイヒンガー,
ヴォルフガング ベルクナー,
Bergner Wolfgang
ヴォルフガング ベルクナー,
ロマン エステベ,
Esteve Romain
ロマン エステベ,
カールハインツ フェルトラップ,
Feldrapp Karlheinz
カールハインツ フェルトラップ,
ダニエル キュック,
Kueck Daniel
ダニエル キュック,
デトハルト ペーテルス,
Peters Dethard
デトハルト ペーテルス,
ローラント ラップ,
Rupp Roland
ローラント ラップ,
クリスティアン シュトレンガー,
Strenger Christian
クリスティアン シュトレンガー,
ベルント ジッペリウス,
Zippelius Bernd
ベルント ジッペリウス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2017220667A publication Critical patent/JP2017220667A/ja
Application granted granted Critical
Publication of JP6433539B2 publication Critical patent/JP6433539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トレンチゲート構造を有するワイドバンドギャップ半導体素子を提供する。
【解決手段】 半導体素子は、第1の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延びるトレンチゲート構造を含む。トレンチゲート構造は、半導体ボディのメサ部同士を隔てる。メサ部では、ボディ領域が、ドレイン構造とともに第1のpn接合を形成し、第1のメサ側壁に直接隣接する。メサ部内のソース領域がボディ領域とともに第2のpn接合を形成し、ボディ領域はソース領域をドレイン構造から隔てる。ソース領域は、第1のメサ側壁、及び第1のメサ側壁と対向する第2のメサ側壁に直接隣接する。
【選択図】図1A

Description

ワイドバンドギャップ半導体素子は、バンドギャップが少なくとも2eV又は少なくとも3eVである半導体材料をベースとしており、従来のシリコンベースの半導体素子と比較して、高温時のオン状態抵抗が小さく、スイッチング損失が小さく、漏れ電流が少ない。ワイドバンドギャップ材料から作られる半導体素子として、隣接するトレンチゲート構造の間の半導体材料から形成されるメサ部分の対向する2つの長手方向メサ側壁の一方においてのみトランジスタチャネルを制御するストライプ形状のトレンチゲート電極を有する非対称トランジスタセルがあってよい。
トレンチゲートを有する非対称トランジスタセルを含むワイドバンドギャップ半導体素子の素子特性を向上させ、そのような素子の応用範囲を更に広げることが望ましい。
この目的は、独立請求項の対象によって達成される。従属請求項は、更なる実施形態に関する。
一実施形態によれば、半導体素子が、第1の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延びるトレンチゲート構造を含む。トレンチゲート構造は、半導体ボディのメサ部同士を隔てる。メサ部では、ボディ領域が、ドレイン構造とともに第1のpn接合を形成し、少なくとも第1のメサ側壁に直接隣接する。メサ部内のソース領域がボディ領域とともに第2のpn接合を形成し、ボディ領域はソース領域をドレイン構造から隔てる。ソース領域は、第1のメサ側壁、及び第1のメサ側壁と対向する第2のメサ側壁に直接隣接する。
別の実施形態によれば、半導体素子が、第1の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延びるトレンチゲート構造を含む。トレンチゲート構造は、半導体ボディのメサ部同士を隔てる。メサ部では、ボディ領域が、ドレイン構造とともに第1のpn接合を形成し、少なくとも第1のメサ側壁に直接隣接する。メサ部内のソース領域が、ボディ領域とともに第2のpn接合を形成し、ボディ領域はソース領域をドレイン構造から隔てる。トレンチソース構造350は、第1の面101から半導体ボディ100内に延び、第1の負荷電極310に電気的に接続されたトレンチソース電極355を含む。
当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、更なる特徴及び利点を理解されよう。
添付図面は、本発明の更なる理解が得られるように含まれており、本明細書に組み込まれて本明細書の一部を成している。各図面は、本発明の実施形態を図解しており、本明細書とともに本発明の原理を説明する役割を果たす。以下の詳細説明を参照することにより本発明の原理がよりよく理解されれば、本発明の他の実施形態、並びに意図された利点が容易に理解されるであろう。
一実施形態による、トレンチゲート構造を有するワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、ソース領域が、隣接するトレンチゲート構造同士の間のメサ部の対向する両側壁に直接隣接する。 図1Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態による、トレンチゲート構造を有するワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、これはダイオード領域の面区画を有しており、この面区画はソース領域の接続区画同士を隔てる。 図2Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、これは、メサ部の第2の側壁に沿う断続的なソース区画に関する図であり、ダイオード領域が接続部及び遮蔽部を含む。 図3Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向上面図を示しており、ソース領域の接続区画がメサ部の端部区画にのみ形成されている。 図4Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、ソース領域の、第2のメサ側壁に沿う第2の区画の垂直方向長さが、ソース領域の、第1のメサ側壁に沿う第1の区画の垂直方向長さより大きい。 図5Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、第2の区画が第1の区画から隔てられている。 図6Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、出力キャパシタンスを増やす為に梯子状ソース領域とトレンチソース構造とが組み合わされている。 図7Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。 トレンチソース構造を有する、別の実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示す。 図8Aの半導体素子部分の線B−Bに沿った概略垂直方向断面図を示す。
以下の詳細説明では、添付図面を参照しており、添付図面は本明細書の一部を成しており、添付図面においては、本発明を実施できる特定の実施形態が例示されている。当然のことながら、本発明の範囲から逸脱しない限り、他の実施形態が利用されてもよく、構造的又は論理的な変更が行われてもよい。例えば、1つの実施形態に関して例示又は説明された特徴が、他の実施形態において使用されるか、他の実施形態との組み合わせで使用されることにより、更に別の実施形態が与えられてよい。本発明は、そのような修正形態及び変形形態を包含するものとする。各実施例は具体的な文言で説明されているが、これは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、縮尺が正確ではなく、説明のみを目的としている。特に断らない限り、異なる図面間で対応する要素には同じ参照符号が与えられている。
「有する(having)」、「含む(containing)」、「含む(including)」、「含む(comprising)」などの語句はオープンであり、これらの語句は、述べられた構造、要素、又は特徴の存在を示すものであるが、それ以外の要素又は特徴の存在を排除するものではない。冠詞「a」、「an」、及び「the」は、文脈上明らかに矛盾する場合を除き、単数形だけでなく複数形も同様に包含するものとする。
「電気的に接続されている」という語句は、電気的に接続されている要素同士の永続的な低オーム接続を示しており、例えば、関連する要素同士の直接接続、或いは、金属及び/又は高濃度にドープされた半導体を経由する低オーム接続を示す。「電気的に結合されている」という語句は、信号伝送に適合された1つ以上の介在要素、例えば、第1の状態で低オーム接続を一時的に与え、第2の状態で高オーム電気的分離を一時的に与えるように制御可能な要素が、電気的に結合されている要素間に与えられてよい状況を含む。
図面では、ドープ型「n」又は「p」の隣に「−」又は「+」を表示することによって相対ドープ濃度を示している。例えば、「n−」は、ドープ濃度が「n」ドープ領域のドープ濃度より低いことを意味し、「n+」ドープ領域は、「n」ドープ領域よりドープ濃度が高い。相対ドープ濃度が同じであるドープ領域同士の絶対ドープ濃度が必ずしも同じであるとは限らない。例えば、異なる2つの「n」ドープ領域の絶対ドープ濃度は、同じである場合と異なる場合とがある。
図1A及び図1Bは、トランジスタセルTCを含む半導体素子500を示す。半導体素子500は、例えば、金属ゲートを有するFET並びに半導体材料のゲートを有するFETに関しては、IGFET(絶縁ゲート電界効果トランジスタ)、例えば、通常の意味でのMOSFET(酸化金属半導体FET)であってよいか、これを含んでよく、又は、IGBT(絶縁ゲートバイポーラトランジスタ)、或いはMCD(MOS制御ダイオード)であってよいか、これを含んでよい。
半導体素子500は、バンドギャップが2.0eV以上である結晶質ワイドバンドギャップ半導体材料から作られた半導体ボディ100をベースとする。このワイドバンドギャップ半導体材料は、六方結晶格子を有してよく、例えば、炭化ケイ素(SiC)又は窒化ガリウム(GaN)であってよい。例えば、この半導体材料は、2H−SiC(2HポリタイプのSiC)、6H−SiC、又は15R−SiCである。一実施形態によれば、この半導体材料は、4Hポリタイプ(4H−SiC)の炭化ケイ素である。
半導体ボディ100は、表側に第1の面101を有し、第1の面101は同一平面上に複数の面区画を含んでよい。第1の面101は、主結晶面と一致していてよく、或いは、主結晶面に対して軸外角度αだけ傾斜していてよく、αの絶対値は少なくとも2°であってせいぜい12°であってよく、例えば、約4°であってよい。
図示された実施形態では、<0001>結晶軸は、垂直方向に対して軸外角度α>0だけ傾斜しており、<11−20>結晶軸は、水平面に対して軸外角度αだけ傾斜している。<1−100>結晶軸は断面と直交している。
一実施形態によれば、第1の面101は、鋸歯状であってよく、複数の第1の面区画及び複数の第2の面区画を含み、第1の面区画は、互いに平行であってずれており、水平面に対して軸外角度αだけ傾斜しており、第2の面区画は、第1の面区画に対して傾斜していて、鋸歯状の第1の面101の断面線がほぼ鋸歯状の線になるように第1の面区画をつないでいる。
半導体ボディ100の背面には、対向する第2の面102が、第1の面101に平行に延びてよい。第1の面101の表側と第2の面102の裏側との間隔が、半導体素子500の定格阻止能力に関連付けられる。第1の面101と第2の面102との間の、半導体ボディ100の全厚は、数百nmから数百μmの範囲にあってよい。第1の面101に対する法線は垂直方向を定義し、第1の面101に平行な方向は水平方向である。
トランジスタセルTCは、第1の面101に沿って表側に形成される。ドレイン構造130が、その裏側において、トランジスタセルTCを第2の面102から隔てる。ドレイン構造130は、第2の面102に直接隣接する高濃度にドープされた接点構造139を含んでよく、トランジスタセルTCと高濃度にドープされた接点構造139との間に低濃度にドープされたドリフトゾーン131を含んでよい。
高濃度にドープされた接点構造139は、結晶質インゴットから得られた基板部分であるか、これを含んでよく、第2の面102に直接隣接する第2の負荷電極320とのオーム接触を形成する。接点構造139の平均ドーパント濃度は、第2の負荷電極320とのオーム接触を確実にするのに十分な高さを有する。半導体素子500がIGFETであるかこれを含む場合には、接点構造139の導電型は、ドリフトゾーン131と同じである。半導体素子500がIGBTである場合には、接点構造139は、ドリフトゾーン131に対して相補的な導電型を有するか、両方の導電型のゾーンを含む。
ドリフトゾーン131は、接点構造139上でエピタキシによって成長する層として形成されてよい。半導体ボディ100が炭化ケイ素で作られている場合には、ドリフトゾーン131の平均正味ドーパント濃度は、1E15cm−3から5E16cm−3の範囲にあってよい。ドレイン構造130は更なるドープ領域を含んでよく、例えば、ドリフトゾーン131の導電型のフィールドストップゾーン、バリアゾーン、及び/又は電流拡散ゾーンを含んでよく、或いは、カウンタドープ領域を含んでよい。
ドリフトゾーン131は接点構造139に直接隣接してよく、或いは、ドリフトゾーン131とのユニポーラホモ接合を形成するバッファ層が、ドリフトゾーン131と接点構造139との間に挟まれてよく、バッファ層の垂直方向長さは約1μmであってよく、バッファ層の平均ドーパント濃度は、例えば、3E17cm−3から1E18cm−3の範囲にあってよい。バッファ層は、半導体ボディ100内の機械的応力を緩めることが可能であり、且つ/又は、ドレイン構造130内の電界の整形に寄与することが可能である。
トランジスタセルTCは、第1の面101から半導体ボディ100内に延びるトレンチゲート構造150に沿って形成され、半導体ボディ100のメサ部190が、隣接するトレンチゲート構造150同士を隔てる。
トレンチゲート構造150の、第1の水平方向の長手方向長さは、第1の水平方向と直交する第2の水平方向の横断方向長さより大きい。トレンチゲート構造150は、トランジスタセル領域の一方の側から反対側に延びる長いストライプであってよく、トレンチゲート構造150の長さは最大で数ミリメートルであってよい。他の実施形態によれば、トランジスタセル領域の一方の側から反対側に延びる線に沿って複数の別々のトレンチゲート構造150が形成されてよく、或いは、トレンチゲート構造150は、メサ部190とともにグリッドを形成してよく、メサ部190はグリッドのメッシュに形成される。
トレンチゲート構造150の底部は丸みを帯びていてよく、その曲率半径は、後述のゲート誘電体151の厚さの少なくとも2倍である。
トレンチゲート構造150は、等間隔で配置されてよく、等幅であってよく、規則的なパターンを形成してよく、トレンチゲート構造150のピッチ(中心間距離)は、1μmから10μmの範囲にあってよく、例えば、2μmから5μmの範囲にあってよい。トレンチゲート構造150の垂直方向長さは、0.3μmから5μmの範囲にあってよく、例えば、0.5μmから2μmの範囲にあってよい。
トレンチゲート構造150は、第1の面101に対して垂直であってよく、或いは、第1の面101から離れるにつれて先細になってよい。例えば、トレンチゲート構造150の、垂直方向に対する先細角度は、軸外角度と等しくてよく、或いは、軸外角度に対して±1度以内のずれであってよく、対向する2つの長手方向メサ側壁191、192のうちの少なくとも第1のメサ側壁191が、高い電荷キャリア移動度を与える主結晶面、例えば、{11−20}結晶面によって形成される。第1のメサ側壁191と対向する第2のメサ側壁192は、主結晶面に対して、軸外角度αの2倍だけ傾斜していてよく、例えば4度以上、例えば約8度傾斜していてよい。第1及び第2のメサ側壁191、192は、その中間のメサ部の対向する長手方向の側面にあり、異なる2つの隣接するトレンチゲート構造150に直接隣接する。
トレンチゲート構造150は、導電性ゲート電極155を含み、導電性ゲート電極155は、高濃度にドープされたポリ結晶質シリコン層及び/又は金属含有層を含んでよく、或いはこれらで構成されてよい。ゲート電極155は、ゲートメタライゼーション330と電気的に接続されてよく、ゲートメタライゼーション330は、ゲート端子Gを形成するか、ゲート端子Gと電気的に接続又は結合される。
トレンチゲート構造150は更に、ゲート誘電体151を含み、ゲート誘電体151は、トレンチゲート構造150の少なくとも一方の側に沿って、ゲート電極155を半導体ボディ100から隔てる。ゲート誘電体151は、半導体誘電体(例えば、熱成長又は堆積半導体酸化物、例えば、シリコン酸化物)、半導体窒化物(例えば、堆積又は熱成長シリコン窒化物)、半導体酸窒化物(例えば、シリコン酸窒化物)、他の任意の堆積誘電体材料、又はこれらの任意の組み合わせを含んでよく、或いはこれらで構成されてよい。ゲート誘電体151は、トランジスタセルTCの閾値電圧が1.0Vから8Vの範囲にある場合に形成されてよい。
トレンチゲート構造150は、ゲート電極155及びゲート誘電体151だけを含んでよく、或いは、ゲート電極155及びゲート誘電体151に加えて更に、導電性且つ/又は誘電性の構造を含んでよく、例えば、補償構造を含んでよい。
メサ部190は、表側を向いているソース領域110を含む。ソース領域110は、第1の面101と直接隣接していてよく、それぞれのメサ部190の両長手方向メサ側壁191、192と直接隣接していてよい。第1の面101と平行な水平面において、ソース領域110の導電型と反対の導電型の分離領域240が、ソース領域110の区画間に挟まれてよい。各メサ部190は、各区画が相互接続されている1つのソース領域110を含んでよく、或いは、メサ部190内で互いに隔てられているものの、メサ部190に直接隣接しているメサ接点構造により、低インピーダンス経路を介して電気的に相互接続されている2つ以上の区画を含んでよい。
メサ部190は更に、ソース領域110をドレイン構造130から隔てるボディ領域120を含む。ボディ領域120は、ドレイン構造130とともに第1のpn接合pn1を形成し、ソース領域110とともに第2のpn接合pn2を形成する。ボディ領域120は、第1のメサ側壁191と直接隣接する。ボディ領域120の垂直方向長さは、トランジスタセルTCのチャネル長さに対応しており、0.2μmから1.5μmの範囲にあってよい。ソース領域110及びボディ領域120は両方とも、表側で第1の負荷電極310と電気的に接続される。
第1の負荷電極310は、第1の負荷端子L1を形成してよいか、第1の負荷端子L1と電気的に接続又は結合されてよく、第1の負荷端子L1は、MCDのアノード端子、IGFETのソース端子、又はIGBTのエミッタ端子であってよい。裏側の第2の負荷電極320は、第2の負荷端子L2を形成してよいか、第2の負荷端子L2と電気的に接続又は結合されてよく、第2の負荷端子L2は、MCDのカソード端子、IGFETのドレイン端子、又はIGBTのコレクタ端子であってよい。
ダイオード領域140が、ボディ領域120と第2のメサ側壁192とを隔ててよい。分離領域240は、ダイオード領域140の面区画であってよい。第2のメサ側壁192に沿うダイオード領域140のドーパント濃度は、第1のメサ側壁191に沿うボディ領域120のドーパント濃度より高く、例えば、少なくとも10倍の高さである。
一実施形態によれば、トランジスタセルTCは、pドープボディ領域120とnドープソース領域110とnドープドリフトゾーン131とを有するnチャネルFETセルである。別の実施形態によれば、トランジスタセルTCは、nドープボディ領域120とpドープソース領域110とpドープドリフトゾーン131とを有するpチャネルFETセルである。
ゲート誘電体151は、ボディ領域120の各部分とゲート電極155とを容量結合する。ゲート電極155の電位が半導体素子500の閾値電圧を上回るか下回ると、電界の作用によって、ボディ領域120内の少数電荷キャリアがゲート誘電体151に沿って反転チャネルを形成し、この反転チャネルは、ソース領域110とドレイン構造130とを接続することによって、半導体素子500をオンにする。オン状態では、半導体ボディ100の中を、ほぼ第1のメサ側壁191に沿って、第1の負荷電極310と第2の負荷電極320との間で負荷電流が流れる。同時に、ダイオード領域140内のドーパント濃度が高いほど、第2のメサ側壁192に沿う反転チャネルの形成が抑えられる。
半導体素子500がIGFETである場合は、第2の負荷端子L2とゲート端子Gとの間でゲートドレイン間キャパシタンスCgdが有効であり、ゲート端子Gと第1の負荷端子L1との間でゲートソース間キャパシタンスCgsが有効であり、第1の負荷端子L1と第2の負荷端子L2との間でドレインソース間キャパシタンスCdsが有効である。ドレインソース間の負荷電流経路が導通し、ミラー電荷Qgdによってゲートドレイン間キャパシタンスCgdがロードされる閾値電圧まで、ゲート端子Gの電位を引き上げる為に必要な電荷量が、閾値電圧電荷Qthによって定義される。
典型的には、比Qgd/Qthは、半導体素子500がオフになったときに生成されうる電圧ピークがミラーキャパシタンスCgdを介してゲート電極155と結合された場合に半導体素子500が意図されずにオンになる確率に影響を及ぼす。Cgsと関連するミラーキャパシタンスCgdが大きいほど、半導体素子500が意図されずにオンになる確率及びリスクが高くなる。意図されずにオンになると、半導体素子500を含むスイッチング回路の効率が低下する。例えば、半導体素子500がハーフブリッジ回路の高電位側スイッチ又は低電位側スイッチである場合には、短絡状況となり両スイッチがオンになることが起こりうる。これに対し、比Qgd/Qthが小さくなると、応用時に不要な発振をトリガする確率が大きくなる。比Qgd/Qthに応じて、半導体素子500は、意図されずオンになるリスクが高いか、意図されず発振するリスクが高い。
主結合面に対して方向が異なることにより、第2のメサ側壁192上に形成されたゲート誘電体部分の半導体界面は、電荷キャリアに対して、第1のメサ側壁191上のゲート誘電体部分の半導体界面より多くの界面状態を含むことが可能であり、これによって、2つのメサ側壁に沿って形成された反転チャネルの閾値電圧が様々になる。閾値電圧の狭い仕様を可能にする為に、ソース領域110は、典型的には、主結晶面である第1のメサ側壁191に沿ってのみ形成され、一方、主結晶面に対して傾斜している第2のメサ側壁192に沿う反転チャネルの形成は、典型的には、第2のメサ側壁192に沿うソース領域の形成を省略することにより抑制される。更に、第1のメサ側壁191に沿ってのみソース領域110を形成することにより、ボディ領域120に対する接点構造に関して、且つ、ゲート誘電体151をドレイン電位に対して遮蔽する他の構造に関して、オーバレイ公差が緩められる。
これに対して、あらゆることにもかかわらず、少なくとも第2のメサ側壁192の幾つかの部分に沿ってもソース領域110を形成することにより、他の装置パラメータに悪影響を及ぼすことなくCgsを増やすことが可能になる。更に、Qgsに対するQthの比は、約1になるように調節されてよく、これによって、QthはQgsにほぼ等しくなる。
図2A及び図2Bでは、ワイドバンドギャップ半導体素子500はIGFETであり、第1の負荷電極310は、ソース端子Sを形成するか、ソース端子Sに電気的に接続され、第2の負荷電極320は、ドレイン端子Dを形成するか、ドレイン端子Dに電気的に接続される。半導体素子500は、ボディ領域120と第2のメサ側壁192との間を、第1の面101からメサ部190内に延びるダイオード領域140を含む。各メサ部190では、ダイオード領域140の面区画141は、ソース領域110の区画間に横方向に挟まれる。
ダイオード領域140は、第1の負荷電極310と電気的に接続又は結合され、ダイオード領域140の一部分がトレンチゲート構造150の垂直方向の影に入って形成されるように、トレンチゲート構造150と垂直方向に一部重なってよい。ダイオード領域140の平均正味ドーパント濃度は、ボディ領域120の平均正味ドーパント濃度より高い。ダイオード領域140の、トレンチゲート構造150の垂直方向の影に入る部分は、半導体素子500が阻止状態にある場合に、ゲート誘電体151の活性部分を第2の負荷電極320の高電位に対して遮蔽することが可能である。ダイオード領域140は、ドレイン構造130とともに第3のpn接合pn3を形成し、半導体素子500にフライバックダイオード機能性を埋め込むことが可能である。隣接するダイオード領域140同士の対向するエッジの間隔は、例えば、2μmから3μmの範囲にあってよい。
層間誘電体210のストライプ状部分が、トレンチゲート構造150のゲート電極155を第1の負荷電極310から隔てる。層間誘電体210は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ドープ又は非ドープケイ酸塩ガラス(例えば、BSG(ホウ素ケイ酸塩ガラス)、PSG(リンケイ酸塩ガラス)、BPSG(ホウ素リンケイ酸塩ガラス)、FSG(フルオロケイ酸塩ガラス)、又はスピンオンガラス)のうちの1つ以上の誘電体層を含んでよい。
メサ接点構造315が、第1の負荷電極310から層間誘電体210の開口部を通ってメサ部190まで延び、ソース領域110に直接隣接し、ダイオード領域140まで延びる。図示された実施形態によれば、メサ接点構造315は第1の面101上で終わる。別の実施形態によれば、メサ接点構造315は半導体ボディ100内まで延びてよい。
第1の負荷電極310、メサ接点構造315、及び第2の負荷電極320のそれぞれは、アルミニウム(Al)、銅(Cu)、或いはアルミニウム又は銅の合金(例えば、AlSi、AlCu、又はAlSiCu)で構成されてよく、又はこれらを主成分として含んでよい。別の実施形態によれば、第1及び第2の負荷電極310、320の少なくとも一方が、ニッケル(Ni)、チタン(Ti)、タングステン(W)、タンタル(Ta)、バナジウム(V)、銀(Ag)、金(Au)、スズ(Sn)、白金(Pt)、及び/又はパラジウム(Pd)を主成分として含んでよい。第1及び第2の負荷電極310、320の一方又は両方が2つ以上の副層を含んでよく、各副層は、Ni、Ti、V、Ag、Au、W、Sn、Pt、及びPdのうちの1つ以上を主成分として含み、例えば、ケイ化物、窒化物、及び/又は合金を含む。
例えば、メサ接点構造315は、メサ部190に直接隣接する、チタン(Ti)の薄い金属含有界面層311を含んでよい。
各メサ部190においては、ソース領域110は、第1のメサ側壁191に直接隣接する第1の区画111と、第2のメサ側壁192に直接隣接する第2の区画112と、を含み、第1及び第2の区画111、112の間に挟まれてこれらに直接隣接する接続区画115を含んでよい。ダイオード領域140の面区画141は、メサ部190の水平方向長手軸に沿って接続区画115同士を互いに隔てる。接続区画115の、メサ部190の長手軸に沿う第1の水平方向長さは、メサ部190の長手軸に沿う、隣接する接続区画115同士の間隔より小さくてよい。接続区画115の、メサ部190の長手軸に沿う第1の水平方向長さは、少なくとも200nmであって最大で5μmであってよい。
メサ接点構造315は、メサ部190の水平方向長手軸に沿って、ダイオード領域140の面区画141と、並びにソース領域110の接続区画115と、交互にオーム接点を形成する。第2の区画112の、メサ部190の水平方向横断軸に平行な水平方向幅が、層間誘電体210とメサ部190との重なり長さより小さくてよく、層間誘電体210は第2の区画112を完全に覆い、第2の区画112は、メサ接点構造315とダイオード領域140との間の接触面積を減らさない。第2の区画112の、第1の面101と直交する垂直方向長さは、少なくとも200nmであって最大で1μmであってよい。
メサ部190に割り当てられたソース領域110は、梯子状構造を形成し、第1及び第2の区画111、112がレールを形成し、接続区画115が梯子の横木を形成し、レールの幅は様々であってよい。
図3A及び図3Bの半導体素子500では、複数の第2の区画112の、メサ部190の水平方向長手軸に沿う水平方向長さが、接続区画115と同じであってよい。ダイオード領域140の面区画141は、第2のメサ側壁192に沿って、第2の区画112と交互になる。
ダイオード領域140は、ドレイン構造130に直接隣接する遮蔽部143と、高濃度にドープされた面区画141を介して遮蔽部143と第1の負荷電極310とをつなぐ接触部142と、を含む。接触部142の平均正味ドーパント濃度は、ボディ領域120の平均正味ドーパント濃度の少なくとも10倍の高さである。遮蔽部143は、第1の面101に対してトレンチゲート構造150の垂直方向の影に入る区画を含んでよい。隣接する遮蔽部143同士の間隔は、例えば、0.5μmと3μmの間であってよい。
ドレイン構造130は、ボディ領域120とドリフトゾーン131との間に電流拡散ゾーン132を含んでよく、電流拡散ゾーン132は、ボディ領域120とドリフトゾーン131とに挟まれてよく、或いは、ボディ領域120から間隔を置いて配置されてよい。電流拡散ゾーン132の平均ドーパント濃度は、ドリフトゾーン131の平均ドーパント濃度の少なくとも2倍の高さであり、例えば、少なくとも10倍の高さである。電流拡散ゾーン132内の減らされた横方向のオーム抵抗が、ボディ領域120を水平方向に通る電荷キャリア流を拡散させ、ドリフトゾーン131内のドーパント濃度が低くても、ドリフトゾーン131内で、より均一な電流分布が達成される。
図示された実施形態によれば、電流拡散ゾーン132は、ボディ領域120に直接隣接し、隣接する遮蔽部143同士の間に形成される。電流拡散ゾーン132とドリフトゾーン131との間のユニポーラホモ接合の、第1の面101までの距離は、ダイオード領域140とドリフトゾーン131との間の第3のpn接合pn3の、第1の面101までの距離と比較して、等しくてよく、より小さくてもよく、より大きくてもよい。電流拡散ゾーン132は、隣接するダイオード領域140の水平方向の影の中でのみ形成されてよく、或いは、電流拡散ゾーン132の一部分が遮蔽部143の垂直方向の影に入って形成されるように、遮蔽部143と一部重なってよい。別の実施形態によれば、電流拡散ゾーン132は、遮蔽部143とドリフトゾーン131との間に連続層を形成してよい。
図4A及び図4Bでは、ソース領域110の接続区画115は、メサ部190の端部区画199内でのみ形成され、ダイオード領域140の総接触面積は、ソース領域110の第2の区画112及び接続区画115の形成に影響されない。
図5A及び図5Bの半導体素子では、第2の区画112の垂直方向長さは、ソース領域110の第1の区画111の垂直方向長さより大きい。第2の区画112の垂直方向長さを増やすと、ソース領域110とゲート電極155との間の重なり面積が大きくなる為、ゲートソース間容量Cgsが更に増える。
ゲートメタライゼーション330が、メサ部190の端部区画199の垂直方向の影の中に、並びに、メサ部190の端部区画間に挟まれたトレンチゲート構造150の端部区画の垂直方向の影の中に形成されてよい。ゲート接点構造335が、ゲートメタライゼーション330から、トレンチゲート構造150の上方の層間誘電体210内の開口部を通って延びてよく、トレンチゲート構造150内のゲート電極155に直接隣接してよい。
第1の負荷電極310は、メサ部190の、対向する2つの端部区画199の間の中央区画195の垂直方向の影の中、且つ、トレンチゲート構造150の、メサ部190の中央区画195間に挟まれた部分の上方に形成されてよい。メサ接点構造315が、第1の負荷電極310から、層間誘電体210内の開口部を通って、メサ部190の中央区画195まで延びる。
図6A及び図6Bでは、ダイオード領域140の面区画141が、第2のメサ側壁192に沿う第2の区画112を、第1のメサ側壁191に沿う第1の区画111から完全に隔てる。メサ接点構造315は、第1の区画111、面区画141、及び第2の区画112と一部重なるように形成される。
図7A及び図7Bの半導体素子500は、トレンチソース構造350を含み、トレンチソース構造350の横方向及び垂直方向の寸法はトレンチゲート構造150と同じであってよい。トレンチソース構造350は、ゲート電極155と同じ1つ以上の材料で作られたトレンチソース電極355と、ゲート誘電体151と同じ材料及び寸法で作られたソース絶縁体351と、を含む。ソース接点構造356が、第1の負荷電極310から層間誘電体210の開口部を通って延び、トレンチソース電極355を第1の負荷電極310に電気的に接続する。一実施形態によれば、トレンチソース構造350は、トレンチゲート構造150と規則的に交互になる。トレンチゲート構造150とトレンチソース構造350の和に対するトレンチソース構造350の割合は、5%から20%の範囲にあってよく、例えば、約10%であってよい。
トレンチソース構造350は、第1の負荷電極310と第2の負荷電極320との間のキャパシタンスを増やし、このキャパシタンスは、ドレインソース間キャパシタンスCds又は出力キャパシタンスCossに比例する。出力キャパシタンスCossが高いほど、半導体素子500のターンオフ時にトリガされる発振が抑えられる。
一実施形態によれば、半導体素子500の定格阻止電圧は600V以上である。阻止電圧を高くすると出力キャパシタンスが著しく低下する為、Cossを増やすことは高度に効果的である。
別の実施形態によれば、隣接するトレンチソース構造350同士は、少なくとも9個、例えば19個のトレンチゲート構造150によって隔てられる。
図8A及び図8Bでは、半導体素子500は、トレンチソース構造350と、両長手方向メサ側壁191、192と直接隣接するソース領域110との組み合わせを含む。
本明細書において特定の実施形態を図示及び説明してきたが、当業者であれば理解されるように、本発明の範囲から逸脱しない限り、図示及び説明された特定の実施形態の代わりに様々な変形実施態様及び/又は等価実施態様が用いられてよい。本出願は、本明細書に記載の特定実施形態のあらゆる翻案又は変形を包含するものとする。従って、本発明は、特許請求の範囲及びその等価物によってのみ限定されるものとする。
100 半導体ボディ
101 第1の面
102 第2の面
110 ソース領域
111 第1の区画
112 第2の区画
115 接続区画
120 ボディ領域
130 ドレイン構造
131 ドリフトゾーン
132 電流拡散ゾーン
139 接点構造
140 ダイオード領域
141 面区画
142 接触部
143 遮蔽部
150 トレンチゲート構造
151 ゲート誘電体
155 ゲート電極
190 メサ部
191、192 メサ側壁
199 端部区画
210 層間誘電体
240 分離領域
310 第1の負荷電極
311 金属含有界面層
315 メサ接点構造
320 第2の負荷電極
330 ゲートメタライゼーション
335 ゲート接点構造
350 トレンチソース構造
351 ソース絶縁体
355 トレンチソース電極
356 ソース接点構造
500 半導体素子
D ドレイン端子
G ゲート端子
L1 第1の負荷端子
L2 第2の負荷端子
pn1 第1のpn接合
pn2 第2のpn接合
S ソース端子
TC トランジスタセル

Claims (18)

  1. 第1の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延び、前記半導体ボディのメサ部同士を隔てるトレンチゲート構造と、
    前記メサ部内のボディ領域であって、ドレイン構造とともに第1のpn接合を形成し、第1のメサ側壁に直接隣接する前記ボディ領域と、
    前記メサ部内のソース領域であって、前記ソース領域は前記ボディ領域とともに第2のpn接合を形成し、前記ボディ領域は前記ソース領域を前記ドレイン構造から隔て、前記ソース領域は、前記第1のメサ側壁、及び前記第1のメサ側壁と対向する第2のメサ側壁に直接隣接する、前記ソース領域と、
    を含む半導体素子。
  2. 前記ソース領域は、前記第1のメサ側壁に直接隣接する第1の区画と、前記第2のメサ側壁に直接隣接する1つ以上の第2の区画と、を含む、
    請求項1に記載の半導体素子。
  3. 前記1つ以上の第2の区画は、前記メサ部の長手軸に沿って互いに隔てられる、
    請求項2に記載の半導体素子。
  4. 前記1つ以上の第2の区画は、前記メサ部の長手軸全体に沿って延びる連続構造を含む、
    請求項2に記載の半導体素子。
  5. 前記ソース領域は更に、前記第1及び第2の区画に挟まれて前記第1及び第2の区画に直接隣接する接続区画を含み、前記接続区画同士は、前記メサ部の長手軸に沿って互いに隔てられる、
    請求項2に記載の半導体素子。
  6. 前記接続区画は、前記ボディ領域の導電型の分離領域によって、前記メサ部の前記長手軸に沿って互いに隔てられる、
    請求項5に記載の半導体素子。
  7. 前記ソース領域は、レール及び横木を有する梯子形状を有し、前記第1及び第2の区画が前記レールを形成し、前記接続区画が前記横木を形成する、
    請求項5に記載の半導体素子。
  8. 前記接続区画の、前記メサ部の前記長手軸に沿う第1の水平方向長さが、前記メサ部の前記長手軸に沿う、隣接する前記接続区画同士の間隔より小さい、
    請求項5に記載の半導体素子。
  9. 前記接続区画の、前記メサ部の前記長手軸に沿う第1の水平方向長さが、少なくとも200nmであって最大で5μmである、
    請求項5に記載の半導体素子。
  10. 前記1つ以上の第2の区画の、前記第1の面と直交する垂直方向長さが、前記第1の区画の、前記第1の面と直交する垂直方向長さに等しい、
    請求項2に記載の半導体素子。
  11. 前記1つ以上の第2の区画の、前記第1の面と直交する垂直方向長さが、前記第1の区画の、前記第1の面と直交する垂直方向長さより大きい、
    請求項2に記載の半導体素子。
  12. 前記1つ以上の第2の区画の、前記第1の面と直交する垂直方向長さが、少なくとも200nmであって最大で1μmである、
    請求項2に記載の半導体素子。
  13. 前記接続区画同士は、ダイオード領域の面区画によって、前記メサ部の前記長手軸に沿って互いに隔てられ、前記ダイオード領域は、前記第1の面から前記半導体ボディ内に延びて、前記ドレイン構造とともにダイオード接合を形成し、前記ダイオード領域の垂直方向長さが、前記トレンチゲート構造の垂直方向長さより大きい、
    請求項5に記載の半導体素子。
  14. 前記第1の面から前記半導体ボディ内に延びるトレンチソース構造を更に含み、前記トレンチソース構造は、第1の負荷電極に電気的に接続されたトレンチソース電極を含む、
    請求項1に記載の半導体素子。
  15. 前記トレンチゲート構造と前記トレンチソース構造の対応する寸法が等しい、
    請求項14に記載の半導体素子。
  16. 前記トレンチソース構造のうちの隣接する2つのトレンチソース構造の間に少なくとも9個の前記トレンチゲート構造が形成される、
    請求項14に記載の半導体素子。
  17. 前記ワイドバンドギャップ半導体材料は六方結晶構造を有する、
    請求項1に記載の半導体素子。
  18. 第1の面から半導体ボディ内へ延び、前記半導体ボディのメサ部同士を隔てるトレンチゲート構造と、
    前記メサ部内のボディ領域であって、ドレイン構造とともに第1のpn接合を形成し、第1のメサ側壁に直接隣接する前記ボディ領域と、
    ボディ領域とともに第2のpn接合を形成するソース領域であって、前記ボディ領域は前記ソース領域を前記ドレイン構造から隔てる、前記ソース領域と、
    前記第1の面から前記半導体ボディ内に延びるトレンチソース構造であって、第1の負荷電極に電気的に接続されたトレンチソース電極を含む前記トレンチソース構造と、
    を含む半導体素子。
JP2017101464A 2016-05-24 2017-05-23 トレンチゲート構造を有するワイドバンドギャップ半導体素子 Active JP6433539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/162,716 US20170345905A1 (en) 2016-05-24 2016-05-24 Wide-Bandgap Semiconductor Device with Trench Gate Structures
US15/162,716 2016-05-24

Publications (2)

Publication Number Publication Date
JP2017220667A true JP2017220667A (ja) 2017-12-14
JP6433539B2 JP6433539B2 (ja) 2018-12-05

Family

ID=60269143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017101464A Active JP6433539B2 (ja) 2016-05-24 2017-05-23 トレンチゲート構造を有するワイドバンドギャップ半導体素子

Country Status (4)

Country Link
US (2) US20170345905A1 (ja)
JP (1) JP6433539B2 (ja)
CN (1) CN107452803B (ja)
DE (1) DE102017110969A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161167A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2020096003A (ja) * 2018-12-10 2020-06-18 株式会社東芝 半導体装置
WO2020145109A1 (ja) * 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6274348B1 (ja) * 2017-08-25 2018-02-07 富士電機株式会社 駆動回路および半導体モジュール
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018115728B4 (de) 2018-06-29 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102018127797B4 (de) * 2018-11-07 2022-08-04 Infineon Technologies Ag Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
DE102019130376A1 (de) * 2019-01-04 2020-07-09 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102019119121B3 (de) * 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019121859B3 (de) * 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
CN110416295B (zh) * 2019-08-30 2020-08-14 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法
DE102019129412A1 (de) 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
EP3930006A1 (en) 2020-06-24 2021-12-29 Infineon Technologies AG Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN113838920B (zh) * 2021-09-23 2023-04-28 电子科技大学 一种具有自偏置pmos的分离栅cstbt及其制作方法
CN113838913B (zh) * 2021-09-23 2023-04-28 电子科技大学 分段式注入的自钳位igbt器件及其制作方法
CN114551586B (zh) * 2022-04-27 2022-07-12 成都蓉矽半导体有限公司 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017699A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体素子及びその製造方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2015164224A (ja) * 2008-03-03 2015-09-10 富士電機株式会社 トレンチゲート型半導体装置の製造方法
JP2015226060A (ja) * 2014-05-23 2015-12-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体装置
WO2016072074A1 (ja) * 2014-11-03 2016-05-12 株式会社デンソー 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
KR101851199B1 (ko) * 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
US9799766B2 (en) * 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US9620637B2 (en) * 2013-05-24 2017-04-11 Infineon Technologies Ag Semiconductor device comprising a gate electrode connected to a source terminal
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9318598B2 (en) * 2014-05-30 2016-04-19 Texas Instruments Incorporated Trench MOSFET having reduced gate charge

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017699A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体素子及びその製造方法
JP2015164224A (ja) * 2008-03-03 2015-09-10 富士電機株式会社 トレンチゲート型半導体装置の製造方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2015226060A (ja) * 2014-05-23 2015-12-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体装置
WO2016072074A1 (ja) * 2014-11-03 2016-05-12 株式会社デンソー 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161167A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11302805B2 (en) 2018-03-16 2022-04-12 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method to manufacture semiconductor device
JP7119449B2 (ja) 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2020096003A (ja) * 2018-12-10 2020-06-18 株式会社東芝 半導体装置
JP7021063B2 (ja) 2018-12-10 2022-02-16 株式会社東芝 半導体装置
WO2020145109A1 (ja) * 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置
CN113261079A (zh) * 2019-01-08 2021-08-13 三菱电机株式会社 半导体装置以及电力变换装置
JPWO2020145109A1 (ja) * 2019-01-08 2021-09-30 三菱電機株式会社 半導体装置及び電力変換装置
JP6991370B2 (ja) 2019-01-08 2022-01-12 三菱電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
CN107452803B (zh) 2021-01-15
DE102017110969A1 (de) 2017-11-30
US20170345905A1 (en) 2017-11-30
US20180158920A1 (en) 2018-06-07
US10211306B2 (en) 2019-02-19
CN107452803A (zh) 2017-12-08
JP6433539B2 (ja) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6433539B2 (ja) トレンチゲート構造を有するワイドバンドギャップ半導体素子
JP6200938B2 (ja) ストライプ状トレンチゲート構造、トランジスタメサおよびダイオードメサを有する半導体素子
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
JP6732715B2 (ja) ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
JP6861674B2 (ja) ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス
JP6312884B2 (ja) トランジスタセルおよび補償構造体を含む広バンドギャップ半導体デバイス
JP6324425B2 (ja) 六方晶格子を有する半導体ボディにトレンチゲート構造を備えた半導体デバイス
JP7454911B2 (ja) シリコンカーバイド半導体部品
CN107026163B (zh) 半导体器件
US9837498B2 (en) Stripe-shaped electrode structure including a main portion with a field electrode and an end portion terminating the electrode structure
US20060214197A1 (en) Semiconductor device
CN111162127B (zh) 包括碳化硅本体的半导体器件和制造方法
US10418476B2 (en) Silicon carbide semiconductor device
US20140231928A1 (en) Super Junction Semiconductor Device with an Edge Area Having a Reverse Blocking Capability
US20200006544A1 (en) Semiconductor device including silicon carbide body and transistor cells
KR101311540B1 (ko) 전력 반도체 소자
US10014367B2 (en) Semiconductor device including an edge construction with straight sections and corner sections
CN113054016A (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
CN113053992B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181106

R150 Certificate of patent or registration of utility model

Ref document number: 6433539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250