JP7119449B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7119449B2
JP7119449B2 JP2018049601A JP2018049601A JP7119449B2 JP 7119449 B2 JP7119449 B2 JP 7119449B2 JP 2018049601 A JP2018049601 A JP 2018049601A JP 2018049601 A JP2018049601 A JP 2018049601A JP 7119449 B2 JP7119449 B2 JP 7119449B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
width
contact
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018049601A
Other languages
English (en)
Other versions
JP2019161167A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018049601A priority Critical patent/JP7119449B2/ja
Priority to US16/283,837 priority patent/US11302805B2/en
Publication of JP2019161167A publication Critical patent/JP2019161167A/ja
Priority to JP2022123767A priority patent/JP7487756B2/ja
Application granted granted Critical
Publication of JP7119449B2 publication Critical patent/JP7119449B2/ja
Priority to JP2024076114A priority patent/JP2024102260A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている。（例えば、特許文献１および２参照）。
特許文献１ 特開２０１５－１３５９８２号公報
特許文献２ 特開２０１５－０７０１９２号公報
半導体装置においては、さらに微細化することが好ましい。
本発明の第１の態様においては、半導体基板と、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、ゲートトレンチ部の内壁に設けられたゲート絶縁膜と、半導体基板の上方に設けられた層間絶縁膜と、を備える半導体装置を提供する。半導体装置は、半導体基板の深さ方向において、層間絶縁膜とゲートトレンチ部との間に、ゲート絶縁膜と接して設けられ、層間絶縁膜およびゲート絶縁膜とは材質の異なる保護絶縁膜を有する。
半導体装置は、ゲートトレンチ部の内部において、ゲート絶縁膜に囲まれて設けられるゲート導電部をさらに備えてよい。保護絶縁膜は、ゲート導電部に接してよい。
半導体基板の深さ方向において、ゲート導電部の上端は、半導体基板の上面よりも下方に配置されてよい。半導体基板の上面と平行な方向において、ゲート導電部の少なくとも一部の上方には、保護絶縁膜が設けられてよい。
半導体装置は、延伸方向と直交する配列方向に、ゲートトレンチ部と接して設けられたメサ部をさらに備えてよい。半導体基板の深さ方向において、メサ部の上面の位置と、保護絶縁膜の上面の位置とは等しくてよい。
半導体装置は、延伸方向と直交する配列方向に、ゲートトレンチ部と接して設けられたメサ部をさらに備えてよい。メサ部と保護絶縁膜とは接してよい。
半導体基板の深さ方向において、層間絶縁膜と保護絶縁膜は接して設けられてよい。層間絶縁膜と保護絶縁膜とが接する境界において、延伸方向と直交する配列方向における層間絶縁膜の幅と、配列方向における保護絶縁膜の幅とは等しくてよい。
延伸方向と直交する配列方向における保護絶縁膜の幅は、配列方向における層間絶縁膜の幅よりも大きくてよい。半導体基板の深さ方向において、保護絶縁膜の膜厚は、層間絶縁膜の膜厚よりも小さくてよい。保護絶縁膜は窒化膜であってよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、半導体基板上に保護絶縁膜を形成する第１工程と、保護絶縁膜をパターニングしエッチングして、半導体基板の上面を露出させる第２工程と、保護絶縁膜上に層間絶縁膜を形成する第３工程と、層間絶縁膜をパターニングしエッチングして、半導体基板の上面および保護絶縁膜を露出させる第４工程と、を備える。
半導体装置の製造方法において、第２工程および第４工程を、ドライエッチングにより行ってもよい。第２工程におけるエッチングガスと、第４工程におけるエッチングガスは、異なっていてよい。
半導体装置の製造方法において、層間絶縁膜の側面および上面を、ウェットエッチングによりエッチングする第５工程をさらに備えてもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。 図１におけるａ－ａ'断面の一例を示す図である。 図２ａにおける領域Ａ１の拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図３ａにおける領域Ａ２の拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図４ａにおける領域Ａ３の拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図５ａにおける領域Ａ４の拡大図である。 比較例の半導体装置１５０の上面を部分的に示す図である。 図６におけるｚ－ｚ'断面の一例を示す図である。 図２ａにおける領域Ｚの拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図８ａにおける領域Ａ４の拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図９ａにおける領域Ａ５の拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図１０ａにおける領域Ａ６の拡大図である。 本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図１１におけるｂ－ｂ'断面の一例を示す図である。 図１２ａにおける領域Ｂ１の拡大図である。 図１１におけるｂ－ｂ'断面の他の一例を示す図である。 図１３ａにおける領域Ｂ２の拡大図である。 図１１におけるｂ－ｂ'断面の他の一例を示す図である。 図１４ａにおける領域Ｂ３の拡大図である。 図１１におけるｂ－ｂ'断面の他の一例を示す図である。 図１５ａにおける領域Ｂ４の拡大図である。 図１１におけるｂ－ｂ'断面の他の一例を示す図である。 図１６ａにおける領域Ｂ５の拡大図である。 図１１におけるｂ－ｂ'断面の他の一例を示す図である。 図１７ａにおける領域Ｂ６の拡大図である。 本実施形態に係る半導体装置１００の製造方法の一例を示す図である。 本実施形態に係る半導体装置１００の製造方法の他の一例を示す図である。 本実施形態に係る半導体装置１００の製造方法の他の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ－型（またはＮ－型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１は、本実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびトランジスタ部７０に隣接して設けられたダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。境界部９０は、トランジスタ部７０のうちダイオード部８０に隣接する領域である。ダイオード部８０は、半導体基板の上面においてＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図１においては、チップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては、半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。
本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。
ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板の上面側が露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。
ゲート金属層５０の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、エミッタ電極５２およびゲート金属層５０は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和することができる。本明細書では、ゲートトレンチ部４０のそれぞれの延伸部分３９を、一つのゲートトレンチ部４０として扱う場合がある。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。
本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は第２導電型である。ウェル領域１１は、一例としてＰ＋型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
半導体基板の上面と平行な面内において、Ｙ軸方向には各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分である。メサ部は、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。隣り合う２つのトレンチ部の延伸部分に挟まれる領域をメサ部としてよい。
トランジスタ部７０においては、各トレンチ部に隣接して第１メサ部６０が設けられる。境界部９０においては、隣り合うダミートレンチ部３０に挟まれた領域に第２メサ部６２が設けられる。ダイオード部８０においては、隣り合うダミートレンチ部３０に挟まれた領域に第３メサ部６４が設けられる。
第１メサ部６０、第２メサ部６２および第３メサ部６４のＸ軸方向における両端部には、一例として、半導体基板の上面に露出して、第２導電型のベース領域１４が設けられる。本例のベース領域１４は、一例としてＰ－型である。なお、図１は、当該ベース領域１４のＸ軸方向の一方の端部のみを示している。
第１メサ部６０の上面には、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。エミッタ領域１２は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。図１においては、半導体基板の上面視でコンタクトホール５４と重なるエミッタ領域１２の境界を、破線で示している。
エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接して設けられる。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。
第１メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、一例としてＰ＋型である。第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられてよい。コンタクト領域１５は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。図１においては、半導体基板の上面視でコンタクトホール５４と重なるコンタクト領域１５の境界を、破線で示している。
コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接して設けられる。
第２メサ部６２の上面には、コンタクト領域１５が設けられる。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第１メサ部６０の上面に設けられるコンタクト領域１５の面積よりも大きい。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第３メサ部６４の上面に設けられるコンタクト領域１５の面積よりも大きくてよい。第２メサ部６２において、コンタクト領域１５はコンタクトホール５４の下方にも設けられている。
第２メサ部６２の上面におけるコンタクト領域１５は、第２メサ部６２のＸ軸方向における両端部に設けられるベース領域１４に挟まれる領域全体に設けられてよい。第２メサ部６２では、第１メサ部６０と比べてターンオフ時のキャリアの引き抜きを効果的に行う。
第３メサ部６４の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、第３メサ部６４の上面において、第３メサ部６４のＸ軸方向における両端部に設けられるコンタクト領域１５に挟まれる領域には、ベース領域１４が設けられる。ベース領域１４は、Ｘ軸方向において当該コンタクト領域１５に挟まれる領域全体に設けられてよい。第３メサ部６４において、ベース領域１４は、コンタクトホール５４の下方にも設けられている。コンタクト領域１５は、コンタクトホール５４の下方にも設けられてよい。
第３メサ部６４には、コンタクト領域１５およびベース領域１４が、第３メサ部６４を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成される。即ち、半導体基板の上面において、第３メサ部６４のＹ軸方向の幅と、第３メサ部６４に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は、等しい。
第３メサ部６４には、エミッタ領域１２が形成されなくてよく、形成されてもよい。本例においては、第３メサ部６４にエミッタ領域１２が形成されない。
本例の半導体装置１００は、ダイオード部８０において、ダミートレンチ部３０が設けられる。隣接するダミートレンチ部３０のそれぞれの直線状の延伸部分２９は、接続部分３１で接続されてよい。第３メサ部６４は、それぞれのダミートレンチ部３０に挟まれる領域である。
ダイオード部８０は、半導体基板の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、一例としてＮ＋型である。図１に、半導体基板の上面視でカソード領域８２が設けられる領域を一点鎖線部で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。また、カソード領域８２が部分的に設けられた第３メサ部６４全体と、当該第３メサ部６４に隣接するダミートレンチ部３０とをダイオード部８０に含めてもよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５からＸ軸方向正側に離れていてよい。
半導体基板の下面においてカソード領域８２が形成されていない領域には、第２導電型のコレクタ領域が形成されてよい。本例のコレクタ領域は、一例としてＰ＋型である。ダイオード部８０におけるコンタクトホール５４のＸ軸方向負側の端部を半導体基板の下面に投影した位置には、コレクタ領域が形成されてよい。
境界部９０を除くトランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。境界部９０に隣接する第１メサ部６０を除く第１メサ部６０において、コンタクトホール５４は、図１の上面視で、Ｘ軸方向に延伸するゲートトレンチ部４０およびダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、エミッタ領域１２およびコンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
境界部９０を除くトランジスタ部７０において、コンタクトホール５４は、図１の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、図１の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、図１の上面視で、第１メサ部６０のＸ軸方向最も正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
境界部９０において、コンタクトホール５４は、コンタクト領域１５の上方に形成される。第２メサ部６２において、コンタクトホール５４は、図１の上面視で、Ｘ軸方向に延伸するダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、コンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
境界部９０において、コンタクトホール５４は、図１の上面視で、第２メサ部６２に設けられるコンタクト領域１５の上方に、Ｘ軸方向に連続して設けられてよい。コンタクトホール５４は、図１の上面視で、第２メサ部６２に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
ダイオード部８０において、コンタクトホール５４は、ベース領域１４およびコンタクト領域１５の上方に形成される。第３メサ部６４において、コンタクトホール５４は、図１の上面視で、Ｘ軸方向に延伸するダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、ベース領域１４およびコンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
ダイオード部８０において、コンタクトホール５４は、図１の上面視で、第３メサ部６４のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、図１の上面視で、第３メサ部６４のＸ軸方向負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、図１の上面視で、第３メサ部６４のＸ軸方向正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
本例の半導体装置１００は、半導体基板の内部において、ベース領域１４の下方に第１導電型の蓄積領域１６が設けられる。本例の蓄積領域１６は、一例としてＮ＋型である。図１において、蓄積領域１６が形成される範囲を破線で示している。蓄積領域１６は、半導体基板の上面視で、－Ｘ軸方向の端のコンタクト領域１５とコンタクトホール５４とが重なる領域から、＋Ｘ軸方向側に形成されてよい。
図２ａは、図１におけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２およびコンタクト領域１５を通過するＹＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、保護絶縁膜３６、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１、保護絶縁膜３６の上面の一部および層間絶縁膜３８の上面に設けられる。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ－型である。ドリフト領域１８は、半導体基板１０において、他のドーピング領域が設けられずに残存した領域であってよい。
半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達して設けられている。
ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、並びにゲートトレンチ内に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。即ち、ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲートトレンチ部４０の内部において、ゲート絶縁膜４２に囲まれて設けられる。ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
図２ａにおいて、Ｙ１およびＹ１'は、ゲートトレンチ部４０の上端である。上端Ｙ１および上端Ｙ１'のＺ軸方向における位置は、上面２１のＺ軸方向における位置と等しい。ゲートトレンチ部４０は、Ｚ軸方向において、上端Ｙ１および上端Ｙ１'の位置以下の領域であってよい。即ち、ゲートトレンチ部４０は、Ｚ軸方向において、上面２１以下の領域であってよい。なお、上端Ｙ１および上端Ｙ１'は、第１メサ部６０におけるコンタクト領域１５を通過するＹＺ面等、ａ－ａ'断面以外の他のＹＺ面内におけるゲートトレンチ部４０の上端であってもよい。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、並びにダミートレンチ内に設けられたダミー絶縁膜３２およびダミー導電部３４を有する。ダミートレンチの上端は、Ｚ軸方向において上面２１と同じ位置であってよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチ部３０の内部において、ダミー絶縁膜３２に囲まれて設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。
ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えば、ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は下方側に凸の曲面状（断面においては曲線状）であってよい。
Ｙ１''は、ダミートレンチ部３０の上端である。上端Ｙ１''のＺ軸方向における位置は、上面２１のＺ軸方向における位置と等しい。ダミートレンチ部３０は、Ｚ軸方向において、上端Ｙ１''の位置以下の領域であってよい。即ち、ダミートレンチ部３０は、Ｚ軸方向において、上面２１以下の領域であってよい。なお、上端Ｙ１''は、第１メサ部６０におけるコンタクト領域１５を通過するＹＺ面等、ａ－ａ'断面以外の他のＹＺ面内におけるダミートレンチ部３０の上端であってもよい。
第１メサ部６０において、ドリフト領域１８の上方には、ゲートトレンチ部４０に接して一つ以上の蓄積領域１６が設けられる。蓄積領域１６は、ドリフト領域１８よりもドーパント（この場合はドナー）が高濃度に蓄積した領域である。蓄積領域１６が複数設けられる場合、それぞれの蓄積領域１６はＺ軸方向に並んで配置される。蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
一つ以上の蓄積領域１６は、第１メサ部６０において、ダミートレンチ部３０に接していてよいが、離れていてもよい。図２ａは、蓄積領域１６がダミートレンチ部３０と接して設けられる一例を示している。なお、第２メサ部６２および第３メサ部６４には、蓄積領域１６が設けられてよいが、設けられなくてもよい。図２ａは、第２メサ部６２および第３メサ部６４に、蓄積領域１６が設けられる一例を示している。
第１メサ部６０、第２メサ部６２および第３メサ部６４において、蓄積領域１６は、Ｚ軸方向に複数設けられてもよい。図２ａは、蓄積領域１６がＺ軸方向に２つ設けられる一例を示している。Ｚ軸方向において、蓄積領域１６－１と蓄積領域１６－２との間には、ドリフト領域１８が設けられてよい。蓄積領域１６を複数設けることで、電子電流が第１メサ部６０の中央付近を流れやすくなる。このため、第１メサ部６０の底部近傍における正孔分布を、第１メサ部６０中央付近で分断することができる。このため、ゲートトレンチ部４０の下端における正孔の蓄積を抑制することができる。その結果、トランジスタ部７０の変位電流を小さくすることできる。
第１メサ部６０において、蓄積領域１６の上方には、ゲートトレンチ部４０に接して第２導電型のベース領域１４が設けられる。ベース領域１４は、一例としてＮ－型である。第１メサ部６０において、ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
境界部９０の第２メサ部６２において、ドリフト領域１８の上方には、ダミートレンチ部３０に接して第２導電型のベース領域１４が設けられる。ダイオード部８０の第３メサ部６４において、ドリフト領域１８の上方には、ダミートレンチ部３０に接して第２導電型のベース領域１４が設けられる。第３メサ部６４において、ベース領域１４は上面２１に接して設けられる。
第１メサ部６０には、ａ－ａ'断面において、上面２１に接して、且つ、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。第１メサ部６０には、当該ａ－ａ'断面のＸ軸方向正側および負側に、上面２１に接して、且つ、ゲートトレンチ部４０と接してコンタクト領域１５が設けられる。
第２メサ部６２において、上面２１にはダミートレンチ部３０と隣接してコンタクト領域１５が設けられる。コンタクト領域１５は、ダミートレンチ部３０と接していてよいが、離れていてもよい。図２ａは、コンタクト領域１５がダミートレンチ部３０と接して設けられる一例を示している。
ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。バッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方には、下面２３に露出するＰ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下方には、下面２３に露出するＮ＋型のカソード領域８２が設けられる。境界部９０において、バッファ領域２０の下には、コレクタ領域２２およびカソード領域８２のいずれかが設けられる。本例の境界部９０において、バッファ領域２０の下は、コレクタ領域２２が設けられる。
なお、ダイオード部８０は、下面２３に垂直な方向においてカソード領域８２と重なる領域である。また、トランジスタ部７０は、境界部９０を除き、下面２３に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域である。
層間絶縁膜３８は、ゲートトレンチ部４０およびダミートレンチ部３０の上方に設けられる。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよい。また、層間絶縁膜３８は、酸化膜または窒化膜等であってもよい。
本例の半導体装置１００は、半導体基板１０の深さ方向（Ｚ軸方向）において、層間絶縁膜３８とゲートトレンチ部４０との間に、層間絶縁膜３８およびゲート絶縁膜４２とは材質の異なる保護絶縁膜３６を有する。本例において、保護絶縁膜３６はゲートトレンチ部４０の内部およびダミートレンチ部３０の内部、即ち、上面２１よりも下方にも設けられる。保護絶縁膜３６は、ゲート絶縁膜４２と接して設けられる。保護絶縁膜３６の酸素含有比率は、ゲート絶縁膜４２の酸素含有比率よりも少なくてよい。保護絶縁膜３６の酸素含有比率は、ゲート絶縁膜４２の酸素含有比率の１／１０以下であってよい。
保護絶縁膜３６は、一例としてＳｉＮ（窒化シリコン）である。保護絶縁膜３６としては、他にＨｆＯ２（酸化ハフニウム）、ＴｉＯ２（酸化チタン）、Ｔａ２Ｏ５（五酸化タンタル）、ＴｉＮ（窒化チタン）およびＨｆＳｉＯ（ハフニウムシリケート）などの、高誘電率（ｈｉｇｈ－ｋ）絶縁膜を用いることができる。
図２ｂは、図２ａにおける領域Ａ１の拡大図である。図２ｂは、第１メサ部６０の上面２１近傍を拡大して示している。
本例において、ＴｐおよびＴｐ'は、ゲート導電部４４の上端である。本例において、ゲート導電部４４の上端Ｔｐおよび上端Ｔｐ'は、上面２１よりも下方に配置されている。上端Ｔｐおよび上端Ｔｐ'のＺ軸方向における位置は、等しくてよい。
本例の半導体装置１００は、ゲートトレンチ部４０の内部において、ゲート導電部４４の少なくとも一部の上方に、保護絶縁膜３６が設けられる。本例は、ゲートトレンチ部４０の内部において、ゲート導電部４４の全体の上方に、保護絶縁膜３６が設けられる一例である。また、保護絶縁膜３６は、ゲート導電部４４と接してよい。
本例において、Ｔｐ''は、ダミー導電部３４の上端である。本例において、ダミー導電部３４の上端Ｔｐ''は、上面２１よりも下方に配置されている。上端Ｔｐ''のＺ軸方向における位置は、上端Ｔｐおよび上端Ｔｐ'のＺ軸方向における位置と等しくてよい。
また、本例において、上面２１と平行な方向におけるダミー導電部３４の少なくとも一部の上方には、保護絶縁膜３６が設けられる。本例は、上面２１と平行な方向において、ダミー導電部３４の全体の上方に、保護絶縁膜３６が設けられる一例である。また、保護絶縁膜３６は、ダミー導電部３４と接してよい。
深さＤｉは、保護絶縁膜３６において、上面２１のＺ軸方向における位置から保護絶縁膜３６の下端Ｚ１までのＺ軸方向における深さである。深さＤｅは、エミッタ領域１２において、上面２１のＺ軸方向における位置からエミッタ領域１２の下面までのＺ軸方向における深さである。深さＤｉを大きくするほど、ゲート導電部４４の上面が下方に配置されるので、エミッタ領域１２を形成するために、ドーパントを上面２１からより深い位置まで注入させる必要が生じる。ドーパントを上面２１からより深い位置まで注入すると、エミッタ領域１２を形成させる熱処理工程において、熱履歴が多くなる。このため、深さＤｉは、深さＤｅはの０．７倍以上０．９倍以下であることが好ましい。
深さＤｉは、０．２μｍ以上０．４μｍ以下であってよい。深さＤｉは、一例として０．３μｍである。深さＤｅは、０．３５μｍ以上０．４５μｍ以下であってよい。深さＤｅは、一例として０．４μｍである。
本例において、幅Ｗｉｖは、上面２１よりも上方における保護絶縁膜３６の膜厚である。即ち、幅Ｗｉｖは、上面２１から保護絶縁膜３６の上面までのＺ軸方向における幅である。幅Ｗｓｉｖは、保護絶縁膜３６の上面に設けられる層間絶縁膜３８の膜厚である。即ち、幅Ｗｓｉｖは、保護絶縁膜３６の上面から層間絶縁膜３８の上面までのＺ軸方向における幅である。
幅Ｗｉｖは、幅Ｗｓｉｖよりも小さくてよい。幅Ｗｉｖは、幅Ｗｓｉｖの１／２０以上１／５以下であってよい。幅Ｗｉｖを幅Ｗｓｉｖよりも小さくすることで、上面２１と平行な方向において、保護絶縁膜３６の位置決め精度を、層間絶縁膜３８の位置決め精度よりも高くすることができる。
幅Ｗｉｖは、０．０５μｍ以上０．２０μｍ以下であってよい。幅Ｗｉｖは、一例として０．１μｍである。幅Ｗｓｉｖは、０．６μｍ以上１．０μｍ以下であってよい。幅Ｗｓｉｖは、一例として０．８μｍである。
本例の半導体装置１００は、幅Ｗｉｖが幅Ｗｓｉｖよりも小さいので、上面２１と平行な方向において、保護絶縁膜３６を層間絶縁膜３８よりも精度高く位置決めすることができる。このため、第１メサ部６０を狭小化しても、ＧＥ間ショートを防ぐことができる。このため、半導体装置１００のさらなる微細化をしつつ、半導体装置１００の特性を改善することができる。
本例において、幅Ｗｔは、Ｙ軸方向におけるゲートトレンチ部４０の幅である。端部Ｅは、ゲートトレンチ部４０の上方に設けられる保護絶縁膜３６のＹ軸方向正側の端部である。端部Ｅ'は、当該保護絶縁膜３６のＹ軸方向負側の端部である。また、端部Ｅ''は、ダミートレンチ部３０の上方に設けられる保護絶縁膜３６のＹ軸方向正側の端部である。
本例において、端部Ｅは、ゲートトレンチ部４０のＹ軸方向正側の側壁から、Ｙ軸方向に幅Ｗｉｔの幅を離間して配置される。端部Ｅ'は、ゲートトレンチ部４０のＹ軸方向負側の側壁から、Ｙ軸方向に幅Ｗｉｔ'の幅を離間して配置される。即ち、幅Ｗｉｈは、幅Ｗｔよりも大きい。また、端部Ｅ''は、ダミートレンチ部３０のＹ軸方向正側の側壁から、Ｙ軸方向に幅Ｗｉｔ''の幅を離間して配置される。
本例において、端部Ｆは、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８のＹ軸方向正側の端部である。端部Ｆ'は、当該層間絶縁膜３８のＹ軸方向負側の端部である。端部Ｆ''は、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８のＹ軸方向正側の端部である。
本例において、端部Ｆは、ゲート導電部４４のＹ軸方向正側の側面から、Ｙ軸方向に幅Ｗｓｉｔの幅を離間して配置される。端部Ｆ'は、ゲートトレンチ部４０のＹ軸方向負側の側面から、Ｙ軸方向に幅Ｗｓｉｔ'の幅を離間して配置される。端部Ｆ''は、ダミー導電部３４のＹ軸方向正側の側面から、Ｙ軸方向に幅Ｗｓｉｔ''の幅を離間して配置される。
本例において、保護絶縁膜３６は第１メサ部６０と接して設けられる。即ち、保護絶縁膜３６は第１メサ部６０における上面２１の一部と接して設けられる。ゲートトレンチ部４０の上方に設けられる保護絶縁膜３６のＹ軸方向正側において、当該保護絶縁膜３６と第１メサ部６０とは、幅Ｗｉｔの幅で接する。当該保護絶縁膜３６のＹ軸方向負側において、当該保護絶縁膜３６と第１メサ部６０とは、幅Ｗｉｔ'の幅で接する。ダミートレンチ部３０の上方に設けられる保護絶縁膜３６のＹ軸方向正側において、当該保護絶縁膜３６と第１メサ部６０とは、幅Ｗｉｔ''の幅で接する。
本例の半導体装置１００は、保護絶縁膜３６が第１メサ部６０と接し、且つ、幅Ｗｉｈが幅Ｗｔよりも大きい。また、保護絶縁膜３６を、層間絶縁膜３８よりも高い精度で位置決めすることができる。このため、幅Ｗｉｈを幅Ｗｔよりも大きくしつつ、幅Ｗｉｔおよび幅Ｗｉｔ'を確保することができる。このため、プロセスばらつきにより、層間絶縁膜３８がＹ軸方向正側に幅Ｗｓｉｔ'以上またはＹ軸方向負側に幅Ｗｓｉｔ以上ずれても、コンタクトホール５４に設けられるコンタクトとゲート導電部４４とのショートを、抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
また、本例において、頂点Ｐは、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８のＹ軸方向正側の頂点である。頂点Ｐ'は、当該層間絶縁膜３８のＹ軸方向負側の頂点である。また、頂点Ｐ ''は、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８のＹ軸方向正側の頂点である。Ｚ軸方向において、頂点Ｐ、頂点Ｐ'および頂点Ｐ''の位置は、層間絶縁膜３８の上面の位置に等しい。
本例において、幅Ｗｉｈは、Ｙ軸方向における保護絶縁膜３６の幅である。幅Ｗｓｉｈｕ１は、Ｙ軸方向における層間絶縁膜３８の頂点Ｐから頂点Ｐ'までの幅である。また、幅Ｗｓｉｈｄ１は、Ｚ軸方向において層間絶縁膜３８と保護絶縁膜３６とが接する位置における、層間絶縁膜３８のＹ軸方向の幅である。本例においては、層間絶縁膜３８の側面はＸＺ面に等しいので、幅Ｗｓｉｈｕ１と幅Ｗｓｉｈｄ１とは等しい。また、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１は、層間絶縁膜の幅に等しい。幅Ｗｉｈは、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１よりも大きくてよい。
また、本例において、幅Ｗｃは、端部Ｅ'から端部Ｅ''までのＹ軸方向における幅である。即ち、幅Ｗｃは、コンタクトホール５４の上面２１におけるＹ軸方向の幅である。幅Ｗｍは、第１メサ部６０のメサ幅である。また、幅Ｗｓｓ１は、頂点Ｐ'から頂点Ｐ''までのＹ軸方向における幅である。即ち、本例においては、幅Ｗｓｓ１は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８のＹ軸方向負側の側面から、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８のＹ軸方向正側の側面までの、Ｙ軸方向における幅である。
本例の半導体装置１００は、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１が幅Ｗｉｈよりも小さいので、幅Ｗｓｓ１を幅Ｗｃよりも大きくすることができる。このため、幅Ｗｓｓ１と幅Ｗｃとが等しい場合よりも、コンタクトホール５４に充填されるコンタクトが、コンタクトホール５４の下端まで充填されやすくなる。即ち、コンタクトが幅Ｗｃにわたり、上面２１と接触し易くなる。このため、第１メサ部６０において、当該コンタクトとエミッタ領域１２との接触抵抗を低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を低減することができる。
図２ｃは、図１におけるａ－ａ'断面の他の一例を示す図である。図２ｃに示す例は、図２ａの例において、第１メサ部６０、第２メサ部６２および第３メサ部のそれぞれの上面、保護絶縁膜３６の上面および側面、並びに層間絶縁膜３８の上面および側面に、バリアメタル５８が設けられる一例を示している。図２ｃに示すように、第１メサ部６０、第２メサ部６２および第３メサ部のそれぞれの上面、保護絶縁膜３６の上面および側面、並びに層間絶縁膜３８の上面および側面には、バリアメタル５８が連続して設けられてよい。
コンタクトホール５４に設けられるコンタクトは、一例としてアルミニウム（Ａｌ）を用いることができる。バリアメタル５８は、アルミニウムの半導体基板１０の内部への拡散を抑制する。バリアメタル５８は、一例として窒化チタン（ＴｉＮ）を用いることができる。
図３ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図２ａに示す半導体装置１００において、保護絶縁膜３６が上面２１よりも上方に設けられない点で、図２ａに示す半導体装置１００と異なる。本例においては、Ｚ軸方向において、第１メサ部６０、第２メサ部６２および第３メサ部６４の上面の位置と、保護絶縁膜３６の上面の位置とが等しい。
図３ｂは、図３ａにおける領域Ａ２の拡大図である。図３ｂに示すように、本例の半導体装置１００は、Ｚ軸方向において、第１メサ部６０の上面の位置と、保護絶縁膜３６の上面の位置とが等しい。
本例における保護絶縁膜３６のＹ軸方向の幅Ｗｉｈ'は、図２ｂに示す半導体装置１００における幅Ｗｉｈよりも小さい。本例において、幅Ｗｉｈ'は幅Ｗｔと等しい。
本例における層間絶縁膜３８の膜厚、即ち幅Ｗｓｉｖ'は、図２ｂに示す半導体装置１００における幅Ｗｓｉｖよりも大きい。また、本例におけるコンタクトホール５４の上面２１におけるＹ軸方向の幅Ｗｃ'は、図２ｂに示す半導体装置１００における幅Ｗｃよりも大きい。
本例の半導体装置１００は、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１が幅Ｗｉｈ'よりも小さいので、幅Ｗｓｓ１を幅Ｗｃ'よりも大きくすることができる。また、本例においては、幅Ｗｃ'は幅Ｗｍと等しい。また、幅Ｗｃ'は、図２ｂに示す半導体装置１００における幅Ｗｃよりも大きい。このため、コンタクトホール５４に充填されるコンタクトが、図２ｂに示す例における幅Ｗｃよりも大きい幅Ｗｃ'で、上面２１と接触する。このため、第１メサ部６０において、当該コンタクトとエミッタ領域１２およびコンタクト領域１５との接触抵抗を、図２ｂに示す半導体装置１００よりも、さらに低減することができる。
図４ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図２ａに示す半導体装置１００において、保護絶縁膜３６が上面２１よりも下方に設けられない点で、図２ａに示す半導体装置１００と異なる。本例においては、Ｚ軸方向において、第１メサ部６０、第２メサ部６２および第３メサ部６４の上面の位置と、保護絶縁膜３６の下面の位置とが等しい。
図４ｂは、図４ａにおける領域Ａ３の拡大図である。図４ｂに示すように、本例の半導体装置１００は、ゲート導電部４４の上面のＺ軸方向における位置およびゲート絶縁膜４２の上面のＺ軸方向における位置が、上面２１のＺ軸方向における位置と等しい。保護絶縁膜３６は、Ｚ軸方向において上面２１に位置にて、ゲート導電部４４およびゲート絶縁膜４２と接触する。
本例の半導体装置１００は、幅Ｗｉｖが幅Ｗｓｉｖよりも小さいので、上面２１と平行な方向において、保護絶縁膜３６を層間絶縁膜３８よりも精度高く位置決めすることができる。このため、第１メサ部６０をさらに狭小化しても、ＧＥ間ショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
本例の半導体装置１００は、保護絶縁膜３６が第１メサ部６０と接し、且つ、幅Ｗｉｈが幅Ｗｔよりも大きい。また、保護絶縁膜３６を、層間絶縁膜３８よりも高い精度で位置決めすることができる。このため、幅Ｗｉｈを幅Ｗｔよりも大きくしつつ、幅Ｗｉｔおよび幅Ｗｉｔ'を確保することができる。このため、プロセスばらつきにより、層間絶縁膜３８がＹ軸方向正側に幅Ｗｓｉｔ'以上またはＹ軸方向負側に幅Ｗｓｉｔ以上ずれても、コンタクトホール５４に設けられるコンタクトとゲート導電部４４とのショートを、抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
また、本例の半導体装置１００は、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１が幅Ｗｉｈよりも小さいので、幅Ｗｓｓ１を幅Ｗｃよりも大きくすることができる。このため、幅Ｗｓｓ１と幅Ｗｃとが等しい場合よりも、コンタクトホール５４に充填されるコンタクトが、コンタクトホール５４の下端まで充填されやすくなる。即ち、コンタクトが幅Ｗｃにわたり、上面２１と接触し易くなる。このため、第１メサ部６０において、当該コンタクトとエミッタ領域１２との接触抵抗を低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を低減することができる。
図５ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図２ａに示す半導体装置１００において、保護絶縁膜３６がゲートトレンチ部４０の内壁、ゲート絶縁膜４２の上面およびゲート導電部４４の上面、並びにダミートレンチ部３０の内壁、ダミー絶縁膜３２の上面およびダミー導電部３４の上面を覆うように設けられ、層間絶縁膜３８が上面２１よりも下方にも設けられる点で、図２ａに示す半導体装置１００と異なる。本例においては、層間絶縁膜３８が、ゲートトレンチ部４０およびダミートレンチ部３０の内部にも設けられる。
図５ｂは、図５ａにおける領域Ａ４の拡大図である。図５ｂに示すように、本例の半導体装置１００は、保護絶縁膜３６がゲートトレンチ部４０の内壁、ゲート絶縁膜４２の上面およびゲート導電部４４の上面、並びにダミートレンチ部３０の内壁、ダミー絶縁膜３２の上面およびダミー導電部３４の上面を覆うように設けられる。層間絶縁膜３８は、上面２１よりも上方から、ゲートトレンチ部４０およびダミートレンチ部３０の内部にわたって設けられる。
本例の半導体装置１００は、幅Ｗｉｖが幅Ｗｓｉｖよりも小さいので、上面２１と平行な方向において、保護絶縁膜３６を層間絶縁膜３８よりも精度高く位置決めすることができる。このため、第１メサ部６０をさらに狭小化しても、ＧＥ間ショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
本例の半導体装置１００は、保護絶縁膜３６が第１メサ部６０と接し、且つ、幅Ｗｉｈが幅Ｗｔよりも大きい。また、保護絶縁膜３６を、層間絶縁膜３８よりも高い精度で位置決めすることができる。このため、幅Ｗｉｈを幅Ｗｔよりも大きくしつつ、幅Ｗｉｔおよび幅Ｗｉｔ'を確保することができる。このため、プロセスばらつきにより、層間絶縁膜３８がＹ軸方向正側に幅Ｗｓｉｔ'以上またはＹ軸方向負側に幅Ｗｓｉｔ以上ずれても、コンタクトホール５４に設けられるコンタクトとゲート導電部４４とのショートを、抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
また、本例の半導体装置１００は、幅Ｗｓｉｈｕ１および幅Ｗｓｉｈｄ１が幅Ｗｉｈよりも小さいので、幅Ｗｓｓ１を幅Ｗｃよりも大きくすることができる。このため、幅Ｗｓｓ１と幅Ｗｃとが等しい場合よりも、コンタクトホール５４に充填されるコンタクトが、コンタクトホール５４の下端まで充填されやすくなる。即ち、コンタクトが幅Ｗｃにわたり、上面２１と接触し易くなる。このため、第１メサ部６０において、当該コンタクトとエミッタ領域１２との接触抵抗を低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を低減することができる。
図６は、比較例の半導体装置１５０の上面を部分的に示す図である。比較例の半導体装置１５０は、図１に示す半導体装置１００において、第１メサ部６０、第２メサ部６２および第３メサ部６４の上方に、コンタクトホール２５４が設けられる点で、図１に示す半導体装置１００と異なる。
図７ａは、図６におけるｚ－ｚ'断面を示す図である。図７ａに示す通り、比較例の半導体装置１５０は、保護絶縁膜３６が設けられない。比較例の半導体装置１５０においては、層間絶縁膜２３８が上面２１上に設けられる。即ち、Ｚ軸方向において、上面２１の位置と、層間絶縁膜２３８の下面の位置とが等しい。
図７ｂは、図７ａにおける領域Ｚの拡大図である。図７ｂに示す通り、比較例の半導体装置１５０は、保護絶縁膜３６が設けられない。
幅Ｗｓｉｔは、ゲートトレンチ部４０の上方に設けられる層間絶縁膜２３８のＹ軸方向正側の端部から、ゲート導電部４４のＹ軸方向正側の端部までの、Ｙ軸方向における幅である。また、幅Ｗｓｉｔは、ゲートトレンチ部４０のＹ軸方向正側に設けられるコンタクトホール２５４のＹ軸方向負側の端部から、ゲート導電部４４のＹ軸方向正側の端部までの、Ｙ軸方向における幅である。
幅Ｗｓｉｔ'は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜２３８のＹ軸方向負側の端部から、ゲート導電部４４のＹ軸方向負側の端部までの、Ｙ軸方向における幅である。また、幅Ｗｓｉｔ'は、ゲートトレンチ部４０のＹ軸方向負側に設けられるコンタクトホール２５４のＹ軸方向正側の端部から、ゲート導電部４４のＹ軸方向正側の端部までの、Ｙ軸方向における幅である。幅Ｗｓｉｔと幅Ｗｓｉｔ'は、等しい。
幅Ｗｓｉｔ''は、ダミートレンチ部３０の上方に設けられる層間絶縁膜２３８のＹ軸方向正側の端部から、ダミー導電部３４のＹ軸方向正側の端部までの、Ｙ軸方向における幅である。また、幅Ｗｓｉｔ''は、ダミートレンチ部３０のＹ軸方向正側に設けられるコンタクトホール２５４のＹ軸方向負側の端部から、ダミー導電部３４のＹ軸方向正側の端部までの、Ｙ軸方向における幅である。
比較例の半導体装置１５０は、保護絶縁膜３６が設けられない。このため、プロセスばらつきにより、層間絶縁膜２３８がＹ軸方向正側に幅Ｗｓｉｔ'以上またはＹ軸方向負側に幅Ｗｓｉｔ以上ずれると、コンタクトホール２５４に設けられるコンタクトとゲート導電部４４がショートし、ＧＥ間ショートが発生してしまう。このため、比較例の半導体装置１５０は、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることが困難である。
層間絶縁膜２３８の膜厚、即ち幅Ｗｓｉｖ'は、図２ｂに示す半導体装置１００における保護絶縁膜３６の膜厚即ち幅Ｗｉｖよりも大きい。このため、層間絶縁膜２３８は、保護絶縁膜３６ほど精度高く位置決めをすることができない。このため、層間絶縁膜２３８は、保護絶縁膜３６よりもＹ軸方向正側に幅Ｗｓｉｔ'以上またはＹ軸方向負側に幅Ｗｓｉｔ以上ずれ易く、ＧＥ間ショートが発生し易い。
図８ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図２ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図２ａに示す半導体装置１００と異なる。
図８ｂは、図８ａにおける領域Ａ４の拡大図である。図８ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。本例において、端部Ｆ、端部Ｆ'および端部Ｆ'''は、層間絶縁膜３８のテーパー状の側面のうち、Ｚ軸方向において保護絶縁膜３６と接する位置における端部であってよい。
本例における頂点Ｐは、図２ｂに示す例における頂点Ｐよりも、Ｙ軸方向負側に設けられる。本例における頂点Ｐ'は、図２ｂに示す例における頂点Ｐ'よりも、Ｙ軸方向正側に設けられる。本例における頂点Ｐ''は、図２ｂに示す例における頂点Ｐ''よりも、Ｙ軸方向負側に設けられる。
本例における頂点Ｐ'から頂点Ｐ''までのＹ軸方向における幅Ｗｓｓ１'は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐ'から、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８の頂点Ｐ''までの、Ｙ軸方向における幅である。本例においては、図２ｂに示す例と比較して、頂点Ｐ'がＹ軸方向正側に設けられ、頂点Ｐ''がＹ軸方向負側に設けられるので、幅Ｗｓｓ１'は、図２ｂに示す例における幅Ｗｓｓ１よりも大きい。
本例における頂点Ｐから頂点Ｐ'までのＹ軸方向における幅Ｗｓｉｈｕ１'は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐから頂点Ｐ'までのＹ軸方向における幅である。本例においては、図２ｂに示す例と比較して、頂点ＰがＹ軸方向負側に設けられ、頂点Ｐ'がＹ軸方向正側に設けられるので、幅Ｗｓｉｈｕ１'は、幅Ｗｓｉｈｄ１よりも小さい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図２ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図２ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図２ｂに示す半導体装置１００よりもさらに低減することができる。
図９ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図３ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図３ａに示す半導体装置１００と異なる。
図９ｂは、図９ａにおける領域Ａ５の拡大図である。図９ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。本例の半導体装置１００における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置は、図８ｂに示す例における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置に、それぞれ等しい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図３ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図３ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図３ｂに示す半導体装置１００よりもさらに低減することができる。
図１０ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図４ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図４ａに示す半導体装置１００と異なる。
図１０ｂは、図１０ａにおける領域Ａ６の拡大図である。図１０ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。本例の半導体装置１００における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置は、図８ｂおよび図９ｂに示す例における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置に、それぞれ等しい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図４ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図４ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図４ｂに示す半導体装置１００よりもさらに低減することができる。
図１１は、本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。図１１に示す半導体装置１００は、図１に示す半導体装置１００よりも、コンタクトホール５４のＹ軸方向における幅が小さい一例である。コンタクトホール５４は、図１１の上面視で、ゲートトレンチ部４０およびダミートレンチ部３０からＹ軸方向に離間して設けられてよい。
図１２ａは、図１１におけるｂ－ｂ'断面の一例を示す図である。図１２ａに示す半導体装置１００は、図２ａに示す半導体装置において、層間絶縁膜３８のＹ軸方向の幅が、保護絶縁膜３６のＹ軸方向の幅と等しく設けられる点で、図２ａに示す半導体装置１００と異なる。また、図１２ａに示す半導体装置１００は、図２ａに示す半導体装置において、コンタクトホール５４のＹ軸方向の幅が、図２ａに示す例よりも小さく設けられる点で、図２ａに示す半導体装置１００と異なる。
図１２ｂは、図１２ａにおける領域Ｂ１の拡大図である。本例において、幅Ｗｓｉｈｕ２は、Ｙ軸方向における層間絶縁膜３８の頂点Ｐから頂点Ｐ'までの幅である。また、幅Ｗｓｉｈｄ２は、Ｚ軸方向において層間絶縁膜３８と保護絶縁膜３６とが接する位置における、層間絶縁膜３８のＹ軸方向の幅である。本例においては、層間絶縁膜３８の側面はＸＺ面に等しいので、幅Ｗｓｉｈｕ２と幅Ｗｓｉｈｄ２とは等しい。また、幅Ｗｓｉｈｕ２および幅Ｗｓｉｈｄ２は、層間絶縁膜の幅に等しい。
本例の半導体装置１００は、図１２ｂに示すように、層間絶縁膜３８と保護絶縁膜３６とが接する境界において、Ｙ軸方向における層間絶縁膜３８の幅Ｗｓｉｈｄ２と、Ｙ軸方向における保護絶縁膜３６の幅Ｗｉｈとが等しい。また、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐ'から、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８の頂点Ｐ''までの、Ｙ軸方向における幅Ｗｓｓ２は、コンタクトホール５４の幅Ｗｃと等しい。
本例の半導体装置１００は、幅Ｗｉｖが幅Ｗｓｉｖよりも小さいので、上面２１と平行な方向において、保護絶縁膜３６を層間絶縁膜３８よりも精度高く位置決めすることができる。このため、第１メサ部６０をさらに狭小化しても、ＧＥ間ショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
本例の半導体装置１００は、保護絶縁膜３６が第１メサ部６０と接し、且つ、幅Ｗｉｈが幅Ｗｔよりも大きいので、コンタクトホール５４に設けられるコンタクトと、ゲート導電部４４とがショートすることを抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。
図１３ａは、図１１におけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図１２ａに示す半導体装置１００において、保護絶縁膜３６が上面２１よりも上方に設けられない点で、図１２ａに示す半導体装置１００と異なる。本例においては、Ｚ軸方向において、第１メサ部６０、第２メサ部６２および第３メサ部６４の上面の位置と、保護絶縁膜３６の上面の位置とが等しい。
図１３ｂは、図３ａにおける領域Ｂ２の拡大図である。図１３ｂに示すように、本例の半導体装置１００は、Ｚ軸方向において、第１メサ部６０の上面の位置と、保護絶縁膜３６の上面の位置とが等しい。本例においては、幅Ｗｔと、保護絶縁膜３６のＹ軸方向の幅Ｗｉｈ'と、Ｚ軸方向において層間絶縁膜３８と保護絶縁膜３６とが接する位置における、層間絶縁膜３８のＹ軸方向の幅Ｗｓｉｈｄ２'とは、等しい。また、幅Ｗｓｉｈｕ２は、幅Ｗｔ、幅Ｗｉｈ'および幅Ｗｓｉｈｄ２'よりも大きい。
本例の半導体装置１００は、幅Ｗｓｉｈｕ２が幅Ｗｔよりも大きいので、コンタクトホール５４に設けられるコンタクトと、ゲート導電部４４とがショートすることを抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。
図１４ａは、図１１におけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図１２ａに示す半導体装置１００において、保護絶縁膜３６が上面２１よりも下方に設けられない点で、図１２ａに示す半導体装置１００と異なる。本例においては、Ｚ軸方向において、第１メサ部６０、第２メサ部６２および第３メサ部６４の上面の位置と、保護絶縁膜３６の下面の位置とが等しい。
図１４ｂは、図１４ａにおける領域Ｂ３の拡大図である。本例の半導体装置１００は、ゲート導電部４４の上面のＺ軸方向における位置およびゲート絶縁膜４２の上面のＺ軸方向における位置が、上面２１のＺ軸方向における位置と等しい。保護絶縁膜３６は、Ｚ軸方向において上面２１に位置にて、ゲート導電部４４およびゲート絶縁膜４２と接触する。
本例の半導体装置１００は、層間絶縁膜３８と保護絶縁膜３６とが接する境界において、Ｙ軸方向における層間絶縁膜３８の幅Ｗｓｉｈｄ２と、Ｙ軸方向における保護絶縁膜３６の幅Ｗｉｈとが等しい。また、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐ'から、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８の頂点Ｐ''までの、Ｙ軸方向における幅Ｗｓｓ２は、コンタクトホール５４の幅Ｗｃと等しい。
本例の半導体装置１００は、幅Ｗｉｖが幅Ｗｓｉｖよりも小さいので、上面２１と平行な方向において、保護絶縁膜３６を層間絶縁膜３８よりも精度高く位置決めすることができる。このため、第１メサ部６０をさらに狭小化しても、ＧＥ間ショートを防ぐことができる。このため、ＧＥ間ショートを防ぎつつ、メサ幅を狭小化し、ＩＥ効果を高めてトランジスタ部７０のオン電圧を低くすることができる。
また、本例の半導体装置１００は、保護絶縁膜３６が第１メサ部６０と接し、且つ、幅Ｗｉｈが幅Ｗｔよりも大きいので、コンタクトホール５４に設けられるコンタクトと、ゲート導電部４４とがショートすることを抑制することができる。即ち、本例の半導体装置１００は、保護絶縁膜３６がゲート絶縁膜４２とゲート導電部４４を保護するので、ＧＥ間ショート、即ちゲート金属層５０とエミッタ電極５２とのショートを防ぐことができる。
図１５ａは、図１１におけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図１２ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図１２ａに示す半導体装置１００と異なる。
図１５ｂは、図１５ａにおける領域Ｂ４の拡大図である。図１５ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。
本例における頂点Ｐは、図１２ｂに示す例における頂点Ｐよりも、Ｙ軸方向負側に設けられる。本例における頂点Ｐ'は、図１２ｂに示す例における頂点Ｐ'よりも、Ｙ軸方向正側に設けられる。本例における頂点Ｐ''は、図１２ｂに示す例における頂点Ｐ''よりも、Ｙ軸方向負側に設けられる。
本例における頂点Ｐ'から頂点Ｐ''までのＹ軸方向における幅Ｗｓｓ２'は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐ'から、ダミートレンチ部３０の上方に設けられる層間絶縁膜３８の頂点Ｐ''までの、Ｙ軸方向における幅である。本例においては、図１２ｂに示す例と比較して、頂点Ｐ'がＹ軸方向正側に設けられ、頂点Ｐ''がＹ軸方向負側に設けられるので、幅Ｗｓｓ２'は、図１２ｂに示す例における幅Ｗｓｓ２よりも大きい。層間絶縁膜３８と保護絶縁膜３６とが接する境界においては、Ｙ軸方向における層間絶縁膜３８の下面の幅と、Ｙ軸方向における保護絶縁膜３６の幅Ｗｉｈとが等しい。
本例における頂点Ｐから頂点Ｐ'までのＹ軸方向における幅Ｗｓｉｈｕ２'は、ゲートトレンチ部４０の上方に設けられる層間絶縁膜３８の頂点Ｐから頂点Ｐ'までのＹ軸方向における幅である。本例においては、図１２ｂに示す例と比較して、頂点ＰがＹ軸方向負側に設けられ、頂点Ｐ'がＹ軸方向正側に設けられるので、幅Ｗｓｉｈｕ２'は、幅Ｗｓｉｈｄ２よりも小さい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図１２ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図１２ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図１２ｂに示す半導体装置１００よりもさらに低減することができる。
図１６ａは、図１１におけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図１３ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図１３ａに示す半導体装置１００と異なる。
図１６ｂは、図１６ａにおける領域Ｂ５の拡大図である。図１６ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。本例の半導体装置１００における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置は、図１５ｂに示す例における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置に、それぞれ等しい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図１３ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図１３ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図１３ｂに示す半導体装置１００よりもさらに低減することができる。
図１７ａは、図１１におけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図１４ａに示す半導体装置１００において、層間絶縁膜３８の側面がテーパー状に設けられる点で、図１４ａに示す半導体装置１００と異なる。
図１７ｂは、図１７ａにおける領域Ｂ６の拡大図である。図１７ｂに示すように、本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられる。本例の半導体装置１００における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置は、図１５ｂおよび図１６ｂに示す例における頂点Ｐ、頂点Ｐ'および頂点Ｐ''のＹ軸方向における位置に、それぞれ等しい。また、層間絶縁膜３８と保護絶縁膜３６とが接する境界において、Ｙ軸方向における層間絶縁膜３８の下面の幅と、Ｙ軸方向における保護絶縁膜３６の幅Ｗｉｈとが等しい。
本例の半導体装置１００は、層間絶縁膜３８の側面がテーパー状に設けられるので、図１４ｂに示す半導体装置１００よりも、コンタクトホール５４に設けられるコンタクトがコンタクトホール５４の下端まで充填されやすくなる。このため、第１メサ部６０においては、当該コンタクトとエミッタ領域１２との接触抵抗を、図１４ｂに示す半導体装置１００よりもさらに低減することができる。また、第１メサ部６０において、当該コンタクトと、当該エミッタ領域１２のＸ軸方向正側および負側に設けられるコンタクト領域１５との接触抵抗を、図１４ｂに示す半導体装置１００よりもさらに低減することができる。
図１８ａは、本実施形態に係る半導体装置１００の製造方法の一例を示す図である。図１８ａは、図２ａおよび図２ｂに示す半導体装置１００を製造する製造方法の一例である。
（ａ）において、ゲートトレンチ部４０の上部のゲート絶縁膜４２およびゲート導電部４４を、上面２１よりも下方に形成し、ゲートトレンチ部４０の上部に凹部Ｓを形成する。続いて、（ｂ）第１工程において、半導体基板１０の上に保護絶縁膜３６を形成する。本例においては、保護絶縁膜３６を凹部Ｓに充填するように形成する。続いて、（ｃ）第２工程において、保護絶縁膜３６を第１マスク９２でパターニングしエッチングして、半導体基板１０の上面２１を露出させる。続いて、（ｄ）第３工程において、保護絶縁膜３６の上に層間絶縁膜３８を形成する。続いて、（ｅ）第４工程において、層間絶縁膜３８を第２マスク９４でパターニングしエッチングして、半導体基板１０の上面２１および保護絶縁膜３６を露出させる。第４工程により、保護絶縁膜３６のうち、半導体基板１０の上面視で層間絶縁膜３８に覆われていない領域が露出する。続いて、（ｆ）において、第２マスク９４を除去し、図２ａおよび図２ｂに示す半導体装置１００が完成する。
本例の製造方法において、（ｃ）第２工程および（ｅ）第４工程を、ドライエッチングにより行ってよい。ドライエッチングにおけるエッチングガスは、ＣＦ４、ＳＦ６等を用いることができる。（ｃ）第２工程および（ｅ）第４工程を、ドライエッチングにより行う場合、（ｃ）第２工程におけるエッチングガスと、（ｅ）第４工程によるエッチングガスは、異なっていてもよい。
図１８ｂは、本実施形態に係る半導体装置１００の製造方法の他の一例を示す図である。図１８ｂは、図８ａおよび図８ｂに示す半導体装置１００を製造する製造方法の一例である。
図１８ｂにおいて、（ｅ）第４工程および（ｆ）は、図１８ａにおける（ｅ）第４工程および（ｆ）の再掲である。本例の半導体装置１００の製造方法は、（ｆ）の後、（ｇ）第５工程において、層間絶縁膜３８の側面および上面を、ウェットエッチングによりエッチングし、層間絶縁膜３８の側面をテーパー状にする。（ｇ）第５工程のウェットエッチングは、所定濃度に希釈した弗酸液により実施してよい。また、（ｇ）第５工程のウェットエッチングは、エミッタ電極５２のスパッタリング前の前処理として、実施してよい。
図１９は、本実施形態に係る半導体装置１００の製造方法の他の一例を示す図である。図１９に示す半導体装置１００の製造方法は、図１８ａに示す製造方法の一例における（ｂ）第２工程において、エッチングに代わりにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）を用いる点で、図１８ａに示す半導体装置１００の製造方法と異なる。図１９は、図３ａおよび図３ｂに示す半導体装置１００を製造する製造方法の一例である。
本例の半導体装置１００の製造方法は、（ｂ'）第２工程においてＣＭＰによって保護絶縁膜３６を研磨する。（ｂ'）第２工程により、保護絶縁膜３６の上面は、上面２１と同じ高さとなる。続いて、図１８ａと同様に第３工程および第４工程を実施し、図３ａおよび図３ｂに示す半導体装置１００が完成する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１６－１・・・蓄積領域、１６－２・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３６・・・保護絶縁膜、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、５８・・・バリアメタル、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・第３メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・境界部、９２・・・第１マスク、９４・・・第２マスク、１００・・・半導体装置、１５０・・・半導体装置、２３８・・・層間絶縁膜、２５４・・・コンタクトホール

Claims (15)

  1. 半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
    前記ゲートトレンチ部の内壁に設けられたゲート絶縁膜と、
    前記半導体基板の上方に設けられた層間絶縁膜と、
    を備え、
    前記ゲート絶縁膜と接して設けられ、前記層間絶縁膜と前記ゲートトレンチ部との間に、前記層間絶縁膜および前記ゲート絶縁膜とは材質の異なる保護絶縁膜を有し、
    前記保護絶縁膜の下面が前記ゲート絶縁膜の上端に接しており、
    前記保護絶縁膜は前記半導体基板の上面よりも上側に形成された部分を有し、前記半導体基板の上面と接している
    半導体装置。
  2. 前記保護絶縁膜の上面が前記半導体基板の上面よりも上側に配置されている
    請求項１に記載の半導体装置。
  3. 前記保護絶縁膜の下面の深さ方向における位置が、前記半導体基板の上面の深さ方向における位置と等しい
    請求項１または２に記載の半導体装置。
  4. 前記延伸方向と直交する配列方向に、前記ゲートトレンチ部と接して設けられたメサ部をさらに備え、
    前記保護絶縁膜は、前記半導体基板の上面において前記メサ部と接している
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記層間絶縁膜は、前記ゲートトレンチ部の内部に設けられた部分を有する、
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記ゲート絶縁膜に囲まれて設けられるゲート導電部をさらに備え、
    前記保護絶縁膜の下面は、前記ゲート導電部の上端に接する、
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記ゲート導電部の上端は、前記半導体基板の上面よりも下方に配置されており、
    前記ゲート導電部の少なくとも一部の上方に、前記保護絶縁膜が設けられる、
    請求項６に記載の半導体装置。
  8. 前記層間絶縁膜と前記保護絶縁膜は接して設けられ、
    前記層間絶縁膜と前記保護絶縁膜とが接する境界において、前記延伸方向と直交する配列方向における前記層間絶縁膜の幅と、前記配列方向における前記保護絶縁膜の幅とが等しい、
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記延伸方向と直交する配列方向における前記保護絶縁膜の幅が、前記配列方向における前記層間絶縁膜の幅よりも大きい、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記保護絶縁膜の膜厚は、前記層間絶縁膜の膜厚よりも小さい、請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記保護絶縁膜は窒化膜である、請求項１から１０のいずれか一項に記載の半導体装置。
  12. 請求項１から１１のいずれか一項に記載の半導体装置の製造方法であって、
    前記半導体基板上に前記保護絶縁膜を形成する第１工程と、
    前記保護絶縁膜をパターニングしエッチングして、前記半導体基板の上面を露出させる第２工程と、
    前記保護絶縁膜上に前記層間絶縁膜を形成する第３工程と、
    前記層間絶縁膜をパターニングしエッチングして、前記半導体基板の上面および前記保護絶縁膜を露出させる第４工程と、
    を備え、
    前記第２工程でパターニングしエッチングされた前記保護絶縁膜は、下面が前記ゲート絶縁膜の上端に接し、前記半導体基板の上面よりも上側に形成された部分を有し、前記半導体基板の上面と接している、半導体装置の製造方法。
  13. 前記第２工程および前記第４工程を、ドライエッチングにより行う、請求項１２に記載の半導体装置の製造方法。
  14. 前記第２工程におけるエッチングガスと、前記第４工程におけるエッチングガスが異なる、請求項１３に記載の半導体装置の製造方法。
  15. 前記層間絶縁膜の側面および上面を、ウェットエッチングによりエッチングする第５工程をさらに備える、請求項１２から１４のいずれか一項に記載の半導体装置の製造方法。
JP2018049601A 2018-03-16 2018-03-16 半導体装置および半導体装置の製造方法 Active JP7119449B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018049601A JP7119449B2 (ja) 2018-03-16 2018-03-16 半導体装置および半導体装置の製造方法
US16/283,837 US11302805B2 (en) 2018-03-16 2019-02-25 Semiconductor device and manufacturing method to manufacture semiconductor device
JP2022123767A JP7487756B2 (ja) 2018-03-16 2022-08-03 半導体装置および半導体装置の製造方法
JP2024076114A JP2024102260A (ja) 2018-03-16 2024-05-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018049601A JP7119449B2 (ja) 2018-03-16 2018-03-16 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022123767A Division JP7487756B2 (ja) 2018-03-16 2022-08-03 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019161167A JP2019161167A (ja) 2019-09-19
JP7119449B2 true JP7119449B2 (ja) 2022-08-17

Family

ID=67906146

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018049601A Active JP7119449B2 (ja) 2018-03-16 2018-03-16 半導体装置および半導体装置の製造方法
JP2022123767A Active JP7487756B2 (ja) 2018-03-16 2022-08-03 半導体装置および半導体装置の製造方法
JP2024076114A Pending JP2024102260A (ja) 2018-03-16 2024-05-08 半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022123767A Active JP7487756B2 (ja) 2018-03-16 2022-08-03 半導体装置および半導体装置の製造方法
JP2024076114A Pending JP2024102260A (ja) 2018-03-16 2024-05-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11302805B2 (ja)
JP (3) JP7119449B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023105834A1 (ja) * 2021-12-08 2023-06-15
JP2024083693A (ja) * 2022-12-12 2024-06-24 株式会社 日立パワーデバイス 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345444A (ja) 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP2003078004A (ja) 2001-08-31 2003-03-14 Sony Corp 半導体装置およびその製造方法
US20040175889A1 (en) 2003-03-06 2004-09-09 Lin-Chung Huang High density trench power MOSFET structure and fabrication method thereof
WO2009122486A1 (ja) 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2010098101A (ja) 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置の製造方法
JP2014063847A (ja) 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
JP2015135982A (ja) 2015-03-11 2015-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016184622A (ja) 2015-03-25 2016-10-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017220667A (ja) 2016-05-24 2017-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチゲート構造を有するワイドバンドギャップ半導体素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819337B2 (ja) 2002-07-25 2006-09-06 三菱電機株式会社 半導体装置の製造方法
JP2008098593A (ja) 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JP2014192351A (ja) 2013-03-27 2014-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2015070192A (ja) 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置の製造方法、半導体装置
JP2016115698A (ja) 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
WO2016175152A1 (ja) 2015-04-27 2016-11-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6660611B2 (ja) * 2016-01-15 2020-03-11 ローム株式会社 半導体装置および半導体装置の製造方法
CN105547684A (zh) 2016-01-20 2016-05-04 山东科技大学 一种风流扰动作用下多喷嘴组合式雾化降尘实验装置
JP6832645B2 (ja) 2016-07-20 2021-02-24 ローム株式会社 半導体装置
US10210130B2 (en) 2016-11-01 2019-02-19 Psemi Corporation Serial-bus interface for multi-die module
DE102016124968B4 (de) * 2016-12-20 2024-01-18 Infineon Technologies Ag Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345444A (ja) 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP2003078004A (ja) 2001-08-31 2003-03-14 Sony Corp 半導体装置およびその製造方法
US20040175889A1 (en) 2003-03-06 2004-09-09 Lin-Chung Huang High density trench power MOSFET structure and fabrication method thereof
WO2009122486A1 (ja) 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2010098101A (ja) 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置の製造方法
JP2014063847A (ja) 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
JP2015135982A (ja) 2015-03-11 2015-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016184622A (ja) 2015-03-25 2016-10-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017220667A (ja) 2016-05-24 2017-12-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチゲート構造を有するワイドバンドギャップ半導体素子

Also Published As

Publication number Publication date
JP7487756B2 (ja) 2024-05-21
JP2019161167A (ja) 2019-09-19
US11302805B2 (en) 2022-04-12
JP2024102260A (ja) 2024-07-30
US20190288095A1 (en) 2019-09-19
JP2022140659A (ja) 2022-09-26

Similar Documents

Publication Publication Date Title
US11043582B2 (en) Semiconductor device
US9917183B2 (en) Semiconductor device
US8106447B2 (en) Semiconductor device and method of manufacturing the same
WO2014163058A1 (ja) 半導体装置
US10651301B2 (en) Semiconductor device and method of manufacturing the same
US10847613B2 (en) Semiconductor device
JP7487756B2 (ja) 半導体装置および半導体装置の製造方法
US9991378B2 (en) Trench power semiconductor device
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
JP2017147393A (ja) Ｒｂ‐ｉｇｂｔ
US11430884B2 (en) Semiconductor device
US20130221498A1 (en) Semiconductor device and method for manufacturing the same
US11094816B2 (en) Semiconductor device
JP2019009258A (ja) 半導体装置及びその製造方法
JP6177300B2 (ja) 半導体装置
JP7157719B2 (ja) 半導体装置の製造方法
JP2022047934A (ja) 半導体装置及びその製造方法
WO2024147230A1 (ja) 半導体装置及びその製造方法
JP7417497B2 (ja) 半導体装置及びその製造方法
US20230077336A1 (en) Method for manufacturing conducting path in doped region, trench-type mosfet device and manufacturing method thereof
WO2023127253A1 (ja) 半導体装置
KR102119483B1 (ko) 전력 반도체 소자 및 그 제조방법
JP5841693B2 (ja) 半導体装置
JP2022146898A (ja) 半導体装置および半導体装置の製造方法
JP2019197835A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7119449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150