CN117936538A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117936538A
CN117936538A CN202410080118.3A CN202410080118A CN117936538A CN 117936538 A CN117936538 A CN 117936538A CN 202410080118 A CN202410080118 A CN 202410080118A CN 117936538 A CN117936538 A CN 117936538A
Authority
CN
China
Prior art keywords
region
cathode region
axis direction
cathode
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410080118.3A
Other languages
English (en)
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117936538A publication Critical patent/CN117936538A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体装置，具备：半导体基板；晶体管部，其设置于半导体基板；以及二极管部，其设置于半导体基板，且沿着预先确定的排列方向与晶体管部排列，二极管部具有：第1导电型的漂移区，其设置于半导体基板；第2导电型的基区，其与半导体基板的上表面接触，且设置于比漂移区靠近上方的位置；彼此分离的多个第1导电型的第1阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置；第2阴极区，其与半导体基板的下表面接触，设置于比漂移区靠近下方的位置，且导电型与第1阴极区的导电型不同；以及多个第2导电型的浮置区，其在每个第1阴极区以彼此分离的方式设置，且与第1阴极区至少部分重叠地配置。

Description

半导体装置
本申请是申请人于2020年02月28日提交的申请号为201980004216.6(国际申请号PCT/JP2019/009485)，原申请发明名称为“半导体装置”的发明专利申请的分案申请，通过引用将其全部内容结合到本申请。
技术领域
本发明涉及半导体装置。
背景技术
以往，已知绝缘栅双极型晶体管(IGBT)等半导体装置(例如参照专利文献1)。
专利文献1：国际公开WO2016/129041
发明内容
技术问题
在半导体装置中，优选抑制反向恢复时的浪涌电压。
技术方案
本发明的第1方式中，提供半导体装置。半导体装置具备：半导体基板；晶体管部，其设置于半导体基板；以及二极管部，其设置于半导体基板，且沿着预先确定的排列方向与晶体管部排列。二极管部具有：第1导电型的漂移区，其设置于半导体基板；第2导电型的基区，其与半导体基板的上表面接触，且设置于比漂移区靠近上方的位置；彼此分离的多个第1导电型的第1阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置；第2阴极区，其与半导体基板的下表面接触，设置于比漂移区靠近下方的位置，且导电型与第1阴极区的导电型不同；以及多个第2导电型的浮置区，其在每个第1阴极区以彼此分离的方式设置，且与上述第1阴极区至少部分重叠地配置。
在俯视半导体基板时，第1阴极区可以相对于浮置区在排列方向上突出。在俯视半导体基板时，第1阴极区和第2阴极区可以在与排列方向正交的延伸方向上交替地配置。在俯视半导体基板时，可以以与第1阴极区和第2阴极区这两方重叠的方式在延伸方向上设置有多个浮置区。
在俯视半导体基板时，浮置区可以相对于第1阴极区在延伸方向上突出。第1阴极区可以相对于浮置区在与排列方向正交的延伸方向上突出。
在俯视半导体基板时，第1阴极区和第2阴极区可以在排列方向上交替地配置。在俯视半导体基板时，可以以第1阴极区和第2阴极区这两方重叠的方式在排列方向上设置有多个浮置区。在俯视半导体基板时，浮置区可以相对于第1阴极区在排列方向上突出。
在本发明的第2方式中，提供半导体装置。半导体装置具备：半导体基板；第1导电型的漂移区，其设置于半导体基板；以及第2导电型的基区，其与半导体基板的上表面接触，且设置于比上述漂移区靠近上方的位置。半导体装置具备：第1导电型的第1阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置；第2导电型的第2阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置，且设置为被第1阴极区夹着；以及第2导电型的第3阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置，且以夹着第1阴极区和第2阴极区的方式设置。在半导体装置中，在俯视半导体基板时，沿着第1阴极区和第2阴极区的排列方向的第3阴极区的宽度比沿着排列方向的上述第2阴极区的宽度大。
在俯视半导体基板时，沿着第3阴极区夹着第1阴极区和第2阴极区的方向的第2阴极区的宽度可以比沿着排列方向的第2阴极区的宽度大。半导体装置可以具备多个第2阴极区和多个第3阴极区。多个第2阴极区和多个第3阴极区在俯视半导体基板时可以接触。
在本发明的第3方式中，提供半导体装置。半导体装置具备：半导体基板；以及1个以上的二极管部，其设置于半导体基板。二极管部具备：第1导电型的漂移区，其设置于半导体基板；以及第2导电型的基区，其与半导体基板的上表面接触，且设置于比漂移区靠近上方的位置。半导体装置具有：彼此分离的多个第1导电型的第1阴极区，其与半导体基板的下表面接触，且设置于比漂移区靠近下方的位置；第2阴极区，其与半导体基板的下表面接触，设置于比漂移区靠近下方的位置，且导电型与第1阴极区的导电型不同；以及多个第2导电型的浮置区，其在每个第1阴极区以彼此分离的方式设置，且与第1阴极区至少部分重叠地配置。
应予说明，上述的发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1a是表示本实施方式的半导体芯片120的上表面的一个例子的图。
图1b是图1a中的区域D的放大图。
图2a是图1a中的区域A的放大图。
图2b是图2a中的区域B1的放大图。
图2c是图2b中的区域C1的放大图。
图2d是表示图2b中的a-a'截面的一个例子的图。
图2e是表示图2b中的b-b'截面的一个例子的图。
图3a是图1a中的区域A的另一放大图。
图3b是图3a中的区域B2的放大图。
图3c是图3b中的区域C2的放大图。
图3d是表示图3b中的c-c'截面的一个例子的图。
图3e是表示图3b中的d-d'截面的一个例子的图。
图4a是图1a中的区域A的另一放大图。
图4b是图4a中的区域B3的放大图。
图4c是表示图4b中的e-e'截面的一个例子的图。
图4d是表示图4c中的f-f'截面的一个例子的图。
图5a是图1a中的区域A的另一放大图。
图5b是图5a中的区域B4的放大图。
图5c是图5b中的区域C4的放大图。
图5d是表示图5b中的g-g'截面的一个例子的图。
图5e是表示图5b中的h-h'截面的一个例子的图。
图6a是图1a中的区域A的另一放大图。
图6b是图6a中的区域B5的放大图。
图6c是图6b中的区域C5的放大图。
图6d是表示图6b中的i-i'截面的一个例子的图。
图6e是表示图6b中的j-j'截面的一个例子的图。
图7a是图1a中的区域A的另一放大图。
图7b是图7a中的区域B6的放大图。
图7c是图7b中的区域C6的放大图。
图7d是表示图7b中的k-k'截面的一个例子的图。
图7e是表示图7b中的m-m'截面的一个例子的图。
图8a是图1a中的区域A的另一放大图。
图8b是图8a中的区域B7的放大图。
图8c是图8b中的区域C7的放大图。
图8d是表示图8b中的n-n'截面的一个例子的图。
图8e是表示图8b中的p-p'截面的一个例子的图。
图9a是图1a中的区域A的另一放大图。
图9b是图9a中的区域B8的放大图。
图9c是图9b中的区域C8的放大图。
图9d是表示图9b中的q-q'截面的一个例子的图。
图9e是表示图9b中的r-r'截面的一个例子的图。
图10a是图1a中的区域A的另一放大图。
图10b是图10a中的区域B9的放大图。
图10c是表示图10b中的s-s'截面的一个例子的图。
图10d是表示图10b中的t-t'截面的一个例子的图。
图11a是图1a中的区域A的另一放大图。
图11b是图11a中的区域B10的放大图。
图11c是图11b中的区域C10的放大图。
图11d是表示图11b中的u-u'截面的一个例子的图。
图11e是表示图11b中的v-v'截面的一个例子的图。
图12a是表示本实施方式的半导体装置200的上表面的另一个例子的图。
图12b是图12a中的区域E1的放大图。
图12c是表示图12b中的aa-aa'截面的一个例子的图。
图12d是表示图12b中的bb-bb'截面的一个例子的图。
图13a是表示本实施方式的半导体装置200的上表面的另一个例子的图。
图13b是图13a中的区域E2的放大图。
图13c是表示图13b中的cc-cc'截面的一个例子的图。
图13d是表示图13b中的dd-dd'截面的一个例子的图。
图14a是表示本实施方式的半导体装置200的上表面的另一个例子的图。
图14b是图14a中的区域E3的放大图。
图14c是表示图14b中的ee-ee'截面的一个例子的图。
图14d是表示图14b中的ff-ff'截面的一个例子的图。
图15a是表示本实施方式的半导体装置200的上表面的一个例子的图。
图15b是图15a中的区域E4的放大图。
图15c是表示图15b中的gg-gg'截面的一个例子的图。
图15d是表示图15b中的hh-hh'截面的一个例子的图。
图16a是表示本实施方式的半导体装置200的上表面的另一个例子的图。
图16b是图16a中的区域E5的放大图。
图16c是表示图16b中的ii-ii'截面的一个例子的图。
图16d是表示图16b中的jj-jj'截面的一个例子的图。
图17a是表示本实施方式的半导体装置200的上表面的另一个例子的图。
图17b是图17a中的区域E6的放大图。
图17c是表示图17b中的kk-kk'截面的一个例子的图。
图17d是表示图17b中的mm-mm'截面的一个例子的图。
符号说明
10…半导体基板，11…阱区，12…发射区，14…基区，15…接触区，17…浮置区，18…漂移区，20…缓冲区，21…上表面，22…集电极区，23…下表面，24…集电电极，29…直线部，30…虚设沟槽部，31…前端部，32…虚设绝缘膜，34…虚设导电部，38…层间绝缘膜，39…直线部，40…栅极沟槽部，41…前端部，48…栅极流道，49…接触孔，50…栅极金属层，52…发射电极，53…开尔文焊盘，54…接触孔，55…栅极焊盘，56…接触孔，58…电流感测焊盘，59…电流感测部，60…台面部，70…晶体管部，72…有源部，74…外周区域，76…外周端，80…二极管部，81…阴极区，82…第1阴极区，83…第2阴极区，84…第3阴极区，90…温度感测部，92…温度感测布线，94…温度测定用焊盘，96…检测部，100…半导体装置，200…半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并非限定权利要求所涉及的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的2个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或者在半导体装置安装时的向基板等的安装方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。在本说明书中，将与半导体基板的上表面平行的面作为XY面，将半导体基板的深度方向作为Z轴。
在各实施例中，示出使第1导电型为N型，使第2导电型为P型的例子，但也可以使第1导电型为P型，使第2导电型为N型。此时，各实施例中的基板、层、区域等的导电型分别为相反的极性。
在本说明书中，掺杂浓度是指施主化或受主化的杂质的浓度。在本说明书中，有时将施主和受主的浓度差作为掺杂浓度。另外，在经掺杂的区域中的掺杂浓度分布具有峰的情况下，可以将该峰值作为该掺杂区域中的掺杂浓度。在经掺杂的区域中的掺杂浓度几乎均匀的情况下等，可以将该掺杂区域中的掺杂浓度的平均值作为掺杂浓度。
图1a是表示本实施方式的半导体装置100的上表面的一个例子的图。本例的半导体装置100是具备晶体管部70和二极管部80的半导体芯片。晶体管部70包含IGBT等晶体管。二极管部80包含以与晶体管部70邻接的方式设置在半导体基板10的上表面的FWD(FreeWheel Diode：续流二极管)等二极管。
在半导体基板10设置有有源部72。有源部72是在将半导体装置100控制为导通状态时，在半导体基板10的上表面与下表面之间有主电流流通的区域。即，是供电流从半导体基板10的上表面向下表面或从下表面向上表面沿深度方向在半导体基板10的内部流通的区域。在本说明书中，将晶体管部70和二极管部80分别称为元件部或元件区。可以将设置有元件部的区域作为有源部72。
应予说明，在俯视半导体基板10时，被2个元件部所夹的区域也作为有源部72。在图1a的例子中，被元件部所夹而设置有栅极金属层50的区域也被包含在有源部72中。有源部72还可以是在俯视半导体基板10时设置有发射电极的区域和被发射电极所夹的区域。在图1a的例子中，在晶体管部70和二极管部80的上方设置有发射电极。
在俯视半导体基板10时，将有源部72与半导体基板10的外周端76之间的区域作为外周区域74。在俯视半导体基板10时，外周区域74以包围有源部72的方式设置。在外周区域74可以配置用于利用导线等将半导体装置100和外部的装置连接的1个以上的金属的焊盘。半导体装置100在外周区域74可以具有包围有源部72的边缘终端结构部。边缘终端结构部缓和半导体基板10的上表面侧的电场集中。边缘终端结构部可以具有例如保护环、场板、降低表面场和组合了这些的结构。
在有源部72可以设置有多个晶体管部70和多个二极管部80。晶体管部70和二极管部80在XY平面内可以交替地周期性排列。图1a表示在X轴方向上设置3个晶体管部70，在Y轴方向上设置7个晶体管部70，在X轴方向上设置3个二极管部80，在Y轴方向上设置6个二极管部80的一个例子。在X轴方向上对置的晶体管部70之间可以设置栅极金属层50。
在各个二极管部80中，在半导体基板10的下表面设置有第1导电型的阴极区81。如图1a所示，阴极区81可以设置在不与外周区域74接触的范围。
在俯视半导体基板10时，栅极金属层50可以以包围有源部72的方式设置。栅极金属层50与设置于外周区域74的栅极焊盘55电连接。栅极金属层50可以沿着半导体基板10的外周端76设置。栅极焊盘55在X轴方向上可以配置在半导体基板10的外周端76与有源部72之间。栅极金属层50可以以沿着Y轴方向延伸的方式设置在栅极焊盘55与外周端76之间。
温度感测部90设置于有源部72的上方。温度感测部90在俯视半导体基板10时可以设置于有源部72的中央。温度感测部90检测有源部72的温度。温度感测部90可以是由单晶硅或多晶硅形成的pn结型温度感测二极管。
温度感测布线92在俯视半导体基板10时设置于有源部72的上方。温度感测布线92与温度感测部90连接。温度感测布线92沿预先确定的方向(在本例中为X轴方向)延伸到外周区域74，与设置于外周区域74的温度测定用焊盘94连接。从温度测定用焊盘94流过的电流向温度感测布线92和温度感测部90流通。在温度感测部90为pn结型温度感测二极管的情况下，温度感测布线92和温度测定用焊盘94至少设置为2个，其一方与pn结型温度感测二极管的阳极端子电连接，另一方与pn结型温度感测二极管的阴极电连接。检测部96设置为温度感测部90的备用。
在外周区域74设置有电流感测部59和电流感测焊盘58以及开尔文焊盘53。电流感测部59对流过栅极焊盘55的电流进行检测。电流感测焊盘58是用于对流过电流感测部59的电流进行测定的焊盘。开尔文焊盘53在俯视半导体基板10时与设置于有源部72的上方的发射电极连接。
图1b是图1a中的区域D的放大图。本例的半导体装置100具备设置于半导体基板10的内部且在半导体基板10的上表面露出的栅极沟槽部40、虚设沟槽部30、P+型的阱区11、N+型的发射区12、P-型的基区14和P+型的接触区15。在本说明书中，有时将栅极沟槽部40或虚设沟槽部30简称为沟槽部。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52和栅极金属层50。发射电极52和栅极金属层50以彼此分离的方式设置。
在发射电极52和栅极金属层50与半导体基板10的上表面之间设置有层间绝缘膜，但在图1b中省略。接触孔56、接触孔49和接触孔54以贯穿该层间绝缘膜的方式设置于本例的层间绝缘膜。栅极金属层50通过接触孔49而与栅极流道48接触。
发射电极52通过接触孔54而与半导体基板10的上表面处的发射区12、接触区15和基区14接触。另外，发射电极52通过接触孔56而与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置由掺杂了杂质的多晶硅等具有导电性的材料形成的连接部25。在连接部25与半导体基板10的上表面之间设置有氧化膜等绝缘膜。
栅极流道48由掺杂了杂质的多晶硅等形成。栅极流道48在半导体基板10的上表面与栅极沟槽部40内的栅极导电部连接。栅极流道48不与虚设沟槽部30内的虚设导电部连接。本例的栅极流道48从接触孔49的下方形成到栅极沟槽部40的前端部41。
在栅极流道48与半导体基板10的上表面之间设置有氧化膜等绝缘膜。在栅极沟槽部40的前端部41，栅极导电部在半导体基板10的上表面露出。在栅极导电部的上方处的绝缘膜设置有将栅极导电部和栅极流道48连接的接触孔。应予说明，在图1b中，在俯视时，存在发射电极52与栅极流道48重叠的位置，但是发射电极52和栅极流道48隔着未图示的绝缘膜彼此电绝缘。
发射电极52和栅极金属层50由含有金属的材料形成。例如，各电极的至少一部分区域由铝或铝-硅合金形成。各电极在由铝等形成的区域的下层可以具有由钛、钛化合物等形成的势垒金属，在接触孔内可以具有由钨等形成的插塞。
1个以上的栅极沟槽部40和1个以上的虚设沟槽部30沿着预定的排列方向(在本例中为Y轴方向)以预定的间隔排列在半导体基板10的上表面。在本例的晶体管部70中，沿着排列方向交替地设置有1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的长度方向(在本例中为X轴方向)呈直线状延伸的2个直线部39和将2个直线部39连接的前端部41。优选前端部41的至少一部分在半导体基板10的上表面设置成曲线状。在栅极沟槽部40的2个直线部39中，通过前端部41将作为沿着长度方向的直线形状的端的端部彼此连接，从而能够缓和直线部39的端部处的电场集中。在本说明书中，将栅极沟槽部40的各个直线部39作为一个栅极沟槽部40处理。
至少一个虚设沟槽部30设置于栅极沟槽部40的各个直线部39之间。这些虚设沟槽部30可以与栅极沟槽部40同样地具有直线部29和前端部31。在另一例中，虚设沟槽部30可以具有直线部29而不具有前端部31。在图1b所示的例子中，在晶体管部70中，在栅极沟槽部40的2个直线部39之间配置有虚设沟槽部30的2个直线部29。
在二极管部80中，多个虚设沟槽部30沿着X轴方向配置在半导体基板10的上表面。二极管部80中的虚设沟槽部30在XY面的形状可以与设置于晶体管部70的虚设沟槽部30相同。
虚设沟槽部30的前端部31和直线部29可以具有与栅极沟槽部40的前端部41和直线部39相同的形状。设置于二极管部80的虚设沟槽部30和设置于晶体管部70的直线形状的虚设沟槽部30在Y轴方向上的长度可以相同。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。阱区11与接触孔54的长度方向上的端中的设置有栅极金属层50一侧的端在XY面内以分离的方式设置。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的栅极金属层50侧的一部分区域设置于阱区11。栅极沟槽部40的前端部41的Z轴方向上的底部、虚设沟槽部30的前端部31的Z轴方向上的底部可以被阱区11覆盖。
在晶体管部70和二极管部80分别设置1个以上被各沟槽部夹着的台面部60。台面部60是指在半导体基板10的被沟槽部所夹的区域中比沟槽部的最深的底部更靠向上表面侧的区域。
在被各沟槽部所夹的台面部60设置有基区14。基区14是掺杂浓度比阱区11的掺杂浓度低的第2导电型(P-型)。
在台面部60的基区14的上表面设置有掺杂浓度比基区14的掺杂浓度高的第2导电型的接触区15。本例的接触区15为P+型。在半导体基板10的上表面，阱区11与接触区15中的在Y轴方向上配置于最外端的接触区15可以在栅极金属层50的方向上分离地设置。在半导体基板10的上表面，在阱区11与接触区15之间露出有基区14。
在晶体管部70中，掺杂浓度比设置于半导体基板10的内部的漂移区的掺杂浓度高的第1导电型的发射区12选择性地设置于台面部60-1的上表面。本例的发射区12为N+型。发射区12的半导体基板10的深度方向(-Z轴方向)上邻接的基区14中的与栅极沟槽部40接触的部分作为沟道部发挥功能。如果对栅极沟槽部40施加导通电压，则在Z轴方向上设置在发射区12与漂移区之间的基区14中，在与栅极沟槽部40邻接的部分形成作为电子的反转层的沟道。通过在基区14形成沟道，从而在发射区12与漂移区之间流通载流子。
在本例中，在各台面部60的Y轴方向上的两端部配置有基区14-e。在本例中，在各个台面部60的上表面，相对于基区14-e在台面部60的中央侧邻接的区域为接触区15。另外，相对于基区14-e，在与接触区15的相反侧接触的区域为阱区11。
在本例的晶体管部70的台面部60-1被Y轴方向两端的基区14-e夹着的区域中，沿着Y轴方向交替地配置有接触区15和发射区12。接触区15和发射区12分别从邻接的一方沟槽部设置到另一方沟槽部。
在晶体管部70的台面部60中的设置于与二极管部80的边界的1个以上的台面部60-2中，设置有面积比台面部60-1的接触区15的面积大的接触区15。在台面部60-2可以不设置发射区12。在本例的台面部60-2中，在被基区14-e所夹的整个区域设置有接触区15。
在本例的晶体管部70的各台面部60-1中，接触孔54设置于接触区15和发射区12的各区域的上方。台面部60-2中的接触孔54设置于接触区15的上方。在各台面部60中，接触孔54不设置于与基区14-e和阱区11对应的区域。晶体管部70的各台面部60中的接触孔54在Y轴方向上可以具有相同的长度。
在二极管部80中，在与半导体基板10的下表面接触的区域设置有阴极区81。如后所述，阴极区81可以包括N+型的第1阴极区、P+型的第2阴极区和P+的第3阴极区。在图1b中，用虚线表示设置有阴极区81的区域。在与半导体基板10的下表面接触的区域未设置阴极区81的区域中可以设置P+型的集电极区。
晶体管部70可以是在Z轴方向上与集电极区重叠的区域中的设置有台面部60和与该台面部60邻接的沟槽部的区域，该台面部60设置有接触区15和发射区12。然而，在与二极管部80的边界处的台面部60-2可以设置接触区15来代替发射区12。
在二极管部80的台面部60-3的上表面配置有基区14。然而，在与基区14-e邻接的区域可以设置接触区15。在接触区15的上方，接触孔54封端。应予说明，在图1b的例子中，二极管部80具有5个台面部60-3和夹着台面部60-3的7个虚设沟槽部30，但二极管部80中的台面部60-3和虚设沟槽部30的数目不限于此。在二极管部80可以设置更多的台面部60-3和虚设沟槽部30。
图2a是图1a中的区域A的放大图。如图2a所示，本例的半导体装置100在二极管部80的Y轴方向正侧和Y轴方向负侧这两方以与该二极管部80邻接的方式设置有晶体管部70。
宽度WI是晶体管部70的Y轴方向的宽度。宽度WF是二极管部80的Y轴方向的宽度。宽度Wh是从相对于晶体管部70和二极管部80配置于X轴方向正侧的阱区11的端部到相对于晶体管部70和二极管部80配置于X轴方向负侧的阱区11的端部为止的部分的宽度。在该部分中，基区14设置于半导体基板10的上表面侧，且不设置阱区11。
宽度WI可以比宽度WF大。宽度WI可以为宽度WF的2倍以上且5倍以下。宽度WI可以为1200μm以上且2000μm以下。作为一个例子，宽度WI为1500μm。宽度WF可以为400μm以上且600μm以下。作为一个例子，宽度WF为500μm。
在二极管部80和晶体管部70的X轴方向正侧设置有P+型的阱区11的端部S。另外，在二极管部80和晶体管部70的X轴方向负侧设置有P+型的阱区11的端部S'。阱区11设置于交替地配置有晶体管部70和二极管部80的区域的外侧。换言之，在比端部S靠近晶体管部70和二极管部80的内部的位置不设置阱区11。
从X轴方向正侧的阱区11的端部S到X轴方向负侧的阱区11的端部S'的宽度Wh可以比宽度WI大。宽度Wh可以为宽度WI的1.5倍以上且3倍以下。宽度Wh可以为3000μm以上且3600μm以下。作为一个例子，宽度Wh可以为3100μm。
在本例的半导体装置100的二极管部80中，如图2a所示，阴极区81包括第1阴极区82和第2阴极区83。在本例的半导体装置100中，沿X轴方向延伸的第1阴极区82和第2阴极区83以彼此分离的方式设置有多个。在本例中，第1阴极区82和第2阴极区83在俯视半导体基板10时在Y轴方向上交替地配置。
第1阴极区82为第1导电型。作为一个例子，本例的第1阴极区82为N+型。第2阴极区83的导电型与第1阴极区82的导电型不同。作为一个例子，本例的第2阴极区83为P+型。应予说明，在图2a中，对设置于二极管部80和晶体管部70的第1阴极区82和第2阴极区83以及浮置区17以外的构成，即栅极沟槽部40和虚设沟槽部30等构成省略图示。
在二极管部80中设置于Y轴方向的最靠正侧的第1阴极区82在俯视半导体基板10时可以与在该二极管部80的Y轴方向正侧邻接的晶体管部70接触。在二极管部80中设置于Y轴方向的最靠负侧的第1阴极区82在俯视半导体基板10时可以与在该二极管部80的Y轴方向负侧邻接的晶体管部70接触。
在X轴方向上，在第1阴极区82的X轴方向正侧一端与端部S之间，在与半导体基板10的下表面接触的区域可以设置第2导电型的集电极区22。在X轴方向上，在第1阴极区82的X轴方向负侧一端与端部S'之间，在与半导体基板10的下表面接触的区域也可以设置集电极区22。作为一个例子，本例的集电极区22为P+型。
包括第1阴极区82和第2阴极区83的阴极区81与除第1阴极区82和第2阴极区83以外的构成的位置关系可以是图1b所示的俯视图中的位置关系。除第1阴极区82和第2阴极区83以外的构成是指例如接触孔54、虚设沟槽部30、设置于接触孔54的X轴方向的端部的接触区15。
在二极管部80中，俯视半导体基板10时的第1阴极区82的面积在第1阴极区82和第2阴极区83的总计面积中所占的比例可以为60％以上且90％以下。第2阴极区83的面积在该总计面积中所占的比例可以为10％以上且40％以下。作为一个例子，第1阴极区82的面积和第2阴极区83的面积在该总计面积中所占分别为80％和20％。
本例的半导体装置100具有在每个第1阴极区82以彼此分离的方式设置的多个浮置区17。浮置区17为第2导电型。作为一个例子，本例的浮置区17为P+型。
浮置区17在俯视半导体基板10时以与第1阴极区82至少局部重叠的方式配置。图2a表示在俯视半导体基板10时整个浮置区17与第1阴极区82重叠地配置的一个例子。即，在图2a中，第1阴极区82在俯视半导体基板10时相对于浮置区17在排列方向(Y轴方向)上突出。另外，第1阴极区82在俯视半导体基板10时相对于浮置区17在与排列方向正交的延伸方向(X轴方向)上突出。
浮置区17在俯视半导体基板10时以与晶体管部70不重叠的方式配置。浮置区17还以与二极管部80与晶体管部70的边界不接触的方式配置。
图2b是图2a中的区域B1的放大图。图2b放大地示出从图2a中的二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。作为一个例子，如图2b所示，本例的半导体装置100在二极管部80中，在第1阴极区82的XY平面内的内侧，沿X轴方向延伸的浮置区17在Y轴方向上设置有3个。
从X轴方向正侧的阱区11的端部S到第1阴极区82的X轴方向正侧一端为止的俯视时的X轴方向的宽度Wwc可以比二极管部80的宽度WF小。宽度Wwc可以为宽度WF的0.25倍以上且0.75倍以下。宽度Wwc可以为150μm以上且300μm以下。作为一个例子，宽度Wwc为250μm。
如图2b所示，接触孔54的X轴方向正侧的端部T被设置为向X轴方向负侧与阱区11的X轴方向正侧的端部S分离宽度Wwca。另外，接触孔54的X轴方向负侧的端部T'被设置为向X轴方向正侧与阱区11的X轴方向负侧的端部S'分离宽度Wwca。接触孔54在X轴方向上可以连续地从端部T设置到端部T'。
应予说明，在图2b中图示了1个接触孔54，但是实际上，由图1b所示的俯视图可知，端部T的X轴方向的位置和端部T'的X轴方向的位置分别相等的接触孔54在Y轴方向上设置有多个。
从阱区11的X轴方向正侧的端部S到设置于二极管部80的多个接触孔54的X轴方向正侧的端部T为止的宽度Wwca可以比从该端部T到第1阴极区82的X轴方向正侧的端为止的俯视时的X轴方向的宽度Wwcb小。宽度Wwca可以为宽度Wwcb的0.1倍以上且0.9倍以下。宽度Wwca可以为20μm以上且110μm以下。宽度Wwcb可以为120μm以上且180μm以下。作为一个例子，宽度Wwca为100μm。作为一个例子，宽度Wwcb为150μm。宽度Wwca与宽度Wwcb之和为宽度Wwc。
另外，从阱区11的X轴方向负侧的端部S'到设置于二极管部80的多个接触孔54的X轴方向负侧的端部T'为止的宽度还可以与宽度Wwca相等。从该端部T'到第1阴极区82的X轴方向负侧的端为止的俯视半导体基板10时的X轴方向的宽度还可以与宽度Wwcb相等。应予说明，从X轴方向负侧的阱区11的端部S'到第1阴极区82的X轴方向负侧的端为止的俯视时的X轴方向的宽度也可以与宽度Wwc相等。
第1阴极区82的X轴方向的宽度Wcv1可以比宽度Wh小。宽度Wcv1等于从宽度Wh中减去宽度Wwc的2倍而得的值。宽度Wcv1可以为宽度Wh的90％以上且96％以下。宽度Wcv1可以为2700μm以上且3450μm以下。作为一个例子，宽度Wcv1为2850μm。
第1阴极区82的Y轴方向的宽度Wch1可以为宽度WF的5％以上且40％以下。宽度Wch1可以为20μm以上且240μm以下。
如图2b所示，在第1阴极区82的XY平面内的内侧设置有浮置区17。浮置区17不与发射电极52连接。
在各个第1阴极区82中，浮置区17的Y轴方向的宽度Wfl11可以为宽度Wch1的89％以上且95％以下。另外，在各个第1阴极区82中，浮置区17的X轴方向的宽度Wfl21可以为宽度Wcv1的89％以上且95％以下。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积和第2阴极区83的面积在第1阴极区82与第2阴极区83的总计面积中分别占据80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
在Y轴方向上，从二极管部80和与该二极管部80在Y轴方向正侧邻接的晶体管部70的边界到设置于Y轴方向的最靠正侧的浮置区17的Y轴方向正侧一端为止的宽度Wcf1可以为宽度Wch1的3％以上且6％以下。宽度Wcf1不是零即可。宽度Wcf1可以为2μm以上且6μm以下。作为一个例子，宽度Wcf1为5μm。应予说明，在Y轴方向上，从该二极管部80和与该二极管部80在Y轴方向负侧邻接的晶体管部70的边界到设置于Y轴方向的最靠负侧的浮置区17的Y轴方向负侧一端为止的宽度也可以等于宽度Wcf1。
在各个第1阴极区82中，从第1阴极区82的X轴方向正侧一端起到浮置区17的X轴方向正侧一端为止的宽度Wcf2可以为宽度Wcv1的3％以上且6％以下。宽度Wcf2可以为零。另外，宽度Wcf2可以与宽度Wcf1相等，也可以不等。宽度Wcf2可以为2μm以上且6μm以下。作为一个例子，宽度Wcf2为5μm。应予说明，从第1阴极区82的Y轴方向负侧一端起到Y轴方向负侧的浮置区17的Y轴方向负侧一端为止的宽度也等于宽度Wcf2。
应予说明，在本例中，接触孔54的Y轴方向的宽度Wcnt可以比Wcf1和宽度Wcf2小。宽度Wcnt可以为0.3μm以上且0.7μm以下。作为一个例子，宽度Wcnt为0.5μm。
图2c是图2b中的区域C1的放大图。如图2c所示，在本例的半导体装置100中，作为一个例子，第1阴极区82在Y轴方向上设置有3个。在Y轴方向上，在相邻的第1阴极区82之间设置有第2阴极区83。
宽度Wnf1是在Y轴方向的最靠正侧的第1阴极区82中从该第1阴极区82的Y轴方向负侧一端起到与该第1阴极区82重叠地配置的浮置区17的Y轴方向负侧一端为止的Y轴方向上的宽度。另外，宽度Wnf1是在Y轴方向的最靠负侧的第1阴极区82中从该第1阴极区82的Y轴方向正侧一端起到与该第1阴极区82重叠地配置的浮置区17的Y轴方向正侧一端为止的Y轴方向上的宽度。
在除了Y轴方向的最靠正侧的第1阴极区82和最靠负侧的第1阴极区82这两方以外的第1阴极区82中，从该第1阴极区82的Y轴方向正侧一端起到与该第1阴极区82重叠地配置的浮置区17的正侧一端为止的Y轴方向上的宽度可以与宽度Wnf1相等。从该第1阴极区82的Y轴方向负侧一端起到与该第1阴极区82重叠地配置的浮置区17的负侧一端为止的Y轴方向上的宽度也可以与宽度Wnf1相等。
宽度Wnf1可以与宽度Wcf1相等，也可以不等。宽度Wnf1可以为零。
在本例的半导体装置100中，在二极管部80，在Y轴方向上交替地设置有第1导电型的第1阴极区82和第2导电型的第2阴极区83。另外，多个第2导电型的浮置区17在每个第1阴极区82以彼此分离的方式设置，在俯视半导体基板10时，与第1阴极区82重叠地配置。因此，能够抑制二极管部80的反向恢复时的浪涌电压。
图2d是表示图2b中的a-a'截面的一个例子的图。本例的半导体装置100在a-a'截面具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52设置于半导体基板10的上表面21和层间绝缘膜38的上表面。集电电极24设置于半导体基板10的下表面23。发射电极52和集电电极24由金属等导电材料形成。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃。另外，层间绝缘膜38可以为氧化膜或氮化膜等。
半导体基板10可以为硅基板，也可以为碳化硅基板，还可以为氮化镓等氮化物半导体基板或氧化镓基板等。本例的半导体基板10为硅基板。
半导体基板10具备第1导电型的漂移区18。本例的漂移区18为N-型。漂移区18在半导体基板10中可以是未设置其他掺杂区域而残留的区域。
在半导体基板10的上表面21设置有1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。各沟槽部被设置为从上表面21贯穿基区14而到达漂移区18。
虚设沟槽部30具有设置于上表面21的虚设沟槽以及设置于虚设沟槽内的虚设绝缘膜32和虚设导电部34。虚设沟槽的上端在Z轴方向上可以是与上表面21相同的位置。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设绝缘膜32可以通过将虚设沟槽的内壁的半导体氧化或氮化而形成。虚设导电部34在虚设沟槽的内部设置于比虚设绝缘膜32靠近内侧的位置。即，虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34由多晶硅等导电材料形成。
虚设导电部44包括隔着虚设绝缘膜32而与基区14对置的区域。该截面处的虚设沟槽部30在上表面21被层间绝缘膜38覆盖。
在比a-a'截面靠近Y轴方向正侧和负侧的晶体管部70中设置有栅极沟槽部40。栅极沟槽部40在YZ截面可以具有与虚设沟槽部30相同的结构。栅极沟槽部40具有设置于上表面21侧的栅极沟槽以及设置于栅极沟槽内的栅极绝缘膜和栅极导电部。如果对栅极导电部施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层构成的沟道。
栅极导电部可以由与虚设导电部34相同的材料形成。例如，虚设导电部34和栅极导电部由多晶硅等导电材料形成。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以为向下方侧凸的曲面状(在截面中为曲线状)。
在二极管部80的台面部60-3中，可以以与虚设沟槽部30接触的方式在漂移区18的上方设置一个以上的第1导电型的高浓度区19。作为一个例子，高浓度区19为N+型。高浓度区19可以设置于台面部60-3，也可以不设置于台面部60-3。高浓度区19可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在设置有多个高浓度区19的情况下，各个高浓度区19-1和高浓度区19-2在Z轴方向上并列配置。在Z轴方向上，在高浓度区19-1与高浓度区19-2之间可以设置漂移区18。
在台面部60-3中，以与上表面21接触且与虚设沟槽部30接触的方式在高浓度区19的上方设置有第2导电型的基区14。作为一个例子，本例的基区14为P-型。
在高浓度区19中，与漂移区18相比，根据电荷中性条件使空穴的浓度减少。即，高浓度区19抑制空穴从基区14向漂移区18的注入。由此，少数载流子从基区14向漂移区18的注入效率大幅降低。高浓度区19的个数越多，少数载流子的注入效率越低。由此，能够大幅降低二极管部80的反向恢复特性，特别是恢复电流。
在晶体管部70的台面部60-2中，以与虚设沟槽部30接触的方式在漂移区18的上方设置有第2导电型的基区14。以与上表面21接触且与虚设沟槽部30接触的方式在基区14的上方设置有第2导电型的接触区15。作为一个例子，本例的基区为P+型。接触区15可以与虚设沟槽部30接触，也可以与虚设沟槽部30不接触。
在漂移区18的下方可以设置第1导电型的缓冲区20。作为一个例子，缓冲区20为N+型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电极区22和N+型的第1阴极区82和P+型的第2阴极区83的场截止层发挥功能。
在晶体管部70中，在缓冲区20的下方设置有在下表面23露出的P+型的集电极区22。在二极管部80中，在缓冲区20的下方设置有在下表面23露出的N+型的第1阴极区82和P+型的第2阴极区83。在二极管部80中，在与晶体管部70邻接的区域设置有第1阴极区82。
应予说明，二极管部80是在与下表面23垂直的方向上与第1阴极区82和第2阴极区83重叠的区域。另外，晶体管部70是在与下表面23垂直的方向上与集电极区22重叠的区域中的规则地配置有包含发射区12和接触区15的预定的单元结构的区域。
在本例的半导体装置100的二极管部80中，在第1阴极区82的上方设置有浮置区17。作为一个例子，浮置区17在a-a'截面处在Y轴方向上设置有3个。浮置区17可以被设置为与第1阴极区82接触。
在本例中，如图2d所示，在与半导体基板10的下表面23平行的面内，集电极区22与第1阴极区82的边界位置存在2处。边界位置P1是该2个边界位置中的Y轴方向正侧的边界位置。另外，边界位置P1'是该2个边界位置中的Y轴方向负侧的边界位置。边界位置P1和P1'是与a-a'截面平行的截面处的边界位置。作为一个例子，a-a'截面与下表面23垂直，且是与虚设沟槽部30的排列方向平行的面。
在本例中，如图2d所示，在与下表面23平行的面内，浮置区17的端部位置存在2处。端部位置P2是在与下表面23平行的面内，设置于Y轴方向的最靠正侧的浮置区17的最接近边界位置P1的端部位置。另外，端部位置P2'是在与下表面23平行的面内，设置于Y轴方向的最靠负侧的浮置区17的最接近边界位置P1'的端部位置。
从端部位置P2到端部位置P2'，在Y轴方向上可以设置多个浮置区17。本例的半导体装置100从端部位置P2到端部位置P2'在Y轴方向上设置有3个浮置区17。
宽度Wcf1是从边界位置P1到端部位置P2为止的Y轴方向上的距离。另外，宽度Wcf1是从边界位置P1'到端部位置P2'为止的Y轴方向上的距离。通过减小宽度Wcf1，从而能够抑制在二极管部80的端部中来自第1阴极区82的电子的注入。
宽度Wd是浮置区17的Z轴方向的宽度。宽度Wd可以小于宽度Wcf1。宽度Wd可以为宽度Wcf1的0.05倍以上且0.5倍以下。宽度Wd可以为0.3μm以上且1μm以下。作为一个例子，宽度Wd为0.5μm。
在a-a'截面中，在设置于Y轴方向中央的第1阴极区82中，从该第1阴极区82的Y轴方向正侧一端起到与该第1阴极区82重叠配置的浮置区17的正侧一端为止的Y轴方向上的宽度可以与宽度Wnf1相等。从该第1阴极区82的Y轴方向负侧一端起到与该第1阴极区82重叠配置的浮置区17的负侧一端为止的Y轴方向上的宽度也可以与宽度Wnf1相等。
在各个第1阴极区82中，浮置区17的Y轴方向的宽度Wfl11可以为宽度Wch1的89％以上且95％以下。宽度Wnf1可以与宽度Wcf1相等，但是也可以不等。宽度Wnf1可以为零。
图2e是表示图2b中的b-b'截面的一个例子的图。b-b'截面是穿过图2d中的b”-b”'线的XZ平面。在本例的半导体装置100的二极管部80中，在第1阴极区82的上方设置有浮置区17。
在本例中，如图2e所示，在与半导体基板10的下表面23平行的面内，集电极区22与第1阴极区82的边界位置存在2处。边界位置P5是该2个边界位置中的X轴方向负侧的边界位置。另外，边界位置P5'是该2个边界位置中的X轴方向正侧的边界位置。边界位置P5和P5'是与b-b'截面平行的截面中的边界位置。作为一个例子，b-b'截面与下表面23垂直且是与虚设沟槽部30的延伸方向平行的面。
在本例中，如图2e所示，在与下表面23平行的面内，浮置区17的端部位置存在2处。端部位置P6是在与下表面23平行的面内，在X轴方向上排列的多个浮置区17中的配置于X轴方向的最靠负侧的浮置区17的最接近边界位置P5的端部位置。另外，端部位置P6'是在与下表面23平行的面内，在Y轴方向上排列的多个浮置区17中的配置于X轴方向的最靠正侧的浮置区17的最接近边界位置P5'的端部位置。在本例中，浮置区17从端部位置P6到端部位置P6'为止在X轴方向上连续地设置。
宽度Wfl21是浮置区17的X轴方向上的宽度。宽度Wcf2是从边界位置P5到端部位置P6为止的X轴方向上的距离。另外，宽度Wcf2是从边界位置P5'到端部位置P6'为止的X轴方向上的距离。另外，宽度Wcv1是从边界位置P5到边界位置P5'为止的X轴方向上的距离。宽度Wfl21可以为宽度Wcv1的89％以上且95％以下。在本例的半导体装置100的二极管部80中，由于将浮置区17设置于第1阴极区82的上方，所以能够抑制二极管部80的反向恢复时的浪涌电压。虽然向二极管部80中的上表面21侧和下表面23侧分别照射He等而局部地设置寿命控制区能够抑制载流子的注入，但是寿命控制区的形成的成本高。另外，由于二极管部80的反向恢复时的浪涌电压变大，所以无法使二极管部80高速化。
应予说明，图2e中的X轴方向正侧的集电极区22可以延伸到图1a中的X轴方向正侧的外周区域74。该集电极区22可以与晶体管部70中的设置于下表面23的集电极区22连接。同样地，在图1a中的X轴方向的最靠负侧的二极管部80中，设置于X轴方向负侧的集电极区22可以延伸到图1a中的X轴方向负侧的外周区域74。在外周区域74的下方，在下表面23可以设置掺杂浓度比第1阴极区82低的第1导电型的终端区域来代替集电极区22。终端区域的掺杂浓度可以为第1阴极区82的掺杂浓度的1/10以下。
图3a是图1a中的区域A的另一放大图。本例的半导体装置100与图2a所示的半导体装置100的不同之处在于，在图2a所示的半导体装置100中，多个浮置区17中的一部分浮置区17在俯视半导体基板10时，以与第1阴极区82和第2阴极区83这两方重叠的方式在排列方向上设置有多个。即，在本例的半导体装置100中，多个浮置区17中的一部分浮置区17在俯视半导体基板10时，和第1阴极区82与第2阴极区83的X轴方向的边界重叠地在Y轴方向上从第1阴极区82一直设置到第2阴极区83。
图3b是图3a中的区域B2的放大图。图3b放大地示出图3a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。应予说明，在图3b以后的附图中省略示出图2b和图2c所示的接触孔54。
在本例的半导体装置100中，如图3b所示，作为一个例子，在二极管部80中，沿X轴方向延伸且在Y轴方向上排列的浮置区17被设置有9个。在本例的半导体装置100中，作为一个例子，设置3个第1阴极区82，设置2个第2阴极区83，所以第1阴极区82与第2阴极区83的与X轴方向平行的边界存在4处。因此，9个浮置区17中的4个浮置区17分别以与该边界重叠的方式设置。9个浮置区17中的5个浮置区17在俯视半导体基板10时设置于第1阴极区82的内侧。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积和第2阴极区83的面积在第1阴极区82与第2阴极区83的总计面积中所占分别为80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
在本例的半导体装置100中，宽度Wcf1和宽度Wcf2可以分别与图2b所示的例子中的宽度Wcf1和宽度Wcf2相同。宽度Wcf1不为零即可。宽度Wcf2可以为零。
在本例的半导体装置100中，浮置区17的X轴方向的宽度Wfl21可以与图2b所示的例子中的宽度Wfl21相同。浮置区17的Y轴方向的宽度Wfl12可以比图2b所示的例子中的宽度Wfl11小。
图3c是图3b中的区域C2的放大图。如图3c所示，在本例的半导体装置100中，作为一个例子，第1阴极区82在Y轴方向上设置有9个。在Y轴方向上，在相邻的第1阴极区82之间设置第2阴极区83。在本例的半导体装置100中，9个浮置区17中的4个浮置区17以和第1阴极区82与第2阴极区83的X轴方向的边界重叠的方式设置。9个浮置区17中的5个浮置区17在俯视半导体基板10时设置于第1阴极区82的内侧。
宽度Wfn1是以和第1阴极区82与在Y轴方向负侧与该第1阴极区82邻接的第2阴极区83的边界重叠的方式设置的浮置区17的从Y轴方向负侧一端起到该边界为止的Y轴方向上的宽度。另外，宽度Wfn1是以和第1阴极区82与在Y轴方向正侧与该第1阴极区82邻接的第2阴极区83的边界重叠的方式设置的浮置区17的从Y轴方向正侧一端起到该边界为止的Y轴方向上的宽度。
宽度Wff11是浮置区17和与该浮置区17相邻的浮置区17在Y轴方向上的间隔。多个浮置区17均可以以宽度Wff11的间隔在Y轴方向上排列，但是如果有和第1阴极区82与第2阴极区83的边界重叠的浮置区17，则也可以有以与宽度Wff11不同的间隔排列的浮置区17。
宽度Wfn1比宽度Wfl12小。宽度Wfn1可以与宽度Wcf1相等，也可以不等。
图3d是表示图3b中的c-c'截面的一个例子的图。本例的半导体装置100在c-c'截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52设置于半导体基板10的上表面21和层间绝缘膜38的上表面。集电电极24设置于半导体基板10的下表面23。
在本例的半导体装置100的二极管部80中，在第1阴极区82的上方设置有浮置区17。作为一个例子，浮置区17在c-c'截面中在Y轴方向上设置为9个。浮置区17可以被设置为与第1阴极区82接触。
多个浮置区17中的一部分浮置区17设置在第1阴极区82与第2阴极区83的边界的上方。设置于该边界的上方的浮置区17以与该第1阴极区82和该第2阴极区83这两方接触的方式设置。在本例的半导体装置100中，9个浮置区17中的4个浮置区17以与第1阴极区82和第2阴极区83这两方接触的方式设置于该边界的上方。在本例的半导体装置100中，由于设置为第2导电型的第2阴极区83与第2导电型的浮置区17接触，所以能够比图2d所示的半导体装置100进一步抑制二极管部80的反向恢复时的浪涌电压。
图3e是表示图3b中的d-d'截面的一个例子的图。d-d'截面是穿过图3d中的d”-d”'线的XZ平面。本例的半导体装置100中的d-d'截面的构成与图2e所示的半导体装置100中的b-b'截面的构成相同。
图4a是图1a中的区域A的另一放大图。本例的半导体装置100与图2a所示的半导体装置100的不同之处在于，在图2a所示的半导体装置100中，第1阴极区82和第2阴极区83在俯视半导体基板10时在X轴方向上交替地配置。第1阴极区82和第2阴极区83在Y轴方向正侧和负侧这两方与晶体管部70接触地设置。
在二极管部80中，俯视半导体基板10时的第1阴极区82的面积在第1阴极区82和第2阴极区83的总计面积中所占的比例可以为60％以上且90％以下。第2阴极区83的面积在该总计面积中所占的比例可以为10％以上且40％以下。作为一个例子，第1阴极区82的面积和第2阴极区83的面积在该总计面积中所占的比例分别为80％和20％。
本例的半导体装置100具有在每个第1阴极区82以彼此分离的方式设置的多个浮置区17。在本例的半导体装置100中，第1阴极区82在俯视半导体基板10时相对于浮置区17在排列方向上突出。在本例的半导体装置100中，在排列方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17在排列方向上突出。即，第1阴极区82在浮置区17的Y轴方向上的两侧具有未被浮置区17覆盖的部分。应予说明，在排列方向上，第1阴极区82的单侧在俯视半导体基板10时可以相对于浮置区17在排列方向上突出。
另外，在本例的半导体装置100中，第1阴极区82相对于浮置区17在延伸方向上突出。在本例的半导体装置100中，在延伸方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17在延伸方向上突出。即，第1阴极区82在浮置区17的X轴方向上的两侧具有未被浮置区17覆盖的部分。应予说明，在延伸方向上，第1阴极区82的单侧在俯视半导体基板10时可以相对于浮置区17在延伸方向上突出。
在本例的半导体装置100中，在俯视半导体基板10时，整个浮置区17以与第1阴极区82重叠的方式配置。即，在俯视半导体基板10时，在第1阴极区82的内侧具有浮置区17。
浮置区17在俯视半导体基板10时以与晶体管部70不重叠的方式配置。浮置区17以不和二极管部80与晶体管部70的边界接触的方式配置。
图4b是图4a中的区域B3的放大图。图4b放大地示出图4a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图2b所示，在本例的半导体装置100中，作为一个例子，在二极管部80中，第1阴极区82的XY平面内的内侧设置有10个浮置区17。
在本例的半导体装置100中，宽度Wcf1和宽度Wcf2可以分别与图2b所示的例子中的宽度Wcf1和宽度Wcf2相同。宽度Wcf1不为零即可。宽度Wcf2可以为零。
在本例的半导体装置100中，宽度Wnf2是从第1阴极区82与在X轴方向负侧与该第1阴极区82邻接的第2阴极区83的边界到与该第1阴极区82重叠地设置的浮置区17的X轴方向负侧一端为止的X轴方向上的宽度。另外，宽度Wnf2是从第1阴极区82与在X轴方向正侧与该第1阴极区82邻接的第2阴极区83的边界到与该第1阴极区82重叠地设置的浮置区17的X轴方向正侧一端为止的X轴方向上的宽度。宽度Wnf2可以与宽度Wcf2相同，也可以不同。
在本例的半导体装置100中，宽度Wch2是第1阴极区82和第2阴极区83的Y轴方向的宽度。宽度Wch等于宽度WF。宽度Wcv2是第1阴极区82的X轴方向的宽度。另外，宽度Wfl13是浮置区17的Y轴方向的宽度。宽度Wfl22是浮置区17的X轴方向的宽度。
在各个第1阴极区82中，浮置区17的Y轴方向的宽度Wfl13可以为宽度Wch2的89％以上且95％以下。在各个第1阴极区82中，浮置区17的X轴方向的宽度Wfl22可以为宽度Wcv2的89％以上且95％以下。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积和第2阴极区83的面积在第1阴极区82和第2阴极区83的总计面积中所占分别为80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
图4c是表示图4b中的e-e'截面的一个例子的图。本例的半导体装置100在e-e'截面具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52设置于半导体基板10的上表面21和层间绝缘膜38的上表面。集电电极24设置于半导体基板10的下表面23。
在本例的半导体装置100的二极管部80中，在第1阴极区82的上方设置有浮置区17。浮置区17在e-e'截面中从端部位置P2一直到端部位置P2'连续地设置。浮置区17可以被设置为与第1阴极区82接触。
图4d是表示图4b中的f-f'截面的一个例子的图。f-f'截面是穿过图4c中的f”-f”'线的XZ平面。作为一个例子，浮置区17在f-f'截面中在X轴方向上设置有10个。浮置区17可以与第1阴极区82接触。在本例的半导体装置100中，宽度Wnf2可以与宽度Wcf2相同，但也可以不同。浮置区17的X轴方向的宽度Wfl22可以为宽度Wcv2的89％以上且95％以下。在本例的半导体装置100的二极管部80中，由于将浮置区17设置于第1阴极区82的上方，所以能够抑制二极管部80的反向恢复时的浪涌电压(过冲电压)。
图5a是图1a中的区域A的另一放大图。本例的半导体装置100与图2a所示的半导体装置100的不同之处在于，在图4a所示的半导体装置中，多个浮置区17中的一部分浮置区17在俯视半导体基板10时以与第1阴极区82和第2阴极区83这两方重叠的方式在X轴方向上设置有多个。即，在本例的半导体装置100中，多个浮置区17中的一部分浮置区17在俯视半导体基板10时和第1阴极区82与第2阴极区83的Y轴方向的边界重叠地在X轴方向上从第1阴极区82一直设置到第2阴极区83。
图5b是图5a中的区域B4的放大图。图5b放大地示出图5a中的二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。
本例的半导体装置100如图5b所示，作为一个例子，在本例的半导体装置100的二极管部80中设置有30个浮置区17。作为一个例子，由于本例的半导体装置100设置有10个第1阴极区82，设置有9个第2阴极区83，所以第1阴极区82与第2阴极区83的与Y轴方向平行的边界存在18处。因此，30个浮置区17中的18个浮置区17分别被设置为与该边界重叠。
设置于X轴方向的最靠正侧的第1阴极区82与设置于该第1阴极区82的X轴方向正侧的集电极区22邻接。1个浮置区17被设置为和该第1阴极区82与该集电极区22的与Y轴方向平行的边界重叠。另外，设置于X轴方向的最靠负侧的第1阴极区82与设置于该第1阴极区82的X轴方向负侧的集电极区22邻接。另1个浮置区17被设置为和该第1阴极区82与该集电极区22的与Y轴方向平行的边界重叠。30个浮置区17中的剩余的10个浮置区17在俯视半导体基板10时设置于第1阴极区82的内侧。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积和第2阴极区83的面积在第1阴极区82和第2阴极区83的总计面积中所占为80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
在本例的半导体装置100中，宽度Wcf1可以与图4b所示的例子中的宽度Wcf1相同。宽度Wcf1不为零即可。
在本例的半导体装置100中，浮置区17的Y轴方向的宽度Wfl13可以与图4b所示的例子中的宽度Wfl13相同。浮置区17的X轴方向的宽度Wfl23可以比图4b所示的例子中的宽度Wfl22小。
在本例的半导体装置100中，宽度Wfc2是从设置于X轴方向的最靠正侧的浮置区17的X轴方向正侧一端起到设置于X轴方向的最靠正侧的第1阴极区82与设置于X轴方向正侧的集电极区22的与Y轴方向平行的边界为止的X轴方向上的宽度。另外，宽度Wfc2是从设置于X轴方向的最靠负侧的浮置区17的X轴方向负侧一端起到设置于X轴方向的最靠负侧的第1阴极区82与设置于X轴方向负侧的集电极区22的与Y轴方向平行的边界为止的X轴方向上的宽度。
图5c是图5b中的区域C4的放大图。如图5c所示，在本例的半导体装置100中，第1阴极区82和第2阴极区83从晶体管部70的Y轴方向正侧的边界设置到负侧的边界。在图5c中，设置于X轴方向的最靠负侧的浮置区17在俯视半导体基板10时被设置为与第1阴极区82和第2阴极区83重叠。在图5c中，设置于X轴方向的最靠正侧的浮置区17在俯视半导体基板10时被设置为与第1阴极区82和集电极区22重叠。在图5c中，设置于X轴方向中央的浮置区17在俯视半导体基板10时被设置为与第1阴极区82重叠。
在本例的半导体装置100中，宽度Wfn2是从第1阴极区82与在X轴方向负侧与该第1阴极区82邻接的第2阴极区83的边界起到与该第1阴极区82重叠设置的浮置区17的X轴方向负侧一端为止的X轴方向上的宽度。另外，虽然处于区域C4之外，但宽度Wfn2也是第1阴极区82与在X轴方向正侧与该第1阴极区82邻接的第2阴极区83的边界起到与该第1阴极区82重叠设置的浮置区17的X轴方向正侧一端为止的X轴方向上的宽度。
在本例的半导体装置100中，宽度Wff21是浮置区17和与该浮置区17相邻的浮置区17的X轴方向上的间隔。多个浮置区17均可以以宽度Wff21的间隔在X轴方向上排列，但是如果有和第1阴极区82与第2阴极区83的边界重叠的浮置区17，则也可以有以与宽度Wff21不同的间隔排列的浮置区17。
宽度Wfn2比宽度Wfl23小。宽度Wfn2可以与宽度Wfc2相等，也可以不等。
图5d是表示图5b中的g-g'截面的一个例子的图。本例的半导体装置100中的d-d'截面的构成与图4c所示的半导体装置100中的e-e'截面的构成相同。
图5e是表示图5b中的h-h'截面的一个例子的图。h-h'截面是穿过图5d中的h”-h”'线的XZ平面。在本例的半导体装置100的二极管部80中，在第1阴极区82的上方设置有浮置区17。浮置区17可以以与第1阴极区82接触的方式设置。
在本例的半导体装置100中，X轴方向的最靠负侧的第1阴极区82的X轴方向负侧的端部位置P6”设置于比边界位置P5靠近X轴方向负侧的位置。另外，X轴方向的最靠正侧的第1阴极区82的X轴方向正侧的端部位置P6”'设置于比边界位置P5'靠近X轴方向正侧的位置。宽度Wfc2是从边界位置P5到端部位置P6”的X轴方向上的宽度。另外，宽度Wfc2是从边界位置P5'到端部位置P6”'的X轴方向上的宽度。
多个浮置区17中的一部分浮置区17设置于第1阴极区82与第2阴极区83的边界的上方。设置于该边界的上方的浮置区17以与该第1阴极区82和该第2阴极区83这两方接触的方式设置。另外，设置于X轴方向的最靠负侧和最靠正侧的浮置区17分别设置于边界位置P5和边界位置P5'的上方。设置于边界位置P5的上方的浮置区17以与X轴方向的最靠负侧的第1阴极区82和X轴方向负侧的集电极区22这两方接触的方式设置。另外，设置于边界位置P5'的上方的浮置区17以与X轴方向的最靠正侧的第1阴极区82和X轴方向正侧的集电极区22这两方接触的方式设置。
在本例的半导体装置100中，第2导电型的第2阴极区83和第2导电型的浮置区17以接触的方式设置。因此，能够比图4d所示的半导体装置100进一步抑制二极管部80的反向恢复时的浪涌电压。
图6a是图1a中的区域A的另一放大图。在本例的半导体装置100中，在俯视半导体基板10时，第1阴极区82彼此分离地设置成格子状。格子状是指第1阴极区82在X轴方向和Y轴方向这两方周期性地排列。图6a表示第1阴极区82在X轴方向设置为10个，在Y轴方向设置为3个的一个例子。
在俯视半导体基板10时，在Y轴方向上相邻的2个第1阴极区82之间设置有第2阴极区83。在X轴方向上相邻的2个第1阴极区82之间设置有第3阴极区84。在俯视半导体基板10时，在X轴方向上相邻的2个第2阴极区83之间也设置有第3阴极区84。
本例的半导体装置100具有在每个第1阴极区82以彼此分离的方式设置的多个浮置区17。在本例的半导体装置100中，第1阴极区82在俯视半导体基板10时相对于浮置区17在排列方向上突出。在本例的半导体装置100中，在排列方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17在排列方向上突出。即，第1阴极区82在Y轴方向上的浮置区17的两侧具有未被浮置区17覆盖的部分。
另外，在本例的半导体装置100中，第1阴极区82相对于浮置区17在延伸方向上突出。在本例的半导体装置100中，在延伸方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17在延伸方向上突出。即，第1阴极区82在X轴方向上的浮置区17的两侧具有未被浮置区17覆盖的部分。
在本例的半导体装置100中，在俯视半导体基板10时，整个浮置区17被配置为与第1阴极区82重叠。即，在俯视半导体基板10时，在呈格子状设置的第1阴极区82的内侧具有浮置区17。
浮置区17在俯视半导体基板10时被配置为不与晶体管部70重叠。浮置区17以和二极管部80与晶体管部70的边界不接触的方式配置。
图6b是图6a中的区域B5的放大图。图6b放大地示出图6a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图6b所示，在本例的半导体装置100中，在各个第1阴极区82的XY平面内的内侧设置有浮置区17。
在本例的半导体装置100中，宽度Wcf1和宽度Wcf2可以分别与图2b所示的例子中的宽度Wcf1和宽度Wcf2相同。宽度Wcf1不为零即可。宽度Wcf2可以为零。
在本例的半导体装置100中，宽度Wfl11可以与图2b所示的例子中的宽度Wfl11相同。宽度Wfl22可以与图4b所示的例子中的宽度Wfl22相同。宽度Wch1可以与图2b所示的例子中的宽度Wch1相同。宽度Wcv2可以与图4b所示的例子中的宽度Wcv2相同。
在各个第1阴极区82中，浮置区17的Y轴方向的宽度Wfl11可以为宽度Wch1的89％以上且95％以下。另外，在各个第1阴极区82中，浮置区17的X轴方向的宽度Wfl22可以为宽度Wcv2的89％以上且95％以下。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积以及第2阴极区83与第3阴极区84的总计面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占分别为80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
图6c是图6b中的区域C5的放大图。如图6c所示，在本例的半导体装置100中，在俯视半导体基板10时，在平行于第1阴极区82与第2阴极区83的边界的方向(X轴方向)上的第2阴极区83的X轴方向负侧的端部U1具备以与第2阴极区83接触的方式设置的第3阴极区84。第3阴极区84可以被设置为与第2阴极区83的2个端部U1均接触。
在本例的半导体装置100中，如图6c所示，作为一个例子，第1阴极区82在Y轴方向上设置有3个。浮置区17设置于各个第1阴极区82的XY平面内的内侧。
宽度Wnf2是从第1阴极区82的X轴方向负侧一端起到与该第1阴极区82重叠配置的浮置区17的X轴方向负侧一端为止的X轴方向上的宽度。另外，虽然处于区域C5之外，但宽度Wnf2也是在除了X轴方向的最靠负侧和最靠正侧的第1阴极区82以外的第1阴极区82中从该第1阴极区82的X轴方向正侧一端起到与该第1阴极区82重叠配置的浮置区17的X轴方向正侧一端为止的X轴方向上的宽度。
宽度Wnf2可以与宽度Wcf2相等，也可以不等。宽度Wnf2可以为零。
图6d是表示图6b中的i-i'截面的一个例子的图。本例的半导体装置100中的i-i'截面的构成与图2d所示的半导体装置100中的a-a'截面的构成相同。
图6e是表示图6b中的j-j'截面的一个例子的图。j-j'截面是穿过图6d中的j”-j”'线的XZ平面。本例的半导体装置100中的j-j'截面的构成与图4d所示的半导体装置100的不同之处在于，在图4d所示的半导体装置100中的f-f'截面中设置有第3阴极区84来代替第2阴极区83。
本例的半导体装置100在呈格子状彼此分离地设置的每个第1阴极区82具有浮置区17。因此，能够抑制二极管部80的反向恢复时的浪涌电压。
图7a是图1a中的区域A的另一放大图。在本例的半导体装置100中，在俯视半导体基板10时，浮置区17相对于第1阴极区82在延伸方向上突出。在本例的半导体装置100中，在延伸方向上，浮置区17的两侧相对于第1阴极区82在延伸方向上突出。即，浮置区17被设置为与X轴方向上的整个第1阴极区82重叠。应予说明，浮置区17的X轴方向正侧和负侧中的任一方可以相对于第1阴极区82在延伸方向上突出。
换言之，在本例的半导体装置100中，在俯视半导体基板10时，浮置区17的X轴方向正侧的端部设置于比第1阴极区82的X轴方向正侧的端部靠近X轴方向正侧的位置，且该浮置区17的X轴方向负侧的端部设置于比该第1阴极区82的X轴方向负侧的端部靠近X轴方向负侧的位置。
在本例的半导体装置100中，浮置区17可以被设置成格子状。图7a所示的半导体装置100表示浮置区17在X轴方向上设置有10个，在Y轴方向上设置有3个的一个例子。在本例的半导体装置100中，X轴方向的浮置区17的个数可以与X轴方向的第1阴极区82的个数一致。
与第1阴极区82重叠设置的浮置区17和与另一第1阴极区82重叠设置的浮置区17在X轴方向上可以彼此分离，但是也可以是一体，其中，该另一第1阴极区82是在X轴方向的正负任一方向上与该第1阴极区82中相邻的阴极区。
图7b是图7a中的区域B6的放大图。图7b放大地示出图7a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图7b所示，在本例的半导体装置100的二极管部80中，浮置区17被设置为与X轴方向上的整个第1阴极区82重叠。
在本例的半导体装置100中，宽度Wcf1可以与图2b所示的例子中的宽度Wcf1相同。宽度Wcf1不为零即可。
在本例的半导体装置100中，浮置区17的Y轴方向的宽度Wfl14可以比图2b的半导体装置100中的宽度Wfl11大，也可以比宽度Wfl11小，还可以与宽度Wfl11相等。浮置区17的X轴方向的宽度Wfl24可以比图4b的半导体装置100中的宽度Wfl22大。
在本例的半导体装置100中，浮置区17中的在俯视半导体基板10时与第1阴极区82不重叠的区域可以与第2阴极区83重叠。与设置于X轴方向的最靠正侧的第1阴极区82重叠设置的浮置区17的X轴方向正侧一端在俯视半导体基板10时可以与设置于该第1阴极区82的X轴方向正侧的集电极区22的一部分重叠。与设置于X轴方向的最靠负侧的第1阴极区82重叠设置的浮置区17的X轴方向负侧一端在俯视半导体基板10时可以与设置于该第1阴极区82的X轴方向负侧的集电极区22的一部分重叠。
在本例的半导体装置100中，宽度Wfc2是从与X轴方向的最靠正侧的第1阴极区82重叠设置的浮置区17的X轴方向正侧一端起到该第1阴极区82的X轴方向正侧一端为止的X轴方向上的宽度。另外，宽度Wfc2是从与X轴方向的最靠负侧的第1阴极区82重叠设置的浮置区17的X轴方向负侧一端起到该第1阴极区82的X轴方向负侧一端为止的X轴方向上的宽度。
宽度Wfc2可以与图4b所示的半导体装置100中的宽度Wch2相等，也可以不等。
在各个第1阴极区82中，在俯视半导体基板10时，浮置区17的面积在第1阴极区82的面积中所占可以为80％以上且90％以下。在俯视半导体基板10时的第1阴极区82的面积和第2阴极区83的面积在第1阴极区82和第2阴极区83的总计面积中所占分别为80％和20％的情况下，浮置区17的面积在该面积中所占的比例可以为64％以上且72％以下。
图7c是图7b中的区域C6的放大图。如图7c所示，在本例的半导体装置100中，在俯视半导体基板10时，浮置区17被设置为与X轴方向上的整个第1阴极区82重叠。
作为一个例子，在本例的半导体装置100中，第1阴极区82在Y轴方向上设置有3个。另外，宽度Wfl24比宽度Wcv2大。
宽度Wfn2是在区域C6中，在俯视半导体基板10时，从第1阴极区82的X轴方向负侧一端起到与该第1阴极区82重叠设置的浮置区17的X轴方向负侧一端为止的X轴方向上的宽度。宽度Wfn2可以与宽度Wfc2相等，也可以不等。
图7d是表示图7b中的k-k'截面的一个例子的图。在本例的半导体装置100中，在k-k'截面，第1阴极区82从端部P1到端部P1'在Y轴方向上连续地设置。在第1阴极区82的上方设置有浮置区17。浮置区17可以以与第1阴极区82接触的方式设置。
在本例中，浮置区17在Y轴方向上设置有3个。宽度Wfl14可以比图2d所示的例子中的宽度Wfl11大，也可以比宽度Wfl11小，还可以与宽度Wfl11相等。
图7e是表示图7b中的m-m'截面的一个例子的图。m-m'截面是穿过图7d中的m”-m”'线的XZ平面。如图7e所示，本例的半导体装置100在m-m'截面中，第1阴极区82和第2阴极区83在X轴方向上交替地设置。
在第1阴极区82的上方设置有浮置区17。另外，设置于第1阴极区82的上方的浮置区17还设置于与该第1阴极区82在X轴方向上相邻的第2阴极区83的一部分上方。因此，宽度Wfl24比宽度Wcv2大。
设置于X轴方向的最靠正侧的浮置区17还可以设置于在X轴方向正侧设置的集电极区22的一部分的上方。设置于X轴方向的最靠负侧的浮置区17还可以设置于X轴方向负侧的集电极区22的一部分的上方。
浮置区17可以以与第1阴极区82接触的方式设置。另外，浮置区17可以以与第2阴极区83接触的方式设置。另外，浮置区17可以以与集电极区22接触的方式设置。
在本例的半导体装置100中，浮置区17被设置为与第1阴极区82的整个X轴方向上的部分重叠。另外，浮置区17在第1阴极区82的X轴方向上的两端以与第2阴极区83重叠的方式设置。因此，能够比图6a所示的半导体装置100进一步抑制二极管部80的反向恢复时的浪涌电压。
图8a是图1a中的区域A的另一放大图。在本例的半导体装置100中，在俯视半导体基板10时，彼此分离的多个第1阴极区82被设置为与图2a所示的半导体装置100同样地沿X轴方向延伸。在俯视半导体基板10时，在Y轴方向上相邻的第1阴极区82之间设置有第2阴极区83。
在二极管部80中，设置于Y轴方向的最靠正侧的第1阴极区82可以与在该二极管部80的Y轴方向正侧邻接的晶体管部接触。设置于Y轴方向的最靠负侧的第1阴极区82可以与在该二极管部80的Y轴方向负侧邻接的晶体管部接触。
在本例的半导体装置100中，浮置区17可以设置成格子状。在图8a所示的半导体装置100中示出浮置区17在X轴方向上设置为20个，在Y轴方向上设置为3个的一个例子。在本例的半导体装置100中，Y轴方向的浮置区17的个数可以与Y轴方向的第1阴极区82的个数一致。
在本例的半导体装置100中，俯视半导体基板10时，浮置区17相对于第1阴极区82在排列方向上突出。在本例的半导体装置100中，在排列方向上设置的3个浮置区17中的中央的浮置区17中，在排列方向上该浮置区17的两侧相对于第1阴极区82突出。即，浮置区17被设置成与排列方向上的整个第1阴极区82重叠。
在排列方向上设置的3个浮置区17中的Y轴方向正侧的浮置区17中，在排列方向上该浮置区17的Y轴方向负侧相对于第1阴极区82突出。即，该浮置区17的Y轴方向负侧的端部设置于比该第1阴极区82的Y轴方向负侧的端部靠近Y轴方向负侧的位置。
另外，在排列方向设置的3个浮置区17中的Y轴方向负侧的浮置区17中，在排列方向上该浮置区17的Y轴方向正侧相对于第1阴极区82突出。即，该浮置区17的Y轴方向正侧的端部设置于比该第1阴极区82的Y轴方向正侧的端部靠近Y轴方向正侧的位置。应予说明，浮置区17未设置成与晶体管部70重叠。
图8b是图8a中的区域B7的放大图。图8b放大地示出图8a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图8b所示，在本例的半导体装置100的二极管部80中，与多个第1阴极区82中的不与晶体管部70接触的第1阴极区82重叠设置的浮置区17被设置为与该第1阴极区82的整个Y轴方向上的部分重叠。
在本例的半导体装置100中，宽度Wcf1和宽度Wcf2可以分别与图2b所示的例子中的宽度Wcf1和宽度Wcf2相同。宽度Wcf1不为零即可。宽度Wcf2可以为零。
在本例的半导体装置100中，设置于Y轴方向的最靠正侧和最靠负侧的浮置区17的Y轴方向的宽度Wfl15可以比图2b的半导体装置100中的宽度Wfl11大，也可以比宽度Wfl11小，还可以与宽度Wfl11相等。设置于Y轴方向的中央的浮置区17的Y轴方向的宽度Wfl16可以比图2b的半导体装置100中的宽度Wfl11大，也可以比宽度Wfl11小，还可以与宽度Wfl11相等。另外，宽度Wfl16可以比宽度Wfl5大。
在本例的半导体装置100中，浮置区17的X轴方向的宽度Wfl25可以比图4b的例子中的宽度Wfl22大，也可以比宽度Wfl22小，还可以与宽度Wfl22相等。宽度Wfl22可以比宽度Wfl15大，也可以比宽度Wfl15小，还可以与宽度Wfl15相等。宽度Wfl22可以比宽度Wfl16大，也可以比宽度Wfl16小，还可以与宽度Wfl16相等。
图8c是图8b中的区域C7的放大图。如图8c所示，在本例的半导体装置100中，多个浮置区17中的在俯视半导体基板10时与设置于Y轴方向中央的第1阴极区82重叠设置的浮置区17被设置为与该第1阴极区82的整个Y轴方向上的部分重叠。
在本例的半导体装置100中，宽度Wfn1是从第1阴极区82的Y轴方向正侧一端起到与该端重叠设置的浮置区17的Y轴方向正侧一端为止的Y轴方向上的宽度。另外，宽度Wfn1是从第1阴极区82的Y轴方向负侧一端起到与该端重叠设置的浮置区17的Y轴方向负侧一端为止的Y轴方向上的宽度。
宽度Wfn1可以与图3c的例子中的宽度Wfn1相等。宽度Wfn1可以与宽度Wcf1相等。
图8d是表示图8b中的n-n'截面的一个例子的图。在本例的半导体装置100中，在n-n'截面，第1阴极区82和第2阴极区83在Y轴方向上交替地设置。在第1阴极区82的上方设置有浮置区17。设置于第1阴极区82的上方的浮置区17还设置于与该第1阴极区82在Y轴方向上相邻的第2阴极区83的一部分的上方。因此，宽度Wfl16比宽度Wch1大。
浮置区17可以被设置为与第1阴极区82接触。另外，浮置区17可以被设置为第2阴极区83接触。
在本例的半导体装置100中，设置于Y轴方向中央的浮置区17被设置为与第1阴极区82的整个Y轴方向上的部分重叠。另外，该浮置区17被设置为在该第1阴极区82的Y轴方向上的两端处与第2阴极区83重叠。因此，能够比图6a所示的半导体装置100进一步抑制二极管部80的反向恢复时的浪涌电压。
图8e是表示图8b中的p-p'截面的一个例子的图。p-p'截面是穿过图8d中的p”-p”'线的XZ平面。如图8e所示，在本例的半导体装置100中，在p-p'截面中，第1阴极区82从边界位置P5到边界位置P5'在Y轴方向上连续地设置。在第1阴极区82的上方设置有浮置区17。浮置区17可以被设置为与第1阴极区82接触。
图9a是图1a中的区域A的另一放大图。在本例的半导体装置100中，俯视半导体基板10时，以夹着第1阴极区82和第2阴极区83的方式进一步设置第2导电型的第3阴极区84。在本例的半导体装置100中，第3阴极区84以与下表面23接触的方式分别设置于阴极区81的X轴方向正侧和负侧。作为一个例子，本例的第3阴极区84为P+型。
图9b是图9a中的区域B8的放大图。图9b放大地示出图9a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图9b所示，在本例的半导体装置100的二极管部80中，在俯视半导体基板10时，在阴极区81的X轴方向正侧和负侧分别设置有第3阴极区84。在俯视半导体基板10时，在设置于X轴方向的两端的第3阴极区84的X轴方向之间，第1阴极区82和第2阴极区83在Y轴方向上交替地设置。
宽度Wch1可以与图2b所示的例子中的宽度Wch1相同。宽度Wcv2可以与图2b所示的例子中的宽度Wcv1相同。
宽度Wcv3是俯视半导体基板10时的第1阴极区82和第2阴极区83的X轴方向的宽度。宽度Wcv3可以比宽度Wcv1小。宽度Wcv3可以为宽度Wcv1的70％以上且90％以下。
在俯视半导体基板10时，第1阴极区82的面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例可以为60％以上且90％以下。第2阴极区83和第3阴极区84的总计面积在该总计面积中所占的比例可以为10％以上且40％以下。作为一个例子，第1阴极区82的面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例为80％。作为一个例子，第2阴极区83和第3阴极区84的总计面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例为20％。
图9c是图9b中的区域C8的放大图。如图9c所示，作为一个例子，在本例的半导体装置100中，第1阴极区82在Y轴方向上设置有3个。在Y轴方向上相邻的第1阴极区82之间设置有第2阴极区83。此外，俯视半导体基板10时，以与第2阴极区83接触的方式在平行于第1阴极区82与第2阴极区83的边界的方向(X轴方向)上的第2阴极区83的X轴方向正侧的端部U1设置有第3阴极区84。
在本例的半导体装置100中，宽度Wcc是在俯视半导体基板10时沿着第1阴极区82和第2阴极区83的排列方向的第2阴极区83的宽度。宽度Wct是在俯视半导体基板10时沿着该排列方向的第3阴极区84的宽度。在本例的半导体装置100中，宽度Wct比宽度Wcc大。应予说明，在本例中，示出该排列方向为Y轴方向的一个例子，但是该排列方向也可以是与Y轴方向不同的方向。
第3阴极区84的掺杂浓度可以与第2阴极区83的掺杂浓度相等。即，在区域C8中，第2阴极区83和第3阴极区84可以作为掺杂浓度相等的第2导电型的阴极区连接。
图9d是表示图9b中的q-q'截面的一个例子的图。本例的半导体装置100中的q-q'截面的构成与在图2d中的a-a'截面的构成中除了浮置区17以外的构成相等。
图9e是表示图9b中的r-r'截面的一个例子的图。如图9e所示，在本例的半导体装置100中，在r-r'截面，以与第1阴极区82接触的方式在第1阴极区82的X轴方向正侧和负侧分别设置第3阴极区84。X轴方向正侧的第3阴极区84在X轴方向上可以被第1阴极区82与设置于该第1阴极区82的X轴方向正侧的集电极区22夹着。X轴方向负侧的第3阴极区84在X轴方向上可以被第1阴极区82与设置于该第1阴极区82的X轴方向负侧的集电极区22夹着。
在本例的半导体装置100中，以与第2阴极区83接触的方式在平行于第1阴极区82与第2阴极区83的边界的方向(X轴方向)上的第2阴极区83的X轴方向正侧的端部U1设置有第3阴极区84。因此，能够抑制二极管部80的反向恢复时的浪涌电压。
图10a是图1a中的区域A的另一放大图。本例的半导体装置100与图4a所示的半导体装置100的不同之处在于，在图4a所示的半导体装置100中，在俯视半导体基板10时，在第1阴极区82的内侧不具有浮置区17。
图10b是图10a中的区域B9的放大图。图10b放大地示出图10a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图10b所示，在本例的半导体装置100的二极管部80中，第1阴极区82和第2阴极区83在X轴方向上交替地设置。在本例的半导体装置100的二极管部80中，第1阴极区82在X轴方向上设置有10个，第2阴极区83在X轴方向上设置有9个。
宽度Wch2可以与图4b所示的例子中的宽度Wch2相同。宽度Wcv2可以与图4b所示的例子中的宽度Wcv2相同。
宽度Wcv4是俯视半导体基板10时的第2阴极区83的X轴方向的宽度。宽度Wcv4可以为宽度Wcv2的5％以上且30％以下。
在俯视半导体基板10时，第1阴极区82的面积在第1阴极区82和第2阴极区83的总计面积中所占的比例可以为60％以上且90％以下。第2阴极区83的面积在该总计面积中所占的比例可以为10％以上且40％以下。作为一个例子，第1阴极区82的面积在第1阴极区82和第2阴极区83的总计面积中所占的比例为80％。作为一个例子，第2阴极区83的面积在第1阴极区82和第2阴极区83的总计面积中所占的比例为20％。
图10c是表示图10b中的s-s'截面的一个例子的图。本例的半导体装置100中的s-s'截面的构成与在图4c中的e-e'截面的构成中除了浮置区17以外的构成相等。
图10d是表示图10b中的t-t'截面的一个例子的图。在本例的半导体装置100中，在t-t'截面，与下表面23接触地具有第1阴极区82和第2阴极区83。第1阴极区82和第2阴极区83在X轴方向上交替地设置。因此，本例的半导体装置100能够抑制二极管部80的反向恢复时的浪涌电压。
图11a是图1a中的区域A的另一放大图。在本例的半导体装置100与图6a所示的半导体装置100的不同之处在于，在图6a所示的半导体装置100中，在俯视半导体基板10时，在设置成格子状的第1阴极区82的内侧不具有浮置区17。
图11b是图11a中的区域B10的放大图。图11b放大地示出图11a中的从二极管部80的X轴方向正侧的阱区11的端S到X轴方向负侧的阱区11的端S'。如图11b所示，在本例的半导体装置100的二极管部80中，第1阴极区82在X轴方向上设置有10个，在Y轴方向上设置有3个。
宽度Wch1可以与图2b所示的例子中的宽度Wch1相同。宽度Wcv2可以与图4b所示的例子中的宽度Wcv2相同。宽度Wcv4可以与图10b所示的例子中的宽度Wcv4相同。
在俯视半导体基板10时，第1阴极区82的面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例可以为60％以上且90％以下。第2阴极区83和第3阴极区84的总计面积在该总计面积中所占的比例可以为10％以上且40％以下。作为一个例子，第1阴极区82的面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例为80％。作为一个例子，第2阴极区83和第3阴极区84的总计面积在第1阴极区82、第2阴极区83和第3阴极区84的总计面积中所占的比例为20％。
图11c是图11b中的区域C9的放大图。如图11c所示，在本例的半导体装置100中，在俯视半导体基板10时，以夹着第1阴极区82和第2阴极区83的方式设置有第3阴极区84。即，俯视半导体基板10时，在沿着第3阴极区84夹着第1阴极区82和第2阴极区83的方向(在本例中为X轴方向)的第2阴极区83的X轴方向正侧的端部U1具备以与第2阴极区83接触的方式设置的第3阴极区84。另外，在第2阴极区83的X轴方向负侧的端部U2具备以与第2阴极区83接触的方式设置的第3阴极区84。
如图11c所示，第3阴极区84可以被设置为与第2阴极区83的2个端部分别接触。即，第3阴极区84可以被设置为与第2阴极区83的一个端部U1和另一个端部U2分别接触。
另外，多个第2阴极区83和多个第3阴极区84在俯视半导体基板10时可以接触。即，如图11c所示，多个第3阴极区84可以被设置为分别与多个第2阴极区83各自的端部接触。即，在区域C9中，第3阴极区84可以被设置为与设置于Y轴方向负侧的第2阴极区83的端部U1和设置于Y轴方向正侧的第2阴极区83的端部U1这两方均接触。另外，该第3阴极区84可以被设置为与相对于设置于Y轴方向正侧的该第2阴极区83在X轴方向正侧相邻配置的第2阴极区83的端部U2和相对于设置于Y轴方向负侧的该第2阴极区83在X轴方向正侧相邻配置的第2阴极区83的端部U2这两方均接触。
在俯视半导体基板10时，沿着第3阴极区84夹着第1阴极区82和第2阴极区83的方向(在本例中为X轴方向)的第2阴极区83的宽度可以与宽度Wcv2相等。宽度Wcv2可以比宽度Wcc大。即，第2阴极区83可以为X轴方向上长的长方形。
在俯视半导体基板10时，沿着第1阴极区82和第2阴极区83的排列方向(在本例中为Y轴方向)的第2阴极区83的宽度可以与宽度Wch1相等。宽度Wcv2可以比宽度Wch1大。
宽度Wcc可以比宽度Wch1小。宽度Wct可以比宽度Wch1大。宽度Wct可以与二极管部80的Y轴方向的宽度WF相等。
第3阴极区84的掺杂浓度可以与第2阴极区83的掺杂浓度相等。即，在区域C9中，第2阴极区83和第3阴极区84可作为掺杂浓度相等的第2导电型的阴极区而连接。
另外，在图11a和图11b的俯视半导体基板10时，1个二极管部80中的所有的第2阴极区83和第3阴极区84的掺杂浓度可以相等。另外，1个二极管部80中的所有的第2阴极区83和第3阴极区84可作为掺杂浓度相等的第2导电型的阴极区而连接。换言之，1个二极管部80中的所有的第2阴极区83和第3阴极区84可以作为掺杂浓度相等的第2导电型的阴极区而为一体。
图11d是表示图11b中的u-u'截面的一个例子的图。本例的半导体装置100中的u-u'截面的构成与图9d的半导体装置100中的q-q'截面的构成相同。
图11e是表示图11b中的v-v'截面的一个例子的图。v-v'截面是穿过图11d中的v”-v”'线的XZ平面。在本例的半导体装置100中，在v-v'截面，以与下表面23接触的方式具有第1阴极区82和第3阴极区84。第1阴极区82和第3阴极区84在X轴方向上交替地设置。
在本例的半导体装置100中，第3阴极区84以与第2阴极区83的一个端部U1和另一个端部U2分别接触的方式设置。另外，第3阴极区84以与多个第2阴极区83的各自的端部接触的方式设置。因此，能够抑制二极管部80的反向恢复时的浪涌电压。
图12a是表示本实施方式的半导体装置200的上表面的另一个例子的图。半导体装置200是FWD等二极管。在半导体基板10设置有与半导体装置100相同的有源部72、外周区域74。但是，在本例的有源部72可以设置二极管部80而不设置晶体管部70。
在有源部72中，二极管部80可以在Y轴方向上设置有多个。二极管部80具备第1阴极区82和第2阴极区83。
在本例的半导体装置200中，第1阴极区82为第1导电型。作为一个例子，本例的第1阴极区为N+型。第2阴极区83的导电型与第1阴极区82不同。作为一个例子，本例的第2阴极区83为P+型。
宽度Wh是俯视半导体基板10时的半导体装置200的X轴方向的宽度。宽度WF是俯视半导体基板10时的半导体装置200的Y轴方向的宽度。应予说明，在图12a中，省略示出第1阴极区82和第2阴极区83以外的构成，即虚设沟槽部30等构成。
在本例的半导体装置200中，俯视半导体基板10时，具有在每个第1阴极区82以彼此分离的方式设置的多个浮置区17。浮置区17为第2导电型。作为一个例子，本例的浮置区17为P+型。
浮置区17在俯视半导体基板10时被配置为与第1阴极区82至少部分重叠。图12a示出在俯视半导体基板10时，整个浮置区17与第1阴极区82重叠配置的一个例子。
在本例的半导体装置200中，第1阴极区82在俯视半导体基板10时相对于浮置区17在Y轴方向上突出。在本例的半导体装置200中，在Y轴方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17突出。即，第1阴极区82在Y轴方向上的浮置区17的两侧具有未被浮置区17覆盖的部分。
另外，在本例的半导体装置200中，第1阴极区82相对于浮置区17在X轴方向上突出。在本例的半导体装置200中，在X轴方向上，第1阴极区82的两侧在俯视半导体基板10时相对于浮置区17突出。即，第1阴极区82在X轴方向上的浮置区17的两侧具有未被浮置区17覆盖的部分。
在本例的半导体装置200中，在俯视半导体基板10时，整个浮置区17被配置为与第1阴极区82重叠。即，在本例的半导体装置200中，在俯视半导体基板10时，在第1阴极区82的内侧设置有浮置区17。浮置区17在每个第1阴极区82以彼此分离的方式设置。应予说明，浮置区17的至少一部分可以被配置为与第1阴极区82重叠。
图12b是图12a中的区域E1的放大图。如图12b所示，在本例的半导体装置200中，在俯视半导体基板10时，在第1阴极区82的内侧设置有浮置区17。浮置区17在每个第1阴极区82以彼此分离的方式设置，且被配置为与第1阴极区82至少部分重叠。本例是俯视半导体基板10时的整个浮置区17与第1阴极区82重叠配置的一个例子。浮置区17可以被设置为与第1阴极区82接触。
图12c是表示图12b中的aa-aa'截面的一个例子的图。在本例的半导体装置200中，在aa-aa'截面具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52设置于上表面21和层间绝缘膜38的上表面。集电电极24设置于下表面23。
本例的半导体装置200具有设置于半导体基板10的第1导电型的漂移区18。另外，本例的半导体装置200具有与上表面21接触，且设置于比漂移区18靠近上方的位置的第2导电型的基区14。另外，本例的半导体装置200具有与下表面23接触，且设置于比漂移区18靠近下方的位置的彼此分离的多个第1导电型的第1阴极区82和第2阴极区83。半导体装置200可以不具有高浓度区19。此外，在不具有高浓度区19的情况下，可以不具有虚设沟槽部30。
图12d是表示图12b中的bb-bb'截面的一个例子的图。bb-bb'截面是穿过图12c中的bb”-bb”'线的XZ平面。在本例的半导体装置200中，在bb-bb'截面，浮置区17在第1阴极区82的上方从端部位置P6到端部位置P6'在X轴方向连续地设置。浮置区17可以被设置为与第1阴极区82接触。
应予说明，图12d中的X轴方向正侧的第2阴极区83可以延伸到图12a中的X轴方向正侧的外周区域74。另外，X轴方向负侧的第2阴极区83可以延伸到图12a中的X轴方向负侧的外周区域74。在外周区域74的下方，在下表面23可以设置掺杂浓度比第1阴极区82的掺杂浓度低的第1导电型的终端区域来代替第2阴极区83。终端区域的掺杂浓度可以为第1阴极区82的掺杂浓度的1/10以下。
在本例的半导体装置200中，浮置区17在每个第1阴极区82以彼此分离的方式设置，在每个第1阴极区82设置于第1阴极区82的上方。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
图13a是表示本实施方式的半导体装置200的上表面的另一个例子的图。本例的半导体装置200与图12a所示的半导体装置200的不同之处在于，在图12a所示的半导体装置200中，第1阴极区82从区域E2所示的二极管的单元结构的Y轴方向正侧的端部区域连续地设置到负侧的端部区域。另外，与图15a所示的半导体装置200的不同之处在于，在图12a所示的半导体装置200中，第1阴极区82和第2阴极区83在X轴方向上交替地设置。
图13b是图13a中的区域E2的放大图。如图13b所示，在本例的半导体装置200中，第1阴极区82从二极管的单元结构的Y轴方向正侧的端部区域连续地设置到负侧的端部区域。另外，第1阴极区82和第2阴极区83在X轴方向上交替地设置。
在本例的半导体装置200中，在俯视半导体基板10时，在第1阴极区82的内侧设置有浮置区17。浮置区17在X轴方向上设置有10个。浮置区17设置于第1阴极区82的上方。浮置区17可以被设置为与第1阴极区82接触。
图13c是表示图13b中的cc-cc'截面的一个例子的图。在本例的半导体装置200中，在cc-cc'截面，第1阴极区82从半导体装置200的Y轴方向正侧的端部区域到负侧的端部区域在Y轴方向上连续地设置。第1阴极区82的Y轴方向的宽度Wch2与半导体装置200的Y轴方向的宽度WF相等。
图13d是表示图13b中的dd-dd'截面的一个例子的图。dd-dd'截面是穿过图13c中的dd”-dd”'线的XZ平面。在本例的半导体装置200中，在X轴方向上，与下表面23接触地交替设置有第1阴极区82和第2阴极区83。另外，浮置区17以与第1阴极区82接触的方式设置于第1阴极区82的上方。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
图14a是表示本实施方式的半导体装置200的上表面的另一个例子的图。在本例的半导体装置200中，在俯视半导体基板10时，第1阴极区82被彼此分离地设置成格子状。图14a示出在区域E3所示的二极管的单元结构中，第1阴极区82在X轴方向上设置有10个，在Y轴方向上设置有3个的一个例子。
图14b是图14a中的区域E3的放大图。如图14b所示，在本例的半导体装置200中，在俯视半导体基板10时，在第1阴极区82的内侧设置有浮置区17。浮置区17在X轴方向上设置有10个，在Y轴方向上设置有3个。
在俯视半导体基板10时，在Y轴方向上相邻的2个第1阴极区82之间设置有第2阴极区83。在X轴方向上相邻的2个第1阴极区82之间设置有第2导电型的第3阴极区84。在俯视半导体基板10时，在X轴方向上相邻的2个第2阴极区83之间也设置有第3阴极区84。
作为一个例子，第3阴极区84为P+型。第3阴极区84的掺杂浓度可以与第2阴极区83的掺杂浓度相等。第2阴极区83和第3阴极区84可以作为掺杂浓度相等的阴极区而连接。
图14c是表示图14b中的ee-ee'截面的一个例子的图。本例的半导体装置200中的ee-ee'截面的构成与图12c所示的半导体装置200中的aa-aa'截面的构成相同。
图14d是表示图14b中的ff-ff'截面的一个例子的图。ff-ff'截面是穿过图14c中的ff”-ff”'线的XZ平面。本例的半导体装置200中的ff-ff'截面的构成与图13d所示的dd-dd'截面的构成的不同之处在于，在图13d所示的dd-dd'截面中设置第3阴极区84来代替第2阴极区83。
本例的半导体装置200在X轴方向上以与下表面23接触的方式交替地设置有第1阴极区82和第3阴极区84，且以与第1阴极区82接触的方式在第1阴极区82的上方设置有浮置区17。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
图15a是表示本实施方式的半导体装置200的上表面的一个例子的图。图15a所示的半导体装置200与图12a所示的半导体装置200的不同之处在于，在图12a所示的半导体装置200中未设置浮置区17。在本例的半导体装置200中，区域E4所示的二极管的单元结构在Y轴方向上排列。
图15b是图15a中的区域E4的放大图。如图1b所示，在本例的半导体装置200中，以与下表面23接触的方式在第1阴极区82的X轴方向正侧和负侧分别设置第2阴极区83。该第2阴极区83可以与在第1阴极区82的Y轴方向邻接的第2阴极区83连接。
图15c是表示图15b中的gg-gg'截面的一个例子的图。本例的半导体装置200中的gg-gg'截面的构成与图12c所示的aa-aa'截面的构成的不同之处在于，在图12c所示的aa-aa'截面中，在第1阴极区82的上方未设置浮置区17。
图15d是表示图15b中的hh-hh'截面的一个例子的图。hh-hh'截面是穿过图15c中的hh”-hh”'线的XZ平面。
本例的半导体装置200中的hh-hh'截面的构成除了在图2e所示的半导体装置100中不设置浮置区17以及在X轴方向的两端不设置集电极区22而设置第2阴极区83以外，均与图2e所示的半导体装置100中的b-b'截面的构成相同。
本例的半导体装置200以与下表面23接触的方式具有第1阴极区82和第2阴极区83。第2阴极区83设置于X轴方向的两端。第1阴极区82被设置为在X轴方向上被第2阴极区83夹着。第2阴极区83的导电型或掺杂浓度与第1阴极区82不同。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
图16a是表示本实施方式的半导体装置200的上表面的另一个例子的图。本例的半导体装置200与图13a所示的半导体装置200的不同之处在于，在图13a所示的半导体装置200中不设置浮置区17。在本例的半导体装置200中，区域E5所示的二极管的单元结构在Y轴方向上排列。
图16b是图16a中的区域E5的放大图。如图16b所示，在本例的半导体装置200中，第1阴极区82从二极管的单元结构的Y轴方向正侧的端部区域连续地设置到负侧的端部区域。另外，第1阴极区82和第2阴极区83在X轴方向上交替地设置。
图16c是表示图16b中的ii-ii'截面的一个例子的图。本例的半导体装置200中的ii-ii'截面的构成与图13c所示的cc-cc'截面的构成的不同之处在于，在图13c所示的cc-cc'截面中，在第1阴极区82的上方未设置浮置区17。
图16d是表示图16b中的jj-jj'截面的一个例子的图。jj-jj'截面是穿过图16c中的jj”-jj”'线的XZ平面。本例的半导体装置200在X轴方向上以与下表面23接触的方式交替地设置有第1阴极区82和第2阴极区83。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
图17a是表示本实施方式的半导体装置200的上表面的另一个例子的图。本例的半导体装置200与图14a所示的半导体装置200的不同之处在于，在图14a所示的半导体装置200中未设置浮置区17。在本例的半导体装置200中，区域E6所示的二极管的单元结构在Y轴方向上排列。
图17b是图17a中的区域E6的放大图。如图17b所示，在本例的半导体装置200的二极管的单元结构中，在俯视半导体基板10时第1阴极区82以彼此分离的方式被设置成格子状。
图17c是表示图17b中的kk-kk'截面的一个例子的图。本例的半导体装置200中的kk-kk'截面的构成与图15c所示的半导体装置200中的gg-gg'截面的构成相同。
图17d是表示图17b中的mm-mm'截面的一个例子的图。mm-mm'截面是穿过图17c中的mm”-mm”'线的XZ平面。本例的半导体装置200中的mm-mm'截面的构成与图16d所示的jj-jj'截面的构成的不同之处在于，在图16d所示的半导体装置200中的jj-jj'截面中，设置有第3阴极区84来代替第2阴极区83。
本例的半导体装置200在X轴方向上以与下表面23接触的方式交替地设置有第1阴极区82和第3阴极区84。因此，能够抑制半导体装置200的反向恢复时的浪涌电压。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员明白可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知，实施了那样的变更或改良的方式显然也包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明示“在……之前”，“事先”等，另外，只要不是在后续处理中使用之前处理的结果，就可以按任意顺序实现。关于权利要求书、说明书和附图中的动作流程，即使为方便起见而使用“首先”，“接下来”等进行说明，也不表示一定要按照该顺序实施。

Claims (12)

1.一种半导体装置，其特征在于，具备：
半导体基板；
晶体管部，其设置于所述半导体基板；以及
二极管部，其设置于所述半导体基板，且沿着预先确定的排列方向与所述晶体管部排列，
所述二极管部具有：
第1导电型的漂移区，其设置于所述半导体基板；
第2导电型的基区，其与所述半导体基板的上表面接触，且设置于比所述漂移区靠近上方的位置；
第1导电型的第1阴极区，其与所述半导体基板的下表面接触，且设置于比所述漂移区靠近下方的位置；以及
第2导电型区，其与所述半导体基板的下表面接触，且设置于比所述漂移区靠近下方的位置，
所述第1阴极区沿着与所述排列方向正交的延伸方向设置有多个，
所述第2导电型区具有多个第2导电型的第2阴极区，所述第2导电型的第2阴极区沿着所述延伸方向以被所述第1阴极区夹着的方式设置。
2.如权利要求1所述的半导体装置，其特征在于，
在俯视所述半导体基板时，沿着所述延伸方向的所述第1阴极区的宽度比沿着所述延伸方向的所述第2阴极区的宽度大。
3.如权利要求2所述的半导体装置，其特征在于，
沿着所述延伸方向的所述第2阴极区的宽度为沿着所述延伸方向的所述第1阴极区的宽度的5％以上且30％以下。
4.如权利要求1所述的半导体装置，其特征在于，
所述第2导电型区具有第2导电型的第3阴极区，所述第2导电型的第3阴极区沿着所述延伸方向以夹着所述第1阴极区和所述第2阴极区的方式设置，
所述第3阴极区的所述延伸方向上的宽度比所述二极管部的所述排列方向上的宽度小。
5.如权利要求4所述的半导体装置，其特征在于，
所述晶体管部具备与半导体基板的下表面接触的第二导电型的集电极区，
所述第3阴极区是所述集电极区。
6.如权利要求5所述的半导体装置，其特征在于，
所述第1阴极区和所述第2阴极区沿着所述排列方向与所述集电极区接触。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
在俯视时，所述第1阴极区的面积在所述第1阴极区和所述第2阴极区的总计面积中所占的比例为60％以上且90％以下。
8.如权利要求1所述的半导体装置，其特征在于，
在俯视时，所述第2阴极区的面积在所述第1阴极区和所述第2阴极区的总计面积中所占的比例为10％以上且40％以下。
9.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第1阴极区和所述第2阴极区沿着所述延伸方向交替地配置。
10.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第2导电型区具有第2导电型的第3阴极区，所述第2导电型的第3阴极区沿着所述延伸方向以夹着所述第1阴极区和所述第2阴极区的方式设置，
所述二极管部具备接触孔，
所述接触孔的所述延伸方向上的端部在俯视时位于所述第3阴极区。
11.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第1阴极区和所述第2阴极区的所述排列方向上的宽度与所述二极管部的所述排列方向上的宽度相等。
12.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第2导电型区具有第2导电型的第3阴极区，所述第2导电型的第3阴极区沿着所述延伸方向以夹着所述第1阴极区和所述第2阴极区的方式设置，
所述二极管部具备接触孔，
在所述延伸方向上，在俯视时不与所述接触孔重叠的所述第3阴极区的宽度为在俯视时与所述接触孔重叠的所述第3阴极区的宽度的0.1倍以上且0.9倍以下。
CN202410080118.3A 2018-03-15 2019-03-08 半导体装置 Pending CN117936538A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-048634 2018-03-15
JP2018048634 2018-03-15
CN201980004216.6A CN111066149B (zh) 2018-03-15 2019-03-08 半导体装置
PCT/JP2019/009485 WO2019176810A1 (ja) 2018-03-15 2019-03-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980004216.6A Division CN111066149B (zh) 2018-03-15 2019-03-08 半导体装置

Publications (1)

Publication Number Publication Date
CN117936538A true CN117936538A (zh) 2024-04-26

Family

ID=67907798

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980004216.6A Active CN111066149B (zh) 2018-03-15 2019-03-08 半导体装置
CN202410080118.3A Pending CN117936538A (zh) 2018-03-15 2019-03-08 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980004216.6A Active CN111066149B (zh) 2018-03-15 2019-03-08 半导体装置

Country Status (5)

Country Link
US (2) US11476249B2 (zh)
JP (1) JP6954449B2 (zh)
CN (2) CN111066149B (zh)
DE (1) DE112019000096T5 (zh)
WO (1) WO2019176810A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7435214B2 (ja) * 2020-04-28 2024-02-21 株式会社デンソー 半導体装置
DE102021115946A1 (de) 2021-06-21 2022-12-22 Infineon Technologies Ag Hinausragendes gebiet enthaltende halbleitervorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
JP5737102B2 (ja) * 2011-09-19 2015-06-17 株式会社デンソー 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP2014156849A (ja) 2013-02-18 2014-08-28 Toyota Motor Corp 内燃機関の制御装置
WO2014156849A1 (ja) 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP6158123B2 (ja) 2014-03-14 2017-07-05 株式会社東芝 半導体装置
CN107251234B (zh) 2015-02-09 2020-10-09 三菱电机株式会社 半导体装置
JP6274154B2 (ja) 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
DE112017000064T5 (de) * 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
EP3324443B1 (en) 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20230029909A1 (en) 2023-02-02
DE112019000096T5 (de) 2020-08-27
CN111066149A (zh) 2020-04-24
JPWO2019176810A1 (ja) 2020-09-24
WO2019176810A1 (ja) 2019-09-19
US11476249B2 (en) 2022-10-18
US20200194429A1 (en) 2020-06-18
JP6954449B2 (ja) 2021-10-27
CN111066149B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
JP4921730B2 (ja) 半導体装置
US10396189B2 (en) Semiconductor device
US10957690B2 (en) Semiconductor device
CN111066149B (zh) 半导体装置
JP7091693B2 (ja) 半導体装置
US10566448B2 (en) Insulated gate bipolar transistor
US20230261095A1 (en) Semiconductor device
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
CN115699331A (zh) 半导体装置
CN113287201A (zh) 半导体装置
US10957758B2 (en) Semiconductor device
US11276771B2 (en) Semiconductor device
CN113937159A (zh) 半导体装置
CN111052394B (zh) 半导体装置
JP7456113B2 (ja) 半導体装置
CN116420219A (zh) 半导体装置
CN113299643A (zh) 半导体装置及半导体装置的制造方法
JP2019161167A (ja) 半導体装置および半導体装置の製造方法
JP7231064B2 (ja) 半導体装置
CN212113722U (zh) 具有肖特基二极管的半导体器件
WO2023047687A1 (ja) 半導体装置および電力変換装置
US20220352360A1 (en) Semiconductor device
CN116705842A (zh) 半导体装置
CN112640129A (zh) 半导体装置
JP2023007700A (ja) 炭化ケイ素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination