CN111052394B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111052394B
CN111052394B CN201980004046.1A CN201980004046A CN111052394B CN 111052394 B CN111052394 B CN 111052394B CN 201980004046 A CN201980004046 A CN 201980004046A CN 111052394 B CN111052394 B CN 111052394B
Authority
CN
China
Prior art keywords
region
pad
gate
semiconductor substrate
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980004046.1A
Other languages
English (en)
Other versions
CN111052394A (zh
Inventor
今川铁太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111052394A publication Critical patent/CN111052394A/zh
Application granted granted Critical
Publication of CN111052394B publication Critical patent/CN111052394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种有效地利用半导体基板的焊盘间区域的半导体装置。所述半导体装置具备：多个焊盘，其在设置有晶体管部或二极管部的区域与半导体基板的上表面的第一端边之间沿排列方向排列；以及向晶体管部传递栅极电压的栅极流道部，在所述半导体装置中，栅极流道部具有：第一栅极流道，其在俯视下，通过半导体基板的第一端边与至少一个焊盘之间而设置；第二栅极流道，其在俯视下，通过至少一个焊盘与晶体管部之间而设置，晶体管部还设置在焊盘间区域，设置在焊盘间区域的栅极沟槽部与第一栅极流道连接，在延伸方向上与第二栅极流道对置地配置的栅极沟槽部与第二栅极流道连接。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有在同一半导体基板设置有绝缘栅双极型晶体管(IGBT)等晶体管元件、以及续流二极管(FWD)等二极管的半导体装置(例如，参照专利文献1)。在半导体基板设置有与晶体管元件、二极管元件等连接的多个焊盘。
现有技术文献
专利文献
专利文献1：日本特开2017-147435号公报
专利文献2：日本特开2017-69412号公报
专利文献3：日本特开2007-173411号公报
发明内容
技术问题
多个焊盘沿着半导体基板的任一边排列。在半导体装置中，优选有效地利用焊盘间的区域。
技术方案
为了解决上述课题，在本发明的一个方式中，提供一种具有半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的晶体管部和二极管部。半导体装置可以具备多个焊盘，所述多个焊盘设置在半导体基板的上表面的上方，并且在设置有晶体管部或二极管部的区域与半导体基板的上表面的第一端边之间沿排列方向排列。半导体装置可以具备向晶体管部传递栅极电压的栅极流道部。晶体管部可以具有在俯视下沿与排列方向不同的延伸方向延伸地设置的栅极沟槽部。栅极流道部可以具有设置为在俯视下通过半导体基板的第一端边与至少一个焊盘之间的第一栅极流道。栅极流道部可以具有设置为在俯视下通过至少一个焊盘与晶体管部之间的第二栅极流道。晶体管部可以还设置于在俯视下被两个焊盘夹持的焊盘间区域中的至少一个焊盘间区域。设置在焊盘间区域的栅极沟槽部可以与第一栅极流道连接。在延伸方向上与第二栅极流道对置的栅极沟槽部可以与第二栅极流道连接。
第二栅极流道可以沿至少一个焊盘的至少两条边而设置。
在俯视下，焊盘与第二栅极流道之间的距离可以是200μm以下。
二极管部可以具有在半导体基板的下表面露出的第一导电型的阴极区。在焊盘间区域可以不设置阴极区。
晶体管部可以具有在半导体基板的上表面露出并且与栅极沟槽部接触的第一导电型的发射区。半导体装置可以具备设置在半导体基板的上表面的上方，并且与发射区连接的发射电极。二极管部可以具有沿延伸方向延伸而设置并且与发射电极连接的虚设沟槽部。在延伸方向上与焊盘间区域对置地配置的虚设沟槽部可以以延伸到焊盘间区域的方式设置。
晶体管部可以具有在半导体基板的上表面露出并且与栅极沟槽部接触的第一导电型的发射区。半导体装置可以具备设置在半导体基板的上表面的上方并且与发射区连接的发射电极。二极管部可以具有在半导体基板的下表面露出的第一导电型的阴极区。可以具有沿延伸方向延伸而设置并且与发射电极连接的虚设沟槽部。在至少一个焊盘间区域可以设置有阴极区和虚设沟槽部。
晶体管部可以具有在半导体基板的上表面露出并且与栅极沟槽部接触的第一导电型的发射区。可以在设置于焊盘间区域的栅极沟槽部中，至少在离焊盘最近的栅极沟槽部，在焊盘间区域未以接触的方式设置发射区。
晶体管部可以具有在半导体基板的上表面露出并且与栅极沟槽部接触的第一导电型的发射区。半导体装置可以具备设置在半导体基板的上表面的上方并且与发射区连接的发射电极。半导体装置可以具备设置在半导体基板与发射电极之间的层间绝缘膜。在设置于焊盘间区域的栅极沟槽部中的离焊盘最近的栅极沟槽部与焊盘之间，在层间绝缘膜可以设置有将发射电极与半导体基板连接的接触孔。
在设置于焊盘间区域的栅极沟槽部中的离焊盘最近的栅极沟槽部与焊盘之间可以设置有与发射电极连接的虚设沟槽部。
多个焊盘中的每个焊盘的至少一部分可以设置在与二极管部在延伸方向上对置的位置。
应予说明，上述发明内容并没有列举本发明的全部特征。另外，这些特征的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的上表面的构造的图。
图2是放大图1中的区域A的附近的图。
图3是示出图2中的B-B截面的一例的图。
图4是放大图1中的区域B的附近的图。
图5是放大图1中的区域C的附近的图。
图6是示出俯视下的发射电极52的配置例的图。
图7是示出阴极区82的配置例的图。
图8是放大图7中的区域D的附近的图。
图9是示出阴极区82的其他配置例的图。
图10是放大图9中的区域E的附近的图。
图11示出图1中的区域B的其他的例子。
图12是示出主有源部120和焊盘间区域130中的栅极沟槽部40的配置例的图。
图13是示出主有源部120和焊盘间区域130中的栅极沟槽部40的其他配置例的图。
图14是示出主有源部120和焊盘间区域130中的栅极沟槽部40的其他配置例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、25···连接部、29···直线部、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、48···第三栅极流道、49···接触孔、50···第一栅极流道、51···第二栅极流道、52···发射电极、54···接触孔、56···接触孔、60···台面部、70···晶体管部、80···二极管部、82···阴极区、90···边缘终端构造部、92···护圈、100···半导体装置、110···温度感测部、112···温度感测布线、114···感测焊盘、115···发射极焊盘、116···栅极焊盘、117···阴极焊盘、118···阳极焊盘、119···电流感测元件、120···主有源部、130···焊盘间区域、132···第一边、134···第二边、140···外周端、142···第一端边
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向、或半导体装置实际安装时向基板等安装的方向。
在本说明书中，有使用X轴、Y轴以及Z轴的直角坐标轴来说明技术性的事项的情况。在本说明书中，将与半导体基板的上表面平行的面设为XY面，并将与半导体基板的上表面垂直的深度方向设为Z轴。
在各实施例中，示出将第一导电型设为N型，将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，将第二导电型设为N型。在该情况下，各实施例的基板、层、区域等的导电型分别成为相反的极性。另外，在本说明书中记载为P+型(或者N+型)的情况意味着掺杂浓度比P型(或者N型)高，在本说明书中记载为P-型(或者N-型)的情况意味着掺杂浓度比P型(或者N型)低。
在本说明书中，掺杂浓度是指施主化或受主化了的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为掺杂浓度。另外，有时将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度。
图1是示出本发明的一个实施方式的半导体装置100的上表面的构造的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
在本说明书中，将俯视下的半导体基板10的外周的端部作为外周端140。俯视是指从半导体基板10的上表面侧与Z轴平行地观察的情况。另外，将俯视下的半导体基板10的外周端140中的任一端边设为第一端边142。将在俯视下与第一端边142平行的方向设为X轴方向，将与第一端边142垂直的方向设为Y轴方向。
半导体装置100具备主有源部120和边缘终端构造部90。主有源部120是在半导体基板10的内部沿深度方向从半导体基板10的上表面向下表面、或者从下表面向上表面流通电流的有源区中的、除后述的焊盘间区域130以外的区域。例如有源区是在将半导体装置100所包含的晶体管元件控制为导通状态的情况下，或者，在使晶体管元件从导通状态转移到关断状态的情况下，在半导体基板10的上表面与下表面之间流通主电流的区域。主有源部120可以指后述的第一栅极流道50所包围的区域中的、除焊盘与焊盘间区域130以外的区域。
在主有源部120设置有晶体管部70和二极管部80。在本说明书中，有时将晶体管部70和二极管部80分别称为元件部或元件区。在本例中，晶体管部70和二极管部80在主有源部120沿着X轴方向彼此交替地设置。
在半导体基板10的上表面的上方设置有多个焊盘(在图1的例子中，是感测焊盘114、发射极焊盘115、栅极焊盘116、阴极焊盘117以及阳极焊盘118)。感测焊盘114与电流感测元件119连接。电流感测元件119具有与晶体管部70相同的构造，并且，俯视下的面积(对应于沟道的面积)比晶体管部70的俯视下的面积小。通过检测在电流感测元件119流通的电流，从而能够推定在整个半导体装置100流通的电流。发射极焊盘115与配置在半导体基板10的上表面的上方的发射电极连接。栅极焊盘116与晶体管部70的栅电极连接。本例的栅极焊盘116与后述的栅极流道部连接。阴极焊盘117和阳极焊盘118与后述的温度感测部110连接。应予说明，设置在半导体基板10的焊盘的个数和种类不限于图1所示的例子。
各焊盘由铝等金属材料形成。多个焊盘在主有源部120与半导体基板10的上表面的第一端边142之间，沿着预定的排列方向排列。本例的多个焊盘在Y轴方向上，被元件区与第一端边142夹持地配置。
多个焊盘的排列方向可以是将多个焊盘中的、配置在与第一端边142平行的方向上的两端的两个焊盘(在本例中是感测焊盘114和阳极焊盘118)的俯视下的中心连结的直线的方向。排列方向可以是与第一端边142平行的方向。另外，排列方向可以相对于第一端边142而具有30度以内的倾斜度。该倾斜度可以是20度以内，也可以是10度以内。本例的排列方向与第一端边142平行。
将在俯视下被两个焊盘夹持的区域设为焊盘间区域130。本例的焊盘间区域130是在将两个焊盘的区域沿着与X轴平行的方向朝向各自的焊盘延长的情况下重叠的重叠区域。在本例中，在该重叠区域与沿着第一端边142设置的第一栅极流道50之间的区域也包括于焊盘间区域130。
在半导体装置100中，至少在一个焊盘间区域130中设置有元件区。在本例中，在至少一个焊盘间区域130中设置有晶体管部70。通过这样的构造，能够有效地利用焊盘间区域130，并且能够使元件区的面积增大。
半导体装置100具备向晶体管部70传递栅极电压的栅极流道部。本例的半导体装置100作为栅极流道部而具备第一栅极流道50、第二栅极流道51以及第三栅极流道48。在本例中，各栅极流道设置在半导体基板10的上表面的上方，通过层间绝缘膜而与半导体基板10的上表面绝缘。
在俯视下，第一栅极流道50通过半导体基板10的第一端边142与至少一个焊盘之间而设置。本例的第一栅极流道50通过感测焊盘114、发射极焊盘115、栅极焊盘116、阴极焊盘117以及阳极焊盘118这些中的每个与第一端边142之间而与第一端边142平行地设置。第一栅极流道50与栅极焊盘116连接。
另外，第一栅极流道50在半导体基板10的其他端边与主有源部120之间以包围主有源部120的方式设置。即，本例的第一栅极流道50沿着半导体基板10的各端边而设置为环状。第一栅极流道50可以是铝等金属布线，也可以是掺杂了杂质的多晶硅等半导体布线。第一栅极流道50可以是金属布线与半导体布线经由绝缘膜而重叠地设置的构造。在该绝缘膜设置有用于连接金属布线与半导体布线的接触孔。本例的第一栅极流道50是金属布线。
第二栅极流道51和第三栅极流道48的材料可以是与在第一栅极流道50中说明的材料相同的材料。在本例中，第二栅极流道51是金属布线，第三栅极流道48是半导体布线。
在俯视下，第二栅极流道51通过至少一个焊盘与晶体管部70之间而设置。该至少一个焊盘是除发射极焊盘115以外的焊盘。本例的第二栅极流道51相对于除发射极焊盘115以外的所有的焊盘而设置。在Y轴方向上，第二栅极流道51被焊盘与主有源部120(即晶体管部70和二极管部80)夹持而配置。在任一焊盘中，第二栅极流道51可以沿着焊盘的两条以上的边而设置。
例如，在X轴方向上配置于一端的焊盘(在本例中是阳极焊盘118)沿交差的两条边而配置第二栅极流道51，并且，沿着其他两条边而配置第一栅极流道50。
另外，在X轴方向上配置于另一端的焊盘(在本例中是感测焊盘114)与发射极焊盘115之间的焊盘间区域130设置有电流感测元件119。在设置有电流感测元件119的焊盘间区域130可以不设置晶体管部70和二极管部80。作为一例，在该焊盘间区域130中，在不设置电流感测元件119的区域可以设置有后述的P+型的阱区。
本例的各焊盘在俯视下具有两组平行的边。在图1的例子中，各焊盘具有与X轴平行的两边、以及与Y轴平行的两边。在焊盘的各边中的、与电流感测元件119对置的边可以不设置栅极流道部。在本例的感测焊盘114中，沿着与主有源部120对置的一条边而配置有第二栅极流道51，在与电流感测元件119对置的边上设置栅极流道部，并且沿着其他两条边而配置有第一栅极流道50。沿着感测焊盘114而配置的第二栅极流道51可以经由第三栅极流道48与沿着其他焊盘而设置的第二栅极流道51连接。
更具体而言，在X轴方向上隔着发射极焊盘115而配置的两个焊盘(在本例中是感测焊盘114和栅极焊盘116)设置的两个第二栅极流道51可以经由第三栅极流道48而连接。在Y轴方向上，第三栅极流道48配置在主有源部120与发射极焊盘115和焊盘间区域130之间。
另外，在X轴方向上，设置在除两端以外的位置的焊盘(在本例中是栅极焊盘116和阴极焊盘117)，沿着除与第一端边142对置的边以外的三边而配置有第二栅极流道51，沿着与第一端边142对置的边而配置有第一栅极流道50。设置在各焊盘的周围的栅极流道部彼此连接，并且环状地包围焊盘。
晶体管部70具有栅极沟槽部，所述栅极沟槽部在俯视下，在与排列方向不同的延伸方向(在本例中是Y轴方向)上延伸而设置。后面会对栅极沟槽部的构造进行说明。设置在焊盘间区域130的栅极沟槽部直接或间接地与沿着第一端边142而设置的第一栅极流道50连接。即，设置在焊盘间区域130的栅极沟槽部以沿Y轴方向延伸到能够与第一栅极流道50直接或间接地连接的位置的方式设置，该第一栅极流道50沿着半导体基板10的第一端边142而配置。
另外，在延伸方向(Y轴方向)上与第二栅极流道51对置的主有源部120的栅极沟槽部直接或间接地与第二栅极流道51连接。即，在Y轴方向上与在焊盘与主有源部120之间沿X轴方向延伸的第二栅极流道51对置的栅极沟槽部直接或间接地与该第二栅极流道51连接。
通过这样的构成，能够将设置在主有源部120和焊盘间区域130的晶体管部的栅极沟槽部与栅极流道部连接。应予说明，通过将第一栅极流道50和第二栅极流道51设为金属布线，从而能够降低向各栅极沟槽部传递栅极电压的时刻的偏差、以及栅极电压的衰减量的偏差。
另外，设置在主有源部120的栅极沟槽部中的、设置在Y轴方向上与第三栅极流道48对置的位置的栅极沟槽部可以与第三栅极流道48连接。另外，设置在与沿着第一端边142相反侧的端边而配置的第一栅极流道50对置的位置的栅极沟槽部可以直接或间接地与第一栅极流道50连接。
晶体管部70包括IGBT等晶体管。二极管部80在半导体基板10的上表面沿X轴方向与晶体管部70交替地配置。在各二极管部80，在与半导体基板10的下表面接触的区域设置有N+型的阴极区。在图1中实线所示的二极管部80是在半导体基板10的下表面设置有阴极区的区域。在本例的半导体装置100中，与半导体基板的下表面接触的区域中的除阴极区以外的区域是P+型的集电区。
二极管部80是将阴极区沿Z轴方向投影而得的区域。晶体管部70是在半导体基板10的下表面形成有集电区，并且，在半导体基板10的上表面周期性地形成有包括N+型的发射区的单位构造的区域。可以将有源区中的、沿Z轴方向投影阴极区而得的区域沿Y轴方向延伸的区域作为二极管部80。可以将除二极管部80以外的区域作为晶体管部70。X轴方向上的二极管部80与晶体管部70之间的边界是阴极区与集电区之间的边界。
在主有源部120中，在Y轴方向上的两端可以设置有晶体管部70。主有源部120可以沿Y轴方向被第三栅极流道48分割。在主有源部120的各分割区域沿X轴方向交替地配置有晶体管部70和二极管部80。在图1的例子中，通过沿X轴方向延伸的两条第三栅极流道48而将主有源部120分割成三份。另外，沿着由金属形成的第一栅极流道50和第二栅极流道51可以设置有由半导体形成的第三栅极流道48。
边缘终端构造部90在半导体基板10的上表面，设置在第一栅极流道50与半导体基板10的外周端140之间。边缘终端构造部90可以以在半导体基板10的上表面包围第一栅极流道50的方式配置为环状。本例的边缘终端构造部90沿半导体基板10的外周端140而配置。边缘终端构造部90缓解半导体基板10的上表面侧的电场集中。边缘终端构造部90具有例如护圈、场板、降低表面电场、以及将它们组合而得的结构。
本例的半导体装置100具备温度感测部110、温度感测布线112-1以及温度感测布线112-2。温度感测部110设置在主有源部120的上方。温度感测部110可以在俯视半导体基板10时，设置在主有源部120的中央。温度感测部110可以在俯视半导体基板10时，设置在晶体管部70的上方。温度感测部110检测主有源部120的温度。温度感测部110可以是由单晶硅或多晶硅形成的pn型温度感测二极管。
温度感测布线112设置在主有源部120的上方。温度感测布线112可以是半导体布线。温度感测布线112与温度感测部110连接。温度感测布线112在半导体基板10的上表面延伸到主有源部120与外周端140之间的区域为止，并且与阴极焊盘117和阳极焊盘118连接。应予说明，半导体装置100可以不具备温度感测部110和温度感测布线112。另外，半导体装置100也可以不具备电流感测元件119。
图2是放大图1中的区域A的附近的图。区域A包括晶体管部70、二极管部80、第一栅极流道50以及边缘终端构造部90。在本例中，沿着第一栅极流道50而设置有第三栅极流道48。第三栅极流道48可以配置在第一栅极流道50与半导体基板10之间。第一栅极流道50、第三栅极流道48以及半导体基板10彼此之间被层间绝缘膜绝缘。本例的半导体装置100具备设置在半导体基板10的内部并且在半导体基板10的上表面露出的护圈92、栅极沟槽部40、虚设沟槽部30、P+型的阱区11、N+型的发射区12、P-型的基区14以及P+型的接触区15。在本说明书中，有时将栅极沟槽部40或虚设沟槽部30仅称为沟槽部。另外，本例的半导体装置100具备设置在半导体基板10的上表面的上方的发射电极52和第一栅极流道50。发射电极52和第一栅极流道50彼此分离地设置。
在第一栅极流道50的外侧(Y轴方向正侧)配置有边缘终端构造部90。边缘终端构造部90可以如上所述那样地具有一个以上的护圈92。护圈92是形成在半导体基板10的内部的P型的区域。护圈92在第一栅极流道50的外侧，包围第一栅极流道50而设置为环状。
虽然在发射电极52和第一栅极流道50与半导体基板10的上表面之间形成有层间绝缘膜，但是在图2中省略。在本例的层间绝缘膜，贯通该层间绝缘膜而形成有接触孔56、接触孔49以及接触孔54。
发射电极52通过接触孔54而与半导体基板10的上表面上的发射区12、接触区15以及基区14接触。另外，发射电极52通过接触孔56而与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有连接部25，该连接部25由掺杂了杂质的多晶硅等具有导电性的材料而形成。在连接部25与半导体基板10的上表面之间形成有氧化膜等绝缘膜。
第一栅极流道50通过设置在层间绝缘膜的接触孔49而与第三栅极流道48连接。第三栅极流道48与栅极沟槽部40内的栅极导电部连接。第三栅极流道48不与虚设沟槽部30内的虚设导电部连接。在本例中，栅极沟槽部40沿Y轴方向延伸到与第三栅极流道48重叠的位置，虚设沟槽部30在与第三栅极流道48不重叠的范围内沿Y轴方向延伸而配置。
沿第一栅极流道50配置的第三栅极流道48从与第一栅极流道50重叠的位置开始，沿Y轴方向延伸而设置到与第一栅极流道50不重叠的位置为止。第三栅极流道48在与第一栅极流道50不重叠的位置与栅极沟槽部40连接。应予说明，半导体装置100可以不具有沿第一栅极流道50的第三栅极流道48。在该情况下，栅极沟槽部40可以与第一栅极流道50直接连接。
在本说明书中，栅极沟槽部40与第一栅极流道50(或第二栅极流道51)直接连接是指栅极沟槽部40一直配置到与第一栅极流道50(或第二栅极流道51)重叠的位置，栅极沟槽部40与第一栅极流道50(或第二栅极流道51)通过接触孔而被连接的状态。栅极沟槽部40与第一栅极流道50(或第二栅极流道51)间接连接是指与第一栅极流道50(或第二栅极流道51)重叠的第三栅极流道48以在Y轴方向上延伸到不与第一栅极流道50(或第二栅极流道51)重叠的位置的方式设置，栅极沟槽部40经由该第三栅极流道48而与第一栅极流道50(或第二栅极流道51)连接的状态。应予说明，在栅极沟槽部40与第一栅极流道50间接连接的情况下，栅极沟槽部40与第三栅极流道48在第一栅极流道50的附近连接。栅极沟槽部40和第三栅极流道48的连接点与第一栅极流道50在Y轴方向上的距离可以是第一栅极流道50的Y轴方向上的宽度的10倍以下，也可以是5倍以下。同样地，在栅极沟槽部40与第二栅极流道51间接连接的情况下，栅极沟槽部40与第三栅极流道48在第二栅极流道51的附近连接。栅极沟槽部40和第三栅极流道48的连接点与第二栅极流道51在Y轴方向上的距离可以是第二栅极流道51的Y轴方向上的宽度的10倍以下，也可以是5倍以下。在本说明书中，有时将直接连接与间接连接总称为连接。
在本例中，发射电极52和第一栅极流道50由包含金属的材料形成。例如，各电极的至少一部分区域由铝或者铝-硅合金形成。各电极在由铝等形成的区域的下层可以具有由钛和/或钛化合物等形成的势垒金属，也可以在接触孔内具有由钨等形成的插塞。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30在半导体基板10的上表面沿预定的排列方向(在本例中是X轴方向)以预定的间隔排列。在本例的晶体管部70中，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿着排列方向交替地形成。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向(在本例中是Y轴方向)延伸为直线状的两个直线部39、以及连接两个直线部39的前端部41。优选前端部41的至少一部分在半导体基板10的上表面形成为曲线形。在栅极沟槽部40的两个直线部39，通过前端部41将作为沿延伸方向的直线形状的端的端部彼此连接，从而能够缓解直线部39的端部处的电场集中。
至少一个虚设沟槽部30设置在栅极沟槽部40各自的直线部39之间。这些虚设沟槽部30可以与栅极沟槽部40同样地具有直线部29和前端部31。在其他例子中，虚设沟槽部30可以具有直线部29，不具有前端部31。在图3所示的例子中，在晶体管部70，在栅极沟槽部40的两个直线部39之间配置有虚设沟槽部30的两个直线部29。
在二极管部80中，多个虚设沟槽部30在半导体基板10的上表面，沿着X轴方向配置。二极管部80的虚设沟槽部30的XY面上的形状可以与设置在晶体管部70的虚设沟槽部30相同。
虚设沟槽部30的前端部31和直线部29具有与栅极沟槽部40的前端部41和直线部39同样的形状。设置在二极管部80的虚设沟槽部30与设置在晶体管部70的直线形状的虚设沟槽部30在Y轴方向上的长度可以相同。
发射电极52形成在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。阱区11与接触孔54的延伸方向上的端中的设置有第一栅极流道50一侧的端在XY面内分离地设置。阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的、第一栅极流道50侧的一部分区域形成在阱区11。栅极沟槽部40的前端部41的Z轴方向上的底部、以及虚设沟槽部30的前端部31的Z轴方向上的底部可以被阱区11覆盖。
在各晶体管部70和二极管部80中设置有一个以上被各沟槽部夹持的台面部60。台面部60是在半导体基板10的被沟槽部夹持的区域中，比沟槽部的最深的底部更靠上表面侧的区域。
在被各沟槽部夹持的台面部60形成有基区14。基区14是掺杂浓度比阱区11的掺杂浓度低的第二导电型(P-型)。
在台面部60的基区14的上表面形成有掺杂浓度比基区14高的第二导电型的接触区15。本例的接触区15是P+型。在半导体基板10的上表面，阱区11可以以从接触区15中的在Y轴方向上配置在最靠端部的接触区15向第一栅极流道50的方向分离地形成。在半导体基板10的上表面，在阱区11与接触区15之间露出基区14。
在晶体管部70中，掺杂浓度比形成在半导体基板10的内部的漂移区的掺杂浓度高的第一导电型的发射区12选择性地形成在台面部60-1的上表面。本例的发射区12是N+型。与发射区12的半导体基板10的深度方向(-Z轴方向)相邻的基区14中的、与栅极沟槽部40接触的部分作为沟道部而起作用。若在栅极沟槽部40施加导通电压，则在Z轴方向上设置在发射区12与漂移区之间的基区14，在与栅极沟槽部40相邻的部分形成有作为电子的反转层的沟道。通过在基区14形成沟道，从而在发射区12与漂移区之间流通载流子。
在本例中，在各台面部60的Y轴方向上的两端部配置有基区14-e。在本例中，在各台面部60的上表面，在台面部60的中央侧与基区14-e相邻的区域是接触区15。另外，相对于基区14-e，与接触区15的相反侧接触的区域是阱区11。
在本例的晶体管部70的台面部60-1中在被Y轴方向两端的基区14-e夹持的区域，沿着Y轴方向交替地配置有接触区15和发射区12。各接触区15和发射区12从相邻的一侧的沟槽部形成到另一侧的沟槽部。
在晶体管部70的台面部60中的、设置在晶体管部70与二极管部80的边界的一个以上的台面部60-2设置有面积比台面部60-1的接触区15的面积大的接触区15。在台面部60-2可以不设置发射区12。在本例的台面部60-2，在被基区14-e夹持的整个区域设置有接触区15。
在本例的晶体管部70的各台面部60-1，接触孔54形成在接触区15和发射区12的各区域的上方。台面部60-2的接触孔54形成在接触区15的上方。在各台面部60，接触孔54没有形成在与基区14-e和阱区11对应的区域。晶体管部70的各台面部60的接触孔54可以在Y轴方向上具有同一长度。
在二极管部80，在与半导体基板10的下表面接触的区域形成有N+型的阴极区82。在图2中，利用虚线表示形成有阴极区82的区域。在与半导体基板10的下表面接触的区域中，在没有形成阴极区82的区域可以形成有P+型的集电区。
晶体管部70可以是在Z轴方向上与集电区重叠的区域中的、设置有台面部60、以及与该台面部60相邻的沟槽部的区域，该台面部60形成有接触区15和发射区12。其中，在晶体管部70与二极管部80的边界处的台面部60-2可以设置接触区15来代替发射区12。
在二极管部80的台面部60-3的上表面配置有基区14。其中，在与基区14-e相邻的区域可以设置有接触区15。在接触区15的上方，接触孔54终止。
图3是示出图2中的B-B截面的一例的图。B-B截面是包括二极管部80和晶体管部70并且通过发射区12的XZ面。
本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射电极52以及集电极24。层间绝缘膜38以覆盖半导体基板10的上表面的至少一部分的方式形成。在层间绝缘膜38形成有接触孔54等贯通孔。通过接触孔54而使半导体基板10的上表面露出。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或氮化膜等。
在晶体管部70和二极管部80，发射电极52形成在半导体基板10和层间绝缘膜38的上表面。发射电极52也形成在接触孔54的内部，与通过接触孔54而露出的半导体基板10的上表面21接触。
集电极24形成在半导体基板10的下表面23。集电极24可以与整个半导体基板10的下表面23接触。发射电极52和集电极24由金属等导电材料形成。在本说明书中，将发射电极52与集电极24连结的方向称为深度方向(Z轴方向)。将从集电极24朝向发射电极52的方向设为Z轴方向的正方向。
在二极管部80和晶体管部70中的半导体基板10的上表面侧形成有P-型的基区14。在半导体基板10的内部，在基区14的下方配置有N-型的漂移区18。各沟槽部以从半导体基板10的上表面开始，贯通基区14而到达漂移区18的方式设置。
在该截面，在晶体管部70的各台面部60-1从半导体基板10的上表面侧依次配置有N+型的发射区12、P-型的基区14以及N+型的蓄积区16。相比于漂移区18，施主以高浓度蓄积于蓄积区16。在蓄积区16的下方设置有漂移区18。蓄积区16可以以覆盖各台面部60的基区14的整个下表面的方式设置。即，蓄积区16可以在X轴方向上被沟槽部夹持。通过在漂移区18与基区14之间设置浓度比漂移区18的浓度高的蓄积区16，从而能够提高载流子注入增强效应(IE效应，Injection-Enhancement effect)，而降低晶体管部70的导通电压。
应予说明，在通过晶体管部70的接触区15的XZ截面中，在晶体管部70的各台面部60-1设置有接触区15来代替发射区12。另外，在台面部60-2设置有接触区15来代替发射区12。接触区15可以作为抑制闩锁的闩锁抑制层而起作用。
在该截面中，在二极管部80的各台面部60-3从半导体基板10的上表面侧依次配置有P-型的基区14和N+型的蓄积区16。在蓄积区16的下方设置有漂移区18。在二极管部80可以不设置蓄积区16。
在晶体管部70，在与半导体基板10的下表面23相邻的区域设置有P+型的集电区22。在二极管部80，在与半导体基板10的下表面23相邻的区域设置有N+型的阴极区82。
在本例的半导体基板10中，在漂移区18与集电区22之间，以及在漂移区18与阴极区82之间，设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而起作用。
在半导体基板10的上表面21侧形成有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21开始，贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区域不限于以在形成掺杂区域之后形成沟槽部的顺序来制造的情况。在形成了沟槽部后，在沟槽部之间形成掺杂区域的情况也包含在沟槽部贯通掺杂区域的情况中。
栅极沟槽部40具有在半导体基板10的上表面侧形成的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以以将栅极沟槽的内壁的半导体氧化或氮化的方式形成。栅极导电部44在栅极沟槽的内部，形成在比栅极绝缘膜42更靠内侧的位置。即栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包括隔着栅极绝缘膜42至少与相邻的基区14对置的、沿着深度方向的区域。该截面中的栅极沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖。若在栅极导电部44施加预定的电压，则基区14中的与栅极沟槽接触的界面的表层形成有由电子的反转层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成在半导体基板10的上表面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而形成。虚设导电部34形成在虚设沟槽的内部，并且，形成在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。该截面中的虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
图4是放大图1中的区域B的附近的图。区域B是包括焊盘(在本例中是阴极焊盘117)、沿着焊盘的第一边132而配置的第二栅极流道51、第一栅极流道50以及焊盘间区域130的区域。区域B在Y轴方向上与主有源部120中的晶体管部70对置，并且不与二极管部80对置。另外，阴极焊盘117的第一边132是与Y轴方向平行的边。
第二栅极流道51配置在阴极焊盘117的第一边132与焊盘间区域130之间。阱区11可以在第二栅极流道51与阴极焊盘117之间的半导体基板10的上表面露出。
如上所述，设置在焊盘间区域130的栅极沟槽部40与第一栅极流道50直接或间接连接。本例的栅极沟槽部40的前端部41配置在第三栅极流道48的下方，并且与第三栅极流道48连接。
设置在焊盘间区域130的栅极沟槽部40可以是设置在主有源部120的栅极沟槽部40沿Y轴方向延伸的沟槽部。即，主有源部120中的栅极沟槽部40与焊盘间区域130的栅极沟槽部40可以连续。
另外，在焊盘间区域130可以设置有虚设沟槽部30。虚设沟槽部30也可以配置为，设置在主有源部120的虚设沟槽部30延伸到焊盘间区域130。在第一栅极流道50的下方设置有阱区11，该阱区11沿Y轴方向延伸，也设置在焊盘间区域130的一部分。虚设沟槽部30的前端部31设置在与该阱区11重叠的位置。发射电极52也从主有源部120设置到与该阱区11重叠的位置。虚设沟槽部30的前端部31经由接触孔56而与发射电极52连接。应予说明，在第二栅极流道51的下方也设置有阱区11，该阱区11沿X轴方向延伸，也设置在焊盘间区域130的一部分。
焊盘间区域130中的各台面60的构造与图2和图3中说明的主有源部120的台面部60的构造相同。在焊盘间区域130的台面部60-1的上表面沿Y轴方向交替地设置有接触区15和发射区12。
另外，在焊盘间区域130，在X轴方向上最接近阴极焊盘117地配置的栅极沟槽部40与阴极焊盘117之间可以设置有虚设沟槽部30。在虚设沟槽部30相邻地配置有不设置发射区12的台面部60-2。台面部60-2可以在X轴方向上配置多个。由此，在焊盘间区域130，能够使焊盘与发射区12的间隔变大。
另外，在焊盘间区域130，在X轴方向上离阴极焊盘117最近的栅极沟槽部40与阴极焊盘117之间，可以设置有接触孔54。另外，在焊盘间区域130，在X轴方向上离阴极焊盘117最近的虚设沟槽部30与阴极焊盘117之间可以设置有接触孔54。在焊盘间区域130，在X轴方向上离阴极焊盘117最近的沟槽部与阴极焊盘117之间可以设置有接触孔54。
另外，从主有源部120到焊盘间区域130沿Y轴方向连续设置的台面部60除去Y轴方向上的前端部分，在主有源部120和焊盘间区域130可以具有同一构造。例如，在台面部60-1的上表面，在主有源部120和焊盘间区域130两者中，接触区15和发射区12可以沿Y轴方向交替地设置。
另外，台面部60的构造在焊盘间区域130与主有源部120中可以不同。例如一部分的台面部60-2在焊盘间区域130可以不设置发射区12，在主有源部120可以交替地配置接触区15和发射区12。
图5是放大图1中的区域C的附近的图。区域C是包含焊盘(在本例中是阴极焊盘117)、沿着焊盘的第二边134而配置的第二栅极流道51、主有源部120的晶体管部70和二极管部80的区域。另外，阴极焊盘117的第二边134是与X轴方向平行的边，并且是与主有源部120对置的边。
第二栅极流道51配置在阴极焊盘117的第二边134与晶体管部70和二极管部80之间。阱区11可以在第二栅极流道51与阴极焊盘117之间的半导体基板10的上表面露出。
如上所述，在Y轴方向上与第二栅极流道51对置的栅极沟槽部40直接或间接地与第二栅极流道51连接。本例的栅极沟槽部40的前端部41配置在第三栅极流道48的下方，并且与第三栅极流道48连接。
另外，在第二栅极流道51的下方设置有阱区11，该阱区11沿Y轴方向延伸设置到比第二栅极流道51更靠主有源部120侧。虚设沟槽部30的前端部31设置在与该阱区11重叠的位置。虚设沟槽部30的前端部31经由接触孔56而与发射电极52连接。
通过图4和图5所示的构造，易于使各栅极沟槽部40与金属的第一栅极流道50和第二栅极流道51直接或间接连接。由此，能够降低向各栅极沟槽部40施加的栅极电压的延迟以及衰减的偏差。
另外，俯视下的焊盘与第二栅极流道51之间的距离D1可以是200μm以下。距离D1可以是150μm以下，也可以是120μm以下，还可以是100μm以下。另外，距离D1可以是半导体基板10的Z轴方向上的厚度的1.5倍以下，也可以是1倍以下。Y轴方向的距离D1可以满足上述条件，X轴方向的距离D1也可以满足上述条件。通过使焊盘与第二栅极流道51的距离变小，从而能够使有源区的面积变大。
图6是示出俯视下的发射电极52的配置例的图。发射电极52可以设置在主有源部120与至少一部分的焊盘间区域130的上方。本例的发射电极52没有设置在设置有电流感测元件119的焊盘间区域130的上方。另外，发射电极52也可以设置在与发射极焊盘115重叠的位置。
图7是示出阴极区82的配置例的图。在本例中的焊盘间区域130不设置阴极区82。即，设置在主有源部120的阴极区82没有延伸设置到焊盘间区域130。其中，除阴极区82以外的二极管部80的构造可以设置在焊盘间区域130。通过这样的构造，能够确保N+型的阴极区82与比较深地形成的P+型的阱区11之间的距离，并且能够抑制因在焊盘间区域130设置了元件区而导致的耐压下降。
应予说明，在Y轴方向上与焊盘间区域130对置的阴极区82-1可以比在Y轴方向上与焊盘或第二栅极流道51对置的阴极区82-2在Y轴方向上设置得更长。其中，阴极区82-1没有延伸到焊盘间区域130。由此，在使阴极区82的面积增大的同时，易于确保阴极区82与阱区11的距离。
应予说明，沿第一端边142配置的多个焊盘各自的至少一部分可以设置在与二极管部80(阴极区82)在Y轴方向对置的位置。由此，易于将设置在主有源部120的晶体管部70的构造延伸设置到焊盘间区域130。因此，能够容易地使晶体管部70的面积增大。
另外，在X轴方向上配置于最靠端部的焊盘与第一栅极流道50在X轴方向上的距离D2可以是500μm以下。通过将该焊盘配置在第一栅极流道50的附近，能够使焊盘间区域130在X轴方向上变大。距离D2可以是300μm以下，也可以是200μm以下，还可以是100μm以下。距离D2可以是半导体基板10的厚度的1.5倍以下，也可以是1倍以下。
图8是放大图7中的区域D的附近的图。区域D是在焊盘间区域130，与主有源部120的二极管部80和晶体管部70在Y轴方向上对置的区域。
如在图7中说明的那样，在焊盘间区域130不设置阴极区82。其中，在Y轴方向上与焊盘间区域130对置地配置的二极管部80的虚设沟槽部30以延伸到焊盘间区域130的方式设置。另外，该二极管部80的台面部60-3也以延伸到焊盘间区域130的方式设置。
通过这样的构造，能够在焊盘间区域130与主有源部120之间维持构造的连续性，并且能够确保阴极区82与阱区11之间的距离。通过维持构造的连续性，从而能够抑制电场局部集中。
图9是示出阴极区82的其他配置例的图。在本例中的焊盘间区域130设置有阴极区82。例如，设置在主有源部120的阴极区82以延伸到焊盘间区域130的方式设置。通过这样的构造，能够使阴极区82的面积增大，并且能够使作为二极管部80而动作的元件区变大。
应予说明，在阴极区82与阱区11在X轴方向上的距离过于接近的情况下，优选不使主有源部120的阴极区82延伸到焊盘间区域130。作为一例，可以以阴极区82与阱区11在X轴方向上的距离为200μm以上为条件，使阴极区82延伸到焊盘间区域130。该距离可以是100μm以上，也可以是半导体基板10的厚度以上。
图10是扩大图9中的区域E的附近的图。区域E是在焊盘间区域130，与主有源部120的二极管部80和晶体管部70在Y轴方向上对置的区域。
如在图9中说明的那样，在焊盘间区域130设置有阴极区82。另外，虚设沟槽部30和台面部60-3也以延伸到焊盘间区域130的方式设置。通过这样的构造，能够使二极管部80的面积变大。
图11示出图1中的区域B的其他的例子。在本例中，在设置于焊盘间区域130的栅极沟槽部40中的、在X轴方向上离焊盘最近的栅极沟槽部40-1以不接触的方式设置发射区12。由此，能够进一步增大焊盘与发射区12的距离。在与栅极沟槽部40-1相邻的台面部60可以设置接触区15来代替发射区12。
图12是示出主有源部120和焊盘间区域130中的栅极沟槽部40的配置例的图。如上所述，焊盘间区域130中的栅极沟槽部40可以与主有源部120中的栅极沟槽部40连续地设置。同样地，虚设沟槽部30也可以在焊盘间区域130和主有源部120连续地设置。
图13是示出主有源部120和焊盘间区域130中的栅极沟槽部40的其他配置例的图。在本例中，焊盘间区域130中的栅极沟槽部40与主有源部120的栅极沟槽部40分离。焊盘间区域130中的栅极沟槽部可以沿X轴方向延伸而设置。焊盘间区域130的栅极沟槽部40可以直接或间接连接于沿Y轴方向设置的第二栅极流道51。本例的栅极沟槽部40直接或间接连接于设置在焊盘间区域130的X轴方向上的两端的第二栅极流道51。焊盘间区域130中的虚设沟槽部30也可以沿与栅极沟槽部40平行的方向延伸而设置。
应予说明，与焊盘间区域130在Y轴方向上对置的主有源部120的栅极沟槽部40可以与配置在焊盘间区域130与主有源部120之间的第三栅极流道48连接。第三栅极流道48与设置在焊盘间区域130的X轴方向上的两端的第二栅极流道51连接。通过这样的构造，也能够将各栅极沟槽部40与栅极流道部连接。
图14是示出主有源部120和焊盘间区域130中的栅极沟槽部40的其他配置例的图。在本例中，焊盘间区域130中的栅极沟槽部40与主有源部120的栅极沟槽部40分离。在本例中，焊盘间区域130中的栅极沟槽部40沿Y轴方向延伸而设置。
焊盘间区域130的栅极沟槽部40可以直接或间接地连接于第一栅极流道50。与焊盘间区域130在Y轴方向上对置的主有源部120的栅极沟槽部40可以与配置在焊盘间区域130与主有源部120之间的第三栅极流道48连接。通过这样的构造，也能够将各栅极沟槽部40与栅极流道部连接。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (10)

1.一种半导体装置，其特征在于，其是具备半导体基板的半导体装置，
所述半导体装置具备：
晶体管部和二极管部，其设置于所述半导体基板；
多个焊盘，其设置在所述半导体基板的上表面的上方，并且在设置有所述晶体管部或所述二极管部的区域与所述半导体基板的上表面的第一端边之间，沿着排列方向排列；以及
栅极流道部，其向所述晶体管部传递栅极电压，
所述晶体管部具有在俯视下沿与所述排列方向不同的延伸方向延伸地设置的栅极沟槽部，
所述栅极流道部具有：
第一栅极流道，其设置为在俯视下通过所述半导体基板的所述第一端边与至少一个焊盘之间；以及
第二栅极流道，其设置为在俯视下通过至少两个焊盘与所述晶体管部之间，
所述晶体管部还设置在俯视下被两个焊盘夹持的焊盘间区域中的至少一个焊盘间区域，
设置在所述焊盘间区域的所述栅极沟槽部与所述第一栅极流道连接，
在所述延伸方向上与所述第二栅极流道对置地配置的所述栅极沟槽部与所述第二栅极流道连接，
所述晶体管部具有第一导电型的发射区，所述发射区在所述半导体基板的上表面露出，并且与所述栅极沟槽部接触，
在设置于所述焊盘间区域的所述栅极沟槽部中的至少在离所述焊盘最近的所述栅极沟槽部，在所述焊盘间区域不设置所述发射区，或者以不接触的方式设置所述发射区。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二栅极流道沿至少一个焊盘的至少两条边而设置。
3.根据权利要求1所述的半导体装置，其特征在于，
在俯视下，所述焊盘与所述第二栅极流道之间的距离是200μm以下。
4.根据权利要求2所述的半导体装置，其特征在于，
在俯视下，所述焊盘与所述第二栅极流道之间的距离是200μm以下。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述二极管部具有在所述半导体基板的下表面露出的第一导电型的阴极区，
在所述焊盘间区域不设置所述阴极区。
6.根据权利要求5所述的半导体装置，其特征在于，
所述晶体管部具有第一导电型的发射区，所述发射区在所述半导体基板的上表面露出，并且与所述栅极沟槽部接触，
所述半导体装置具备发射电极，所述发射电极设置在所述半导体基板的上表面的上方，并且与所述发射区连接，
所述二极管部具有虚设沟槽部，所述虚设沟槽部沿所述延伸方向延伸而设置，并且与所述发射电极连接，
在所述延伸方向上与所述焊盘间区域对置地配置的虚设沟槽部以延伸到所述焊盘间区域的方式设置。
7.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部具有第一导电型的发射区，所述发射区在所述半导体基板的上表面露出，并且与所述栅极沟槽部接触，
所述半导体装置具备发射电极，所述发射电极设置在所述半导体基板的上表面的上方，并且与所述发射区连接，
所述二极管部具有：
第一导电型的阴极区，其在所述半导体基板的下表面露出；以及
虚设沟槽部，其沿所述延伸方向延伸地设置，并且与所述发射电极连接，
在至少一个所述焊盘间区域设置有所述阴极区和所述虚设沟槽部。
8.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部具有第一导电型的发射区，所述发射区在所述半导体基板的上表面露出，并且与所述栅极沟槽部接触，
所述半导体装置具有：
发射电极，其设置在所述半导体基板的上表面的上方，并且与所述发射区连接；以及
层间绝缘膜，其设置在所述半导体基板与所述发射电极之间，
在设置于所述焊盘间区域的所述栅极沟槽部中的离所述焊盘最近的所述栅极沟槽部与所述焊盘之间，在所述层间绝缘膜设置有将所述发射电极与所述半导体基板连接的接触孔。
9.根据权利要求8所述的半导体装置，其特征在于，
在设置于所述焊盘间区域的所述栅极沟槽部中的离所述焊盘最近的所述栅极沟槽部与所述焊盘之间，设置有与所述发射电极连接的虚设沟槽部。
10.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述多个焊盘中的每个焊盘的至少一部分设置在与所述二极管部在所述延伸方向上对置的位置。
CN201980004046.1A 2018-03-15 2019-01-25 半导体装置 Active CN111052394B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-047925 2018-03-15
JP2018047925 2018-03-15
PCT/JP2019/002590 WO2019176327A1 (ja) 2018-03-15 2019-01-25 半導体装置

Publications (2)

Publication Number Publication Date
CN111052394A CN111052394A (zh) 2020-04-21
CN111052394B true CN111052394B (zh) 2024-01-16

Family

ID=67907133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980004046.1A Active CN111052394B (zh) 2018-03-15 2019-01-25 半导体装置

Country Status (5)

Country Link
US (3) US11264495B2 (zh)
JP (3) JP6984732B2 (zh)
CN (1) CN111052394B (zh)
DE (1) DE112019000095T5 (zh)
WO (1) WO2019176327A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7435804B2 (ja) 2020-09-11 2024-02-21 富士電機株式会社 半導体装置
CN114783999B (zh) * 2022-06-20 2022-09-30 深圳芯能半导体技术有限公司 一种内置温度传感器的igbt器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851907A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 具有背侧插入结构的半导体器件及其制造方法
JP2017028236A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置
JP2017059817A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および製造方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
WO2018030440A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115888A (ja) 2005-10-20 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4735237B2 (ja) 2005-12-20 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2009038318A (ja) 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6098707B2 (ja) 2013-02-13 2017-03-22 トヨタ自動車株式会社 半導体装置
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
US9972618B2 (en) 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
JP2017069412A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6878848B2 (ja) 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
CN113506800A (zh) * 2016-12-16 2021-10-15 富士电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851907A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 具有背侧插入结构的半导体器件及其制造方法
JP2017028236A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置
JP2017059817A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および製造方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
WO2018030440A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7207463B2 (ja) 2023-01-18
US11264495B2 (en) 2022-03-01
US20240072162A1 (en) 2024-02-29
US20220173242A1 (en) 2022-06-02
JP6984732B2 (ja) 2021-12-22
US11817495B2 (en) 2023-11-14
JP2021166310A (ja) 2021-10-14
JPWO2019176327A1 (ja) 2020-10-01
WO2019176327A1 (ja) 2019-09-19
US20200185520A1 (en) 2020-06-11
JP2023040134A (ja) 2023-03-22
DE112019000095T5 (de) 2020-09-24
CN111052394A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US10714603B2 (en) Semiconductor device
CN109891595B (zh) 半导体装置
US10957690B2 (en) Semiconductor device
JP7230969B2 (ja) 半導体装置
CN110574146B (zh) 半导体装置
CN109273520B (zh) 半导体装置
US20230261095A1 (en) Semiconductor device
US20240072162A1 (en) Semiconductor device
US20230071170A1 (en) Semiconductor device
JP2018190948A (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
US10957758B2 (en) Semiconductor device
US20230268342A1 (en) Semiconductor device
CN111247639B (zh) 半导体装置
EP3817039B1 (en) Semiconductor device
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
US20240178305A1 (en) Semiconductor device
US20240047541A1 (en) Semiconductor device
JP2024022428A (ja) 半導体装置
JP2024073632A (ja) 半導体装置
CN115207113A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant