CN114783999B - 一种内置温度传感器的igbt器件及其制备方法 - Google Patents
一种内置温度传感器的igbt器件及其制备方法 Download PDFInfo
- Publication number
- CN114783999B CN114783999B CN202210696819.0A CN202210696819A CN114783999B CN 114783999 B CN114783999 B CN 114783999B CN 202210696819 A CN202210696819 A CN 202210696819A CN 114783999 B CN114783999 B CN 114783999B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- igbt
- polycrystalline silicon
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 128
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 112
- 238000002513 implantation Methods 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 230000001413 cellular effect Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002355 dual-layer Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 238000009529 body temperature measurement Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种内置温度传感器的IGBT器件及其制备方法，该IGBT器件包括：温度传感器部分和IGBT部分，所述IGBT部分包括IGBT芯片，温度传感器部分位于IGBT芯片的陪区，温度传感器部分包括N型多晶硅区、P型多晶硅区、栅氧化层、介质隔离层和金属层，IGBT部分包括元胞区与终端区；N型多晶硅区与栅氧化层的侧壁均包括多个凸起部，且多个凸起部一一对应。本发明将多晶硅二极管（温度传感器）的侧壁设计成凸起结构，这样在栅氧生长工艺中，在侧壁的凸角或者凹角的位置会形成局部的栅氧化层减薄效果，同时凸起的结构也增大了多晶硅二极管与IGBT芯片有源区之间的正对接触面积，降低了传导热阻，提升了二极管温度传感器的测温准确度。
Description
技术领域
本发明涉及IGBT器件制备技术领域，具体涉及一种内置温度传感器的IGBT器件及其制备方法。
背景技术
IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。作为电力电子系统的核心部件，过高温度会导致IGBT芯片损坏，过高的温度波动也会缩短其使用寿命，因此为了更好的发挥IGBT芯片的性能，有必要在芯片内部集成温度监控的传感器，对其温度进行实时监控。
一种可行的解决方案是在IGBT芯片内部通过掺杂的方式集成一个横向的测温二极管，但是由于该二极管的阴极引出区域为N+掺杂，N+掺杂区的下方依次为P型阱区，N漂移区，IGBT器件P阳极，所以在纵向方向上形成了N+PNP的结构，容易触发闩锁效应而损坏器件，同时连接到该测温二极管驱动电路也会遭到破坏。
另一种解决方案是在沟槽栅IGBT芯片的陪栅内集成多晶硅的测温二极管，如附图1-2，由于陪栅内的多晶硅与IGBT芯片的有源区之间有栅氧化层，在电学上是隔离的，所以避免了闩锁效应。但是，由于栅氧化层的绝缘作用，增大了IGBT芯片有源区到测温二极管之间的传导热阻，从材料热导率的角度分析，二氧化硅的热导率比单晶硅低了两个数量级，比多晶硅低了一个数量级，因此，即使是很薄的栅氧化层，也会极大的增加热传导路径上的热阻，使得多晶硅二极管区域的温度不能真实的反应芯片有源区的温度，影响芯片温度监控的效果。
发明内容
有鉴于此，有必要提供一种内置温度传感器的IGBT器件及其制备方法，以提高IGBT器件中内置温度传感器的检测准确度。
为了实现上述目的，本发明提供了一种内置温度传感器的IGBT器件，包括：
温度传感器部分和IGBT部分，所述IGBT部分包括IGBT芯片，温度传感器部分位于IGBT芯片的陪区；
温度传感器部分包括N型多晶硅区、P型多晶硅区、栅氧化层、介质隔离层和金属层；
所述N型多晶硅区与栅氧化层的侧壁均包括多个凸起部，且所述N型多晶硅区侧壁的多个凸起部与所述栅氧化层侧壁的多个凸起部一一对应。
优选的，所述N型多晶硅区侧壁的多个凸起部和所述栅氧化层侧壁的多个凸起部为方形凸起或者锯齿凸起。
优选的，所述温度传感器部分的截面包括多晶硅二极管区，所述IGBT部分包括IGBT元胞区，所述多晶硅二极管区和IGBT元胞区均包括P型阱区，所述金属层包括顶部金属层和底部金属层。
优选的，所述多晶硅二极管区自底向顶包括底部金属层，底部金属层上方的N型单晶硅衬底，所述N型单晶硅衬底上方的P型阱区，所述P型阱区中部的N型多晶硅区，所述N型多晶硅区上方的P型多晶硅区，包覆所述N型多晶硅区、P型多晶硅区的栅氧化层，所述P型阱区上方的介质隔离层，所述介质隔离层上方的顶部金属层。
优选的，所述IGBT元胞区自底向顶包括底部金属层，底部金属层上方的N型单晶硅衬底，所述N型单晶硅衬底上方的P型阱区，所述P型阱区中部的N型多晶硅区，包覆所述N型多晶硅区的栅氧化层，所述P型阱区上方的介质隔离层，所述介质隔离层上方的顶部金属层。
为了实现上述目的，本发明还提供了一种内置温度传感器的IGBT器件的制备方法，包括如下步骤：
S1、基于LOCOS隔离工艺在多晶硅二极管区和IGBT元胞区分别利用N型单晶硅晶圆作为衬底进行选择性场区氧化层生长，在所述多晶硅二极管区和IGBT元胞区均注入硼离子，得到P型阱区；
S2、在所述IGBT元胞区与多晶硅二极管区分别在P型阱区进行沟槽刻蚀，在沟槽中生长牺牲氧化层，当所述场区氧化层生长达到第一预设厚度时，去除牺牲氧化层，继续场区氧化层生长到第二预设厚度，基于LPCVD工艺在所述沟槽内进行N型多晶硅生长，刻蚀所述N型多晶硅区形成栅电极；
S3、在所述多晶硅二极管区的阳极接触区域进行选择性P型多晶硅掺杂，得到P型多晶硅区；
S4、在所述IGBT元胞区进行源极的N型掺杂，得到N型硅区；
S5、在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积和接触孔刻蚀，得到介质隔离层；
S6、在所述IGBT元胞区与多晶硅二极管区分别正面金属化，背面减薄与金属化，得到金属层。
优选的，所述步骤S3，包括：
在所述多晶硅二极管区的阳极接触区域进行硼离子注入，其中，注入剂量为2E14-8E15，注入能量为20-150keV；
去胶后炉管退火激活杂质，得到所述P型多晶硅区，其中，炉管退火温度为600-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S4，包括：
在所述IGBT元胞区进行源极的P+离子注入，其中，注入剂量为1E15-8E15，注入能量为40-80keV；
在所述IGBT元胞区进行源极的As+离子，其中，注入剂量为1E15-8E15，注入能量为40-100keV；
去胶后炉管退火，得到所述N型硅区，其中，炉管退火温度为800-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S5，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积，得到USG+BPSG的双层结构，刻蚀接触孔；
在所述接触孔区域注入BF2离子，其中，注入剂量为5E14-8E15，注入能量为20-80keV；
在所述接触孔区域注入B+离子，其中，注入剂量为1E14-5E15，注入能量为40-100keV；
去胶后炉管退火，其中，炉管退火温度为700-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S6，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行正面淀积得到顶部金属层；
在所述IGBT元胞区与多晶硅二极管区分别进行晶圆背面研磨，去除二氧化硅/多晶硅/FZ单晶衬底，并进行厚度减薄；
继续进行背面金属淀积，得到所述底部金属层。
采用上述实施例的有益效果是：
本发明将多晶硅二极管（温度传感器）的侧壁设计成凸起结构，这样在栅氧生长工艺中，在侧壁的凸角或者凹角的位置会形成局部的栅氧化层减薄效果，同时凸起的结构也增大了多晶硅二极管与IGBT芯片有源区之间的正对接触面积，降低了传导热阻，提升了二极管温度传感器的测温准确度。
进一步的，多晶硅二极管阳极和阴极的接触孔也可以设计在侧壁的凸起结构中，这样增大了接触孔设计的最小线宽，降低了对接触孔刻蚀工艺的要求和依赖程度。同时，相对于在芯片有源区进行N+和P+掺杂形成的单晶硅二极管，本发明中提出的多晶硅二极管与芯片有源区在电学上隔离，避免了闩锁效应对功率器件和驱动电路的损坏。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-2为现有技术中在沟槽栅IGBT芯片的陪栅内集成多晶硅的测温二极管以及其截面一个实施例的结构示意图；
图3为本发明提供的内置温度传感器的IGBT器件进行温度传感的一实施例的电路原理示意图；
图4-5为本发明提供的内置温度传感器的IGBT器件中温度传感器部分以及其截面的一个实施例的结构示意图；
图6-7为本发明提供的内置温度传感器的IGBT器件中温度传感器部分以及其截面的另一个实施例的结构示意图；
图8-图13为本发明提供的内置温度传感器的IGBT器件进行制备时IGBT器件的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了进一步描述本发明的背景技术，请查阅图1-2，图1-2为现有技术中在沟槽栅IGBT芯片的陪栅内集成多晶硅的测温二极管以及其截面一个实施例的结构示意图。
图1显示的是沟槽栅IGBT芯片的陪栅区域，其包括N型多晶硅区101、P型多晶硅区102、栅氧化层103、单晶硅区104以及顶部金属层105。图2显示的陪栅区域在A-A’和B-B’的截面图，相比图1，其还包括介质隔离层106、N型单晶硅衬底107、P型阱区108和底部金属层110，其中N型单晶硅衬底107实际上就是单晶硅区104。
在该现有技术中，由于陪栅内的多晶硅区（N型多晶硅区101、P型多晶硅区102）与IGBT芯片有源区（通过与顶部金属层105电性耦接）之间有栅氧化层103，在电学上是隔离的，所以避免了闩锁效应。一般而言，IGBT芯片有源区与测温二极管直接电性耦接，但是，由于栅氧化层103（一般是二氧化硅作为材料）的绝缘作用，增大了IGBT芯片有源区到测温二极管之间的传导热阻，从材料热导率的角度分析，如下表1所示：
表1：
由表1可知，二氧化硅（即栅氧化层103）的热导率比单晶硅低了两个数量级，比多晶硅低了一个数量级，因此，即使是很薄的栅氧化层103，也会极大的增加热传导路径上的热阻，使得多晶硅二极管区域的温度不能真实的反应IGBT芯片有源区的温度，影响芯片温度监控的效果。
因此，为了提高IGBT器件中内置温度传感器的检测准确度，进而提供IGBT芯片温度监控效果，本发明实施例提供了一种内置温度传感器的IGBT器件及其制备方法，以下分别进行说明。
参阅图3，图3为本发明提供的内置温度传感器的IGBT器件进行温度传感的一实施例的电路原理示意图。
在本实施例中，该内置温度传感器的IGBT器件10与比较器模块20通过温度传感器二极管的阳极连接，比较器模块20由基准电流源Iref和比较器组成，通过引线与IGBT器件10上集成的温度传感器二极管连接，温度传感器二极管位于IGBT器件10的陪栅区内，因此不会对IGBT的正常工作造成影响，当IGBT芯片内部的温度发生变化时，会影响二极管的正向压降VF，从而反馈到比较器的输入端，实现温度监控。
在本发明的实施例中，本发明提供了一种内置温度传感器的IGBT器件，其包括：温度传感器部分和IGBT部分，所述IGBT部分包括IGBT芯片，且包括温度传感器部分位于IGBT芯片的陪区，具体的，温度传感器部分包括N型多晶硅区101、P型多晶硅区102、栅氧化层103、介质隔离层106和金属层；所述N型多晶硅区101和P型多晶硅区102分别通过介质隔离层106上的接触孔与所述温敏二极管的阴极和阳极连接，阴极和阳极金属再与外电路连接；所述N型多晶硅区101与栅氧化层103的侧壁均包括多个凸起部，且所述N型多晶硅区101侧壁的多个凸起部与所述栅氧化层103侧壁的多个凸起部一一对应。
具体的，将多晶硅区（一般为N型多晶硅区101）的侧壁设计成带有多个凸起结构，这样在栅氧生长工艺中，在侧壁的凸角或者凹角的位置会形成局部的栅氧化层103减薄效果，同时凸起的结构也增大了多晶硅区与IGBT芯片有源区之间的正对接触面积，降低了传导热阻，提升了二极管温度传感器的测温准确度。另一方面，二极管阳极和阴极的接触孔也可以设计在侧壁的凸起结构中，这样增大了接触孔设计的最小线宽，降低了对接触孔刻蚀工艺的要求和依赖程度。同时，相对于在芯片有源区进行N+和P+掺杂形成的单晶硅二极管，本发明中提出的多晶硅二极管与芯片有源区在电学上隔离，避免了闩锁效应对功率器件和驱动电路的损坏。
作为优选的实施例，所述N型多晶硅区101侧壁的多个凸起部和所述栅氧化层103侧壁的多个凸起部为方形凸起或者锯齿凸起。请参阅图4-5，图4-5为本发明提供的内置温度传感器的IGBT器件中温度传感器部分以及其截面的一个实施例的结构示意图。可以理解的是，图4-5为N型多晶硅区101侧壁的多个凸起部和所述栅氧化层103侧壁的多个凸起部为方形凸起的结构示意图。
在本实施例中，所述温度传感器部分包括阳极截面（即A-A’截面对应部分）和阴极截面，而阴极截面与IGBT元胞区（B-B’ 截面对应部分）相连，所述多晶硅二极管区和IGBT元胞区均包括P型阱区107和P型阱区108，所述金属层包括顶部金属层105和底部金属层110。
在本实施例中，所述多晶硅二极管区自底向顶包括底部金属层110，底部金属层110上方的N型单晶硅衬底107，所述N型单晶硅衬底107上方的P型阱区108，所述P型阱区108中部的N型多晶硅区101，所述N型多晶硅区101上方的P型多晶硅区102，包覆所述N型多晶硅区101和P型多晶硅区102的栅氧化层103，所述P型阱区108上方的介质隔离层106，所述介质隔离层106上方的顶部金属层105。
在本实施例中，所述IGBT元胞区自底向顶包括底部金属层110，底部金属层110上方的N型单晶硅衬底107，所述N型单晶硅衬底107上方的P型阱区108，所述P型阱区108中部的N型多晶硅区101，包覆所述N型多晶硅区101的栅氧化层103，所述P型阱区108上方的介质隔离层106，所述介质隔离层106上方的顶部金属层105。
在上述实施例中，通过将N型多晶硅区101侧壁的多个凸起部和所述栅氧化层103侧壁的多个凸起部设置为方形凸起，能够增大了多晶硅区与IGBT芯片有源区之间的正对接触面积，降低了传导热阻，提升了二极管温度传感器的测温准确度。
在本发明的实施例中，请参阅图6-7，图6-7为本发明提供的内置温度传感器的IGBT器件中温度传感器部分以及其截面的另一个实施例的结构示意图，可以理解的是，图6-7为N型多晶硅区101侧壁的多个凸起部和所述栅氧化层103侧壁的多个凸起部为锯齿凸起的结构示意图。
在本实施例中，其核心结构与方形凸起的结构类似，区别仅仅在于凸起的形状不同，其与方形凸起所起的作用相同，在此不再赘述其结构和原理。
为了制备出本发明提供的内置温度传感器的IGBT器件，请参阅图8-13，图8-图13为本发明提供的内置温度传感器的IGBT器件进行制备时IGBT器件的结构变化示意图，其制备方法包括如下步骤：
S1、参阅图8，基于LOCOS隔离工艺在多晶硅二极管区和IGBT元胞区分别利用N型单晶硅晶圆作为衬底进行选择性场区氧化层生长，在所述多晶硅二极管区和IGBT元胞区均注入硼离子，得到P型阱区108；其中，所述N型单晶硅晶圆的电阻率30-90Ωcm，所述场区氧化层生长的厚度为1-2um，所述注入硼离子的注入剂量为1E13-1E14，注入能量为80-140keV；需要说明的是，在得到P型阱区108时，去胶后进行杂质推进，推进的温度为1000-1150℃，时间为90-150min；
S2、参阅图9，在所述IGBT元胞区与多晶硅二极管区分别在P型阱区108进行沟槽刻蚀，在沟槽中生长牺牲氧化层，当所述场区氧化层生长达到第一预设厚度时，去除牺牲氧化层，继续场区氧化层生长到第二预设厚度，基于LPCVD工艺在所述沟槽内进行N型多晶硅生长，刻蚀所述N型多晶硅区101形成栅电极，其中，沟槽刻蚀的深度为深度4-7um，所述第一预设厚度为800-1200A，第二预设厚度为1000-1200A，在所述沟槽内进行N型多晶硅区101生长的厚度为8000-10000A，且在N型多晶硅区101进行生长时填充的多晶硅为轻掺杂的Dpoly，N型杂质，要求掺杂浓度低于2E18cm-3；
S3、参阅图10，在所述多晶硅二极管区的阳极接触区域进行选择性P型多晶硅掺杂，得到P型多晶硅区102；
S4、参阅图11，在所述IGBT元胞区进行源极的N型掺杂，得到N型硅区109；
S5、参阅图12，在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积和接触孔刻蚀，得到介质隔离层106；
S6、参阅图13，在所述IGBT元胞区与多晶硅二极管区分别正面金属化，背面减薄与金属化，得到金属层。
优选的，所述步骤S3，包括：
在所述多晶硅二极管区的阳极接触区域进行硼离子注入，且其他区域不注入，其中，注入剂量为2E14-8E15，注入能量为20-150keV；
去胶后炉管退火激活杂质，得到所述P型多晶硅区102，其中，炉管退火温度为600-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S4，包括：
在所述IGBT元胞区进行源极的P+离子注入，其中，注入剂量为1E15-8E15，注入能量为40-80keV；
在所述IGBT元胞区进行源极的As+离子，其中，注入剂量为1E15-8E15，注入能量为40-100keV；
去胶后炉管退火，得到所述N型硅区109，其中，炉管退火温度为800-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S5，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积，得到USG+BPSG的双层结构，刻蚀接触孔，其中，USG+BPSG的双层结构本质上就是介质隔离层106，且该双层结构的总厚度9000-12000A；
在所述接触孔区域注入BF2离子，其中，注入剂量为5E14-8E15，注入能量为20-80keV；
在所述接触孔区域注入B+离子，其中，注入剂量为1E14-5E15，注入能量为40-100keV；
去胶后炉管退火，其中，炉管退火温度为700-1000℃，炉管退火时间为30-60min。
优选的，所述步骤S6，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行正面淀积得到顶部金属层105，厚度4-8um，利用干法刻蚀图形化；
在所述IGBT元胞区与多晶硅二极管区分别进行晶圆背面研磨，去除二氧化硅/多晶硅/FZ单晶衬底，并进行厚度减薄至60-150um；
背面缓冲层与阳极离子注入，炉管退火激活杂质；
继续进行背面金属淀积，得到所述底部金属层110，厚度1-2um。
在上述实施例中，通过在步骤S6进行晶圆背面研磨，去除二氧化硅/多晶硅/FZ单晶衬底，并进行厚度减薄至60-150um，使得栅氧化层103厚度减薄，且通过将型多晶硅区侧壁的多个凸起部和所述栅氧化层103侧壁的多个凸起部设置为方形凸起，能够增大了多晶硅区与IGBT芯片有源区之间的正对接触面积，降低了传导热阻，提升了二极管温度传感器的测温准确度。
进一步的，二极管阳极和阴极的接触孔也可以设计在侧壁的凸起结构中，这样增大了接触孔设计的最小线宽，降低了对接触孔刻蚀工艺的要求和依赖程度。同时，相对于在芯片有源区进行N+和P+掺杂形成的单晶硅二极管，本发明中提出的多晶硅二极管与芯片有源区在电学上隔离，避免了闩锁效应对功率器件和驱动电路的损坏。
以上对本发明所提供的内置温度传感器的IGBT器件及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种内置温度传感器的IGBT器件，其特征在于，包括：温度传感器部分和IGBT部分，所述IGBT部分包括IGBT芯片，温度传感器部分位于IGBT芯片的陪区；
温度传感器部分包括N型多晶硅区、P型多晶硅区、栅氧化层、介质隔离层和金属层；
所述N型多晶硅区与栅氧化层的侧壁均包括多个凸起部，且所述N型多晶硅区侧壁的多个凸起部与所述栅氧化层侧壁的多个凸起部一一对应。
2.根据权利要求1所述的内置温度传感器的IGBT器件，其特征在于，所述N型多晶硅区侧壁的多个凸起部和所述栅氧化层侧壁的多个凸起部为方形凸起或者锯齿凸起。
3.根据权利要求1所述的内置温度传感器的IGBT器件，其特征在于，所述温度传感器部分的截面包括多晶硅二极管区，所述IGBT部分包括IGBT元胞区，所述多晶硅二极管区和IGBT元胞区均包括P型阱区，所述金属层包括顶部金属层和底部金属层。
4.根据权利要求3所述的内置温度传感器的IGBT器件，其特征在于，所述多晶硅二极管区自底向顶包括底部金属层，底部金属层上方的N型单晶硅衬底，所述N型单晶硅衬底上方的P型阱区，所述P型阱区中部的N型多晶硅区，所述N型多晶硅区上方的P型多晶硅区，包覆所述N型多晶硅区、P型多晶硅区的栅氧化层，所述P型阱区上方的介质隔离层，所述介质隔离层上方的顶部金属层。
5.根据权利要求3所述的内置温度传感器的IGBT器件，其特征在于，所述IGBT元胞区自底向顶包括底部金属层，底部金属层上方的N型单晶硅衬底，所述N型单晶硅衬底上方的P型阱区，所述P型阱区中部的N型多晶硅区，包覆所述N型多晶硅区的栅氧化层，所述P型阱区上方的介质隔离层，所述介质隔离层上方的顶部金属层。
6.一种如权利要求3-5任一项所述的内置温度传感器的IGBT器件的制备方法，其特征在于，包括如下步骤：
S1、基于LOCOS隔离工艺在多晶硅二极管区和IGBT元胞区分别利用N型单晶硅晶圆作为衬底进行选择性场区氧化层生长，在所述多晶硅二极管区和IGBT元胞区均注入硼离子，得到P型阱区；
S2、在所述IGBT元胞区与多晶硅二极管区分别在P型阱区进行沟槽刻蚀，在沟槽中生长牺牲氧化层，当所述场区氧化层生长达到第一预设厚度时，去除牺牲氧化层，继续场区氧化层生长到第二预设厚度，基于LPCVD工艺在所述沟槽内进行N型多晶硅生长，刻蚀所述N型多晶硅区形成栅电极；
S3、在所述多晶硅二极管区的阳极接触区域进行选择性P型多晶硅掺杂，得到P型多晶硅区；
S4、在所述IGBT元胞区进行源极的N型掺杂，得到N型硅区；
S5、在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积和接触孔刻蚀，得到介质隔离层；
S6、在所述IGBT元胞区与多晶硅二极管区分别正面金属化，背面减薄与金属化，得到金属层。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤S3，包括：
在所述多晶硅二极管区的阳极接触区域进行硼离子注入，其中，注入剂量为2E14-8E15，注入能量为20-150keV；
去胶后炉管退火激活杂质，得到所述P型多晶硅区，其中，炉管退火温度为600-1000℃，炉管退火时间为30-60min。
8.根据权利要求6所述的制备方法，其特征在于，所述步骤S4，包括：
在所述IGBT元胞区进行源极的P+离子注入，其中，注入剂量为1E15-8E15，注入能量为40-80keV；
在所述IGBT元胞区进行源极的As+离子，其中，注入剂量为1E15-8E15，注入能量为40-100keV；
去胶后炉管退火，得到所述N型硅区，其中，炉管退火温度为800-1000℃，炉管退火时间为30-60min。
9.根据权利要求6所述的制备方法，其特征在于，所述步骤S5，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行介质沉积，得到USG+BPSG的双层结构，刻蚀接触孔；
在所述接触孔区域注入BF2离子，其中，注入剂量为5E14-8E15，注入能量为20-80keV；
在所述接触孔区域注入B+离子，其中，注入剂量为1E14-5E15，注入能量为40-100keV；
去胶后炉管退火，其中，炉管退火温度为700-1000℃，炉管退火时间为30-60min。
10.根据权利要求6所述的制备方法，其特征在于，所述步骤S6，包括：
在所述IGBT元胞区与多晶硅二极管区分别进行正面淀积得到顶部金属层；
在所述IGBT元胞区与多晶硅二极管区分别进行晶圆背面研磨，去除二氧化硅/多晶硅/FZ单晶衬底，并进行厚度减薄；
继续进行背面金属淀积，得到所述底部金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210696819.0A CN114783999B (zh) | 2022-06-20 | 2022-06-20 | 一种内置温度传感器的igbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210696819.0A CN114783999B (zh) | 2022-06-20 | 2022-06-20 | 一种内置温度传感器的igbt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114783999A CN114783999A (zh) | 2022-07-22 |
| CN114783999B true CN114783999B (zh) | 2022-09-30 |
Family
ID=82421148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210696819.0A Active CN114783999B (zh) | 2022-06-20 | 2022-06-20 | 一种内置温度传感器的igbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114783999B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975602B (zh) * | 2022-07-29 | 2022-11-08 | 深圳芯能半导体技术有限公司 | 一种高可靠性的igbt芯片及其制作方法 |
| CN115985771B (zh) * | 2023-03-21 | 2023-07-04 | 淄博美林电子有限公司 | 具有复合功能的igbt芯片结构的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335946B1 (en) * | 2002-03-22 | 2008-02-26 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| CN105742179A (zh) * | 2014-12-09 | 2016-07-06 | 深圳芯能半导体技术有限公司 | 一种igbt器件的制备方法 |
| JP2019087635A (ja) * | 2017-11-07 | 2019-06-06 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN110634741A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
| CN111052394A (zh) * | 2018-03-15 | 2020-04-21 | 富士电机株式会社 | 半导体装置 |
| CN111735549A (zh) * | 2019-03-25 | 2020-10-02 | 株洲中车时代电气股份有限公司 | 集成于igbt芯片的温度传感器及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4867140B2 (ja) * | 2004-07-01 | 2012-02-01 | 富士電機株式会社 | 半導体装置 |
-
2022
- 2022-06-20 CN CN202210696819.0A patent/CN114783999B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335946B1 (en) * | 2002-03-22 | 2008-02-26 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| CN105742179A (zh) * | 2014-12-09 | 2016-07-06 | 深圳芯能半导体技术有限公司 | 一种igbt器件的制备方法 |
| JP2019087635A (ja) * | 2017-11-07 | 2019-06-06 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN111052394A (zh) * | 2018-03-15 | 2020-04-21 | 富士电机株式会社 | 半导体装置 |
| CN111735549A (zh) * | 2019-03-25 | 2020-10-02 | 株洲中车时代电气股份有限公司 | 集成于igbt芯片的温度传感器及其制造方法 |
| CN110634741A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 在igbt芯片上集成温度传感器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114783999A (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114783999B (zh) | 一种内置温度传感器的igbt器件及其制备方法 | |
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| US6051468A (en) | Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance | |
| US9048214B2 (en) | Bidirectional field effect transistor and method | |
| US7911023B2 (en) | Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same | |
| US7956419B2 (en) | Trench IGBT with depletion stop layer | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| JPH0744272B2 (ja) | トランジスタ製造方法 | |
| CN1905190B (zh) | 半导体器件 | |
| JP2002185019A (ja) | 半導体装置及びその製造方法 | |
| US10134886B2 (en) | Insulated gate bipolar device and manufacturing method thereof | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US7989921B2 (en) | Soi vertical bipolar power component | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| EP0625797B1 (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| US10991832B2 (en) | Power diode | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN110534513B (zh) | 一种高低压集成器件及其制造方法 | |
| CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| US7759758B2 (en) | Integrated circuit having resistance temperature sensor | |
| CN115065350B (zh) | 一种集成门极米勒钳位功能的igbt芯片及其制备方法 | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| TWI250599B (en) | Monitor wafer for high current ion implanter, and the method for monitoring charging using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |