CN1905190B - 半导体器件 - Google Patents

Abstract

提供一种可形成具有较好比率精确度的多晶硅电阻器以便设计具有高精确度的电阻器电路的方法。该方法中，构成多晶硅电阻器的低浓度杂质区域在纵向方向上的长度根据与低浓度杂质区域交叠的金属部分所占据的面积而改变，从而在不改变电阻器的外部形状和占据的面积的情况下校正电阻的变化。

Description

半导体器件

技术领域

本发明涉及一种包括由多晶硅制成的电阻器的半导体器件。

背景技术

在半导体集成电路中，使用扩散电阻器或多晶硅电阻器。扩散电阻器由单晶硅半导体衬底制成，其中注入与该半导体衬底的导电类型相反的导电类型的杂质。多晶硅电阻器由其中注入杂质的多晶硅制成。具体而言，多晶硅电阻器的优势例如由包围电阻器的绝缘膜引起的小泄漏电流和晶粒边界存在的缺陷得到的高电阻率，使得其在半导体集成电路中广泛应用。

图2A和2B分别是传统多晶硅电阻器电路的平面示意图和截面示意图。多晶硅电阻器是通过注入p型或n型杂质到通过LPCVD等沉积在绝缘膜上的多晶硅薄膜，然后采用光刻技术将产物加工成电阻器形状而形成的。为了确定多晶硅电阻器的电阻率进行离子注入。依据所需的电阻率，将要注入的p型或n型杂质的浓度从1×10¹⁷/cm³变化到1×10²⁰/cm³。此外，在电阻器两侧上的每个端子处，形成接触孔和金属布线以获得其电势。多晶硅和端子处的金属布线之间良好的欧姆接触要求通过使用图案化的光刻胶将等于或大于1×10²⁰/cm³的高浓度杂质选择性地注入到对应于电阻器的端子的多晶硅的一部分中。这样构造了使用多晶硅的电阻器，如图2A的平面示意图和图2B的截面示意图所示，该电阻器包括由低浓度杂质区域104和高浓度杂质区域105构成的多晶硅103，其形成在半导体衬底101上的绝缘膜102之上。经由设置在高浓度杂质区域105上的接触孔106从金属布线107获得电势。

为了从电阻器电路获得多种电势，通过串联或并联连接基本单元电阻器来构造多个电阻器组，并且该多个电阻器组设有端子以供给电势。为了稳定每个电阻器组的电阻，在电阻器组上形成金属部分并将其连接到电阻器组一端的端子。该结构示于图2B中，并且采用该结构存在两个原因。

第一个原因是获得多晶硅电阻器的稳定性。由于多晶硅是半导体，因此由于布线或电极的电势与多晶硅电阻器的电势之间的相对关系，多晶硅上的布线或电极的形成导致在多晶硅中的耗尽或积累，其改变多晶硅电阻器的电阻。具体地，具有比由注入p型杂质的多晶硅制成的多晶硅电阻器高的电势并且直接设置在多晶硅上的布线或电极的存在，使p型多晶硅耗尽，其增加电阻器的电阻。在电势关系相反的情况下，由于积累电阻降低。有意地在多晶硅上形成具有与多晶硅的电势接近的电势的布线能维持恒定电阻，从而防止电阻的变化。作为例子，这在图2A的平面图中示出。在图2A中，多晶硅电阻器一侧的电极延伸到电阻器以固定电势。该现象不仅依赖于多晶硅上面的布线，当然还依赖于多晶硅下面的布线。换句话说，多晶硅电阻器和位于多晶硅电阻器下的半导体衬底的电势之间的相对关系改变了电阻。鉴于此，有一种已知的通过在多晶硅电阻器下以与上面提及的金属布线相同的方式有意地形成扩散区域(未示出)等来稳定电势的方法。

第二个原因是防止影响多晶硅的电阻的氢扩散到多晶硅中。多晶硅由具有相对高结晶性的晶粒和具有低结晶性即高界面能级密度的晶粒之间的晶粒间界构成。多晶硅电阻器的电阻主要由电子或空穴决定，其用作载流子被晶粒间界处存在的大量的界面能级俘获。但是，当在半导体制造工艺中产生具有高扩散系数的氢时，产生的氢容易到达多晶硅并被界面能级俘获，从而改变电阻。产生氢的工艺的例子包括金属电极形成之后在氢环境下的烧结步骤和使用氨气的等离子体氮化物膜的形成步骤。当金属部分与多晶硅电阻器交叠时，可以抑制由于氢扩散导致的多晶硅电阻的变化。

例如，在JP 2002-076281 A中公开了稳定多晶硅电阻的方法。

稳定多晶硅电阻的方法具有下列问题。即，多晶硅上的金属部分对半导体制造工艺中除了氢以外的影响多晶硅的因素敏感，其包括热、应力、或由于等离子体而引起的带电。因此，那些因素通过其上的金属部分影响了多晶硅，这导致电阻变化。这将在下面参考图2A来详细解释。

假设将构成利用背景技术中提及的制造方法形成的电阻器的单元电阻器形成为具有恒定面积。在这种情况下，当金属部分与电阻器交叠的面积相同时，如图2A的电阻器组1，2和3，获得具有较好精度的电阻比率。但是当金属部分被设置为与多个电阻器交叠时，如图2A的电阻器组4或5，发现电阻器的电阻比率精确度不是恒定的。例如，由于电阻器组1包括一个单元电阻器，以及电阻器组4包括两个串联连接的单元电阻器，从而应当获得1∶2的电阻比率。但是，在很多情况下，不能获得所需的电阻比率，并且得到例如1∶1.7的电阻比率。

发明内容

本发明要解决上面提及的问题并提供制造具有比传统方法更精确的比率的多晶硅电阻器的方法。

根据本发明，提供一种半导体器件，包括：半导体衬底；形成在半导体衬底上的第一绝缘膜；具有相同形状的多个电阻器，其提供在第一绝缘膜上并且包括具有低浓度杂质区域和高浓度杂质区域的多晶硅；形成在该多个电阻器上的第二绝缘膜；通过第二绝缘膜形成并位于高浓度杂质区域上的接触孔；连接到接触孔的金属布线，用于连接包括多晶硅的该多个电阻器；以及提供在第二绝缘膜上同时覆盖每个电阻器组的低浓度杂质区域的金属部分，该电阻器组由单个电阻器和彼此连接的至少两个电阻器中的一种构成，其中低浓度杂质区域在纵向方向上的长度是基于金属部分的面积和电阻之间的比例关系计算的。

根据本发明，使得半导体器件的电阻比率变得精确，其能够形成具有更稳定的电阻比率的多晶硅电阻器。进一步，采用根据本发明的电阻器电路使得根据电阻器电路的结构将相对精确度抑制到等于或小于0.5％成为可能。此外，不需要改变除低浓度杂质区域以外的构成的布局，其防止了由于采用本发明而引起的制造成本增加。

附图说明

在附图中：

图1是第一实施例的平面示意图；

图2A是传统多晶硅电阻器电路的平面示意图；

图2B是传统多晶硅电阻器电路的截面示意图；以及

图3是示出第二金属部分的表面面积与电阻比率之间的关系的曲线图。

具体实施方式

下文，将参考附图描述本发明的实施例模式。

图1示出根据第一实施例形成在半导体器件中的多晶硅电阻器。如同在传统情况中，由包括低浓度杂质区域104和高浓度杂质区域105的多晶硅103制成的电阻器，其形成在半导体衬底上的绝缘膜之上。通过提供在高浓度杂质区域105之上的接触孔106，利用第一金属部分108形成的金属布线获得电势。进一步，多晶硅103与第二金属部分109交叠。在这种情况下，仅覆盖单元电阻器的第二金属部分109没有与任何地方连接。在此，根据本发明，如下所述，通过增加/降低低浓度杂质区域的面积来校正利用传统技术布置半导体器件导致的电阻器的电阻比率从较好电阻比率的偏移。

如在传统技术的说明中提及的，除了氢，在半导体制造工艺期间影响金属部分的因素的例子包括，热、应力、和由于等离子体而产生的电荷，通过其影响了半导体制造工艺中的多晶硅。从而，通过其上的金属部分那些因素影响了多晶硅，其导致电阻的变化，并且这些因素依据上面部分、即第二金属部分的面积变化。从而，发现电阻由于第二金属部分的面积而变化。

图3是曲线图，其示出了假定多晶硅电阻器的电阻被设置为1时，比率(特别是电阻比率)取决于第二金属部分的面积。从图3显而易见的是，第二金属部分的面积和多晶硅电阻器的电阻具有比例关系。因此，增加第二金属部分的面积可以增加电阻。

本发明采用通过利用该关系改变低浓度杂质区域的面积从而获得恒定电阻的方法。明确的讲，在由于过度增加在第二金属部分的面积而增加电阻的情况下，减小低浓度杂质区域在纵向方向(即，连接两个端的高浓度杂质区域的方向)上的长度来增加电阻。

除了上述方法以外的方法的例子包括改变电阻器的宽度的方法和改变低浓度杂质区域中的浓度的方法，但本发明中没有采用那些方法。这是由于使用改变电阻器的宽度的方法损害了电阻器形状的连续性，其导致在多晶硅的蚀刻工艺期间的形状变化。由于同样的原因，不通过在纵向方向上改变电阻器的尺寸来调整电阻。此外，没有采用对于每个电阻器改变低浓度杂质区域的浓度的方法，因为使用该方法导致步骤数目增多或者增加了制造成本。

本发明的特征在于在不改变形状和电阻器所占据的面积的情况下来校正电阻的变化。

实施例

图3示出第二金属部分的面积增加50μm²使电阻比率增加了1％。这建立了下面所描述的表达式。

假设期望增加的电阻比率是a％，第二金属部分的面积为A，改变面积之前的低浓度杂质区域的面积是B，并且为了改变电阻比率而改变的低浓度杂质区域的面积是X1。为了使电阻比率增加a％，50乘以a加到A。但是，第二金属部分的面积在本发明中没有改变。因此，方程(A+50·a)∶B＝A∶X1成立，并且X1由方程X1＝A·B/(A+50·a)来表示。进一步，在本发明中，改变低浓度杂质区域在纵向方向上的长度L，从而改变面积。当低浓度杂质区域的面积表达为方程X1＝(宽度W)·(为了改变电阻比率而改变的纵向方向上的长度L1)时，得到为了改变电阻比率而改变的纵向方向上的长度L1为：L1＝X1/W。

此外，在将电阻比率降低a％的情况下，为了改变电阻比率而改变的低浓度杂质区域的面积X2建立了：X2＝A·B/(A-50·a)，从而得到为了改变电阻比率而改变的纵向方向上的长度L2为：L2＝X2/W。

将低浓度杂质区域的长度确定为长度L1或L2以由此获得恒定电阻比率。例如，在具有如图2B所示的结构的电阻器电路的情况下，具有最大金属面积的电阻器组5的电阻比电阻器组1增加了大约4％。此外，电阻器组4的电阻比电阻器组1增加了大约2％。为了校正电阻的增加，在示于图1中的该实施例中，在纵向方向上的电阻器组5的低浓度杂质区域的长度和电阻器组4的低浓度杂质区域的长度分别降低了4％和2％，其实现了电阻器电路的比率精确度的改善。注意图1中，为了清楚，低浓度杂质区域103的长度没有基于上面提及的数值。

不用说，特定电阻器组的低浓度杂质区域应当由金属部分覆盖，以便抑制由于在半导体制造工艺中氢扩散到多晶硅中引起的电阻变化。

Claims (4)

1.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底上的第一绝缘膜；

设置在所述第一绝缘膜上的具有相同形状的多个电阻器，其由多晶硅制成，并且所述多个电阻器中的每一个具有具有长度和宽度的低浓度杂质区域以及连接所述低浓度杂质区域的两端的高浓度杂质区域；

设置在所述多个电阻器上的第二绝缘膜；

通过所述第二绝缘膜形成并且位于所述高浓度杂质区域之上的接触孔；

连接到所述接触孔并串联连接所述多个电阻器的第一金属部分；以及

提供在所述第二绝缘膜上面同时覆盖所述多个电阻器中的一个或多个电阻器的所述低浓度杂质区域的第二金属部分，其中当增加所述第二金属部分所占据的面积而增加电阻时，减少所述低浓度杂质区域在连接两端的所述高浓度杂质区域的方向上的长度以获得恒定电阻，并且其中对每个电阻器而言，所述低浓度杂质区域的长度与连接所述低浓度杂质区域的两端的所述高浓度杂质区域的长度之和是相同的。

2.根据权利要求1所述的半导体器件，其中当金属部分所占据的面积增加50μm²时，所述低浓度杂质区域的长度降低1％。

3.根据权利要求1所述的半导体器件，其中所述第一金属部分和所述第二金属部分同时形成。

4.根据权利要求1所述的半导体器件，其中所述第二金属部分具有固定为与直接在该部分下面的电阻器的电势相同的电势。

Images