CN104094403B - 具有使用者可选值的工艺可调式电阻器 - Google Patents
具有使用者可选值的工艺可调式电阻器 Download PDFInfo
- Publication number
- CN104094403B CN104094403B CN201180075881.8A CN201180075881A CN104094403B CN 104094403 B CN104094403 B CN 104094403B CN 201180075881 A CN201180075881 A CN 201180075881A CN 104094403 B CN104094403 B CN 104094403B
- Authority
- CN
- China
- Prior art keywords
- pin
- resistor
- semiconductor
- component
- contact point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims 3
- 238000005516 engineering process Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/30—Adjustable resistors the contact sliding along resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/16—Adjustable resistors including plural resistive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/46—Arrangements of fixed resistors with intervening connectors, e.g. taps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
工艺可调式电阻器通过在制造过程期间调节电阻器的元件而制造。该元件包括接脚、线匝、以及诸如平行的子接脚的元件,其在制造过程中被调节以提供特定用户定义的电阻值。该工艺可调式电阻器提供固定接触点以便支持预先存在或定义电路设计。
Description
背景技术
在半导体部件和装置的制造中,工艺完成并改变。一个部件(例如晶体管)工艺的改变会影响其它部件(诸如电阻器)的工艺。典型地,这是当这些部件采用普通材料、接触点等时的情形。例如,相同的工艺步骤可以用于制造晶体管和电阻器。
例如,晶体管的性能变化可指定工艺的改变。因此工艺的改变同样导致受影响的电阻器。因此,受影响的电阻器可能必须能够应对由新工艺所指定的任何改变,例如不同的沟槽电阻。此外,随着工艺完成,可能采用不同材料,因此影响电阻器的电阻值。
在电路架构的设计中,会要求特定电阻值。因此,任何未来的工艺变化必须考虑特定的电阻值。为了适应工艺变化,典型方法是在电路设计的电阻中提供一较大的变化范围;然而,这会导致在架构设计中的折衷。其它方法包括新式电路设计、修正管芯、重新调整处于开发阶段的产品、和/或采用精密电阻器。这些解决方案已被显示出是耗时且昂贵的。
附图说明
参照附图来描述具体实施方式。在附图中,附图标记的最左侧数字表示该附图标记首次出现的附图。采用相同的数字贯彻所有图以表示相同特征和部件。
图1是示出实现可调式电阻器的示例性装置的视图。
图2是示出利用滑动可调接脚(leg)和线匝来调整电阻值从而具有可选值的示例性工艺可调式电阻器的视图。
图3是示出具有可被添加或移除以调整电阻的平行元件/接脚的示例性工艺可调式电阻器的视图。
图4是示出了对电阻器进行工艺调整的示例性方法的流程图。
具体实施方式
概述
在此描述的是用以在制造过程中调整电阻器来匹配预定值的工艺。该电阻器提供固定连接点,其不影响电路设计。在某些实施方式中,绘制掩模层被更改,以在不影响电路设计中的电阻器的布置或连接的情况下调节该电阻器。为了提供不同电阻值,该电阻器可由元件的集合构建而成。在一实施方式中,“线匝”部分或电阻器的各部分被调整或滑动以调整电阻器的电阻值。在另一实施方式中,平行元件或子接脚可以被添加或移除,以实现特定电阻值。
在以下详细描述中,对许多特定细节进行了阐述,以便提供对本发明彻底的理解。然而,本领域技术人员将会理解的是,本发明可以在没有这些特定细节的情况下实现。在其它情况中,未详细描述众所周知的方法、例程、部件和电路,以不会使得本发明模糊不清。
示例性半导体装置
图1示出包括工艺可调式电阻器102的示例性半导体装置100。该工艺可调式电阻器100连同诸如部件A 104和部件B 106的一个或更多其它部件一起制造。应当理解的是,半导体装置100连同工艺可调式电阻器102以及部件A 104和部件B 106可以采用诸如掩模层、沉积法等各种已知半导体工艺制造。同样应当理解的是,可以采用各种材料制造半导体装置100、工艺可调式电阻器102、部件A 104和部件B 106。
半导体装置100连同工艺可调式电阻器100以及部件A 104和部件B 106可以是大型电路设计或架构的部分。在某些实施方式中,工艺可调式电阻器100具有不会发生变化的固定电路设计电阻,而不管半导体装置100的制造工艺如何。换句话说,当制造工艺完成或变化时,该工艺可调式电阻器102的电阻值保持相同。
工艺可调式电阻器102提供一个或更多固定输入连接点108(例如连接点108-1、108-2和108-3)、以及一个或更多固定输出连接点110(例如连接点110-1、110-2和110-3)。具体地,输入连接点108和输出连接点110分别被用于给工艺可调式电阻器102输入电流和输出电流。在图2的示例中,输入电流可由部件A 104提供,并且输出电流被提供至部件B106。
示例性工艺可调式电阻器
现在参考图2,示出了示例性工艺可调式电阻器102。如上所述,在制造半导体装置(诸如半导体装置100)时,该工艺可调式电阻器102与一个或更多其它部件一起被制造或处理。
输入电流200可以通过一个或更多固定输入连接点108(例如连接点108-1、108-2和108-3)被一个或更多部件接收。此外,输出电流202可以通过一个或更多固定输出连接点110(例如连接点110-1、110-2和110-3)而提供。
提供管芯区域204以用于工艺可调式电阻器102。管芯区域204可以是固定的。换句话说,当用于工艺可调式电阻器102的制造工艺变化(完成)时,管芯区域204保持不变。各种已知材料可以制成管芯区域204以及工艺可调式电阻器102。
在该示例中,工艺可调式电阻器102包括三个接脚206-1、206-2和206-3。当该制造工艺改变(完成)时,接脚206可保持固定长度。接脚206-1与固定输入连接点108连接,并且接脚206-3与固定输出连接点110连接。
接脚206-1通过线匝208连接到接脚206-2。在此示例中,提供了三个线匝208-1、208-2以及208-3;然而,应当意识到可以提供不同数目的线匝。此外,应当理解是,除了线匝,不同的构造可被实施。同样地,接脚206-3通过线匝210连接到接脚206-2。在此示例中,提供了三个线匝210-1、210-2和210-3;然而,应当预期到可以提供不同数目的线匝。因此,通过连接108和110、接脚206以及线匝208和210提供了实际电阻。
可以将线匝208分组为集合组212,并且可以将线匝210分组为集合组216。组212和216、以及线匝208和210最初可以与接脚206一起设置在特定位置,并且位于管芯区域204上。初始设置可用于提供预期的电阻目标再定位。例如,如果该管芯区域材料具有特定电阻值,组212和216的初始设置可以朝向接脚206的端部或管芯区域204的端部。实际上,组212和216的滑动类似于滑动一“长号”,其中“调整”指向特定电阻值。
在后续的工艺中,可以将组212和216朝向中心(即连接108和110)引入,以减小电阻。在其它实例中,当工艺完成或变化时,管芯区域204的材料电阻可以改变。换句话说,在后续的工艺中用于管芯区域204的材料可以具有较大的电阻。因此,根据预先存在的架构设计,为了保持电阻器102的相同电阻值,组212和216可被带入,由此保持前述工艺的相同电阻值。为进一步支持预先存在的架构设计,如所述的,连接108和110保持在相同位置,从而使得新工艺对于架构设计是明显的。
在特定实施方式中,接脚206-1和206-3以相等长度平衡,并且被认为是对称的。该对称接脚可补偿工艺中的额外变化。在其它实施方式中,可以采用不对称接脚。如以上所述的,掩模层可用于处理/制造工艺可调式电阻器102及其部件。在特定工艺中,可执行用于组212和216(即,线匝208和210)的掩模的重新胶封(re-tape)。
工艺可调式电阻器、可替换的实施方式
现在参考图3,示出了可替换的示例性工艺可调式电阻器102。如上所述,在制造半导体装置(诸如半导体装置100)时,工艺可调式电阻器102与一个或更多其它部件一起被制造或处理。
输入电流300可以通过一个或更多固定输入连接点108(例如,连接点108-1、108-2和108-3)从一个或更多部件接收。此外,输出电流302可以通过一个或更多固定输出连接点110(例如,连接点110-1、110-2和110-3)而提供。
提供管芯区域304以用于工艺可调式电阻器102。管芯区域204可以是固定的。换句话说,当用于工艺可调式电阻器102的制造工艺改变(完成)时,管芯区域304可以保持不变。各种已知材料可以制成管芯区域304以及工艺可调式电阻器102。
在此示例中,工艺可调式电阻器102包括三个接脚306-1、306-2和306-3。当制造工艺变化(完成)时,接脚306可保持固定长度。接脚306-1与固定输入连接点108连接,并且接脚306-3与固定输入连接点110连接。
接脚306-1通过多个平行子接脚308-1至308-N连接到接脚306-2。同样地,接脚306-3通过多个平行子接脚310-1至310-N连接到接脚306-2。在此实施方式中,工艺可调式电阻器102的电阻由所包括的子接脚308和310的数量来确定。在工艺可调式电阻器102的制造工艺中,具有特定数目的子接脚308和310。子接脚308和310的数目越多,就会导致工艺可调式电阻器102的电阻值越大。子接脚308和310的数目越少,工艺可调式电阻器102的电阻值越小。应当理解的是,可以实施与子接脚不同的构造/元件。因此,通过连接108和110、接脚306以及子接脚308和310提供实际电阻。
在一特定实施例中,接脚306-1和306-3以相等长度平衡,并且被认为是对称的。此对称接脚可补偿工艺中的额外变化。在其它实施方式中,可以采用不对称接脚。如以上所述的,掩模层可用于处理/制造该工艺可调式电阻器102及其部件。在特定工艺中,可执行用于子接脚308和310的掩模的重新胶封。
示例性工艺
图4示出在制造/处理时对电阻器进行调整的示例性方法400。方法所描述的顺序不意在解释为限制,并且所描述的方法块的任何数目能够以任何顺序组合以执行该方法或替换方法。另外,在不脱离在此所描述的主题的精神和范围的情况下,可以从方法中删除个别块。此外,在不脱离本发明范围的情况下,可以在任何合适的硬件、软件、固件或其组合中实施该方法。
在块402,确定电阻值。具体来说,基于电路架构设计确定电阻值。考虑到了在电路的电阻器或其它部件的制造或处理时所采用的一种或多种材料的电阻。
在块404,提供用于电阻器的固定输入和输出接触点。基于考虑了诸如晶体管的其它部件的架构设计来确定固定输入和接触点,其中该晶体管在制造工艺时与该电阻器连接。
在块406,调节电阻器的元件。具体来说,电阻器的元件可被加长或缩短。如上所述,诸如提供电阻的线匝的元件可以被滑动或策略性地沿着定义该电阻器的对称或非对称接脚而设置。在其它实施方式中,诸如子接脚的元件可以根据期望电阻而添加或移除。
在块408,进行制造,以连同电路的任何其它部件一起来产生电阻器。制造可以通过掩模层的使用和沉积和/或任何其它半导体工艺来进行。
在块410,制造工艺完成或改变,从而影响了电路和电阻器。因此,可以基于工艺完成对于这些变化执行确定或计算。基于这些变化,执行块406。
在特定实施例的情况下已经描述了依照本发明的实现方式。这些实施方式欲作为说明性而非限制性。许多变化、修正、增加和改良均是可能的。因此,可以提供多个实例以用于在此所描述的部件而作为单个实例。各种部件之间的界限、操作以及数据存储均稍微任意,并且在特定说明性构造的情况中说明了特定的操作。其它功能性配置能够预想到并且可以落到所附的权利要求的范围内。最后,在各种构造中作为离散部件提出的结构和功能可被实施为组合结构或部件。这些和其它变化、修正、增加和改良均可落入到如在所附权利要求中所定义的发明的范围内。
Claims (17)
1.一种对半导体电阻器进行工艺调整的方法,包括:
确定所述半导体电阻器的电阻值;
为所述半导体电阻器提供输入接触点和输出接触点;
通过调节所述半导体电阻器的长度来添加或移除电阻元件;以及
与电路中的其它部件一起制造所述半导体电阻器,
其中所述添加或移除电阻包括沿着所述半导体电阻器的接脚来移动提供电阻的线匝,或者
其中所述添加或移除电阻包括沿着所述半导体电阻器的接脚来添加或移除平行的子接脚元件。
2.根据权利要求1所述的方法,其中基于制造所述半导体电阻器的材料的电阻值来确定所述电阻值。
3.根据权利要求1所述的方法,其中通过所述电路的预定设计来确定所述输入接触点和所述输出接触点。
4.根据权利要求1到3中的任一项所述的方法,其中通过沿着所述半导体电阻器的接脚滑动先前所构造的元件来进行所述添加或移除电阻元件。
5.根据权利要求4所述的方法,其中所述半导体电阻器的接脚是对称的。
6.根据权利要求4所述的方法,其中所述半导体电阻器的接脚是不对称的。
7.根据权利要求1所述的方法,其中所述线匝在所述半导体电阻器的接脚的任一端被分组成三个线匝。
8.根据权利要求1、2、3、5、6和7中的任一项所述的方法,还包括考虑所述电路中的所述半导体电阻器和所述其它部件的后序制造工艺的变化。
9.一种半导体管芯,包括:
管芯基板;
所述管芯基板上的输入接触点和输出接触点,其接收并传送电流;以及
电阻器,其位于所述管芯基板上,具有连接至所述输入接触点和所述输出接触点的多个可调节接脚,其中所述可调节接脚被制造成提供特定电阻值,但调节接脚在所述管芯基板上的长度,
所述可调节接脚在任一侧面包括一组线匝,该组线匝沿着所述接脚滑动以对所述特定电阻值进行调节,或者
其中所述可调节接脚包括平行的子接脚,为了所述特定电阻值而添加或移除所述平行的子接脚。
10.根据权利要求9所述的半导体管芯,其中所述输入接触点和所述输出接触点在后序制造工艺中保持在恒定位置。
11.根据权利要求9所述的半导体管芯,其中该组线匝包括三个线匝。
12.根据权利要求9-11中的任一项所述的半导体管芯,其中所述可调节接脚相互对称。
13.根据权利要求9-11中的任一项所述的半导体管芯,其中所述电阻器与作为电路的一部分的其它部件一起被制造。
14.根据权利要求13所述的半导体管芯,其中所述电阻器是基于所述电路的后序制造工艺而被制造的。
15.一种半导体电路,包括:
第一部件;
第二部件;
电阻器,通过固定输入点接收来自所述第一部件的电流,并且通过固定输出点将电流提供给所述第二部件,其中所述电阻器与所述第一部件和所述第二部件一起被制造,所述电阻器包括接脚,所述接脚连接至所述固定输入点和所述固定输出点并具有确定所述电阻器的电阻的可调节元件,
其中所述可调节元件是在制造期间是沿着所述接脚而放置的线匝,其中所述线匝的放置确定所述电阻器的电阻值,或者
其中所述可调节元件是在制造期间沿着所述接脚被添加或移除的平行的子接脚,其中所述子接脚的数目确定所述电阻器的电阻值。
16.根据权利要求15所述的半导体电路,其中所述第一部件和所述第二部件是晶体管,并且所述电阻器是基于所述第一部件和所述第二部件的设计而被制造的。
17.根据权利要求15或16所述的半导体电路,其中所述半导体电路是基于后序的制造工艺而被制造的。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/067188 WO2013095632A1 (en) | 2011-12-23 | 2011-12-23 | Process tunable resistor with user selectable values |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104094403A CN104094403A (zh) | 2014-10-08 |
CN104094403B true CN104094403B (zh) | 2017-03-22 |
Family
ID=48669270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180075881.8A Expired - Fee Related CN104094403B (zh) | 2011-12-23 | 2011-12-23 | 具有使用者可选值的工艺可调式电阻器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9679686B2 (zh) |
CN (1) | CN104094403B (zh) |
DE (1) | DE112011105993T5 (zh) |
TW (1) | TWI500113B (zh) |
WO (1) | WO2013095632A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9679686B2 (en) | 2011-12-23 | 2017-06-13 | Intel Corporation | Process tunable resistor with user selectable values |
US9418932B1 (en) | 2015-03-19 | 2016-08-16 | Altera Corporation | Integrated circuit system with tunable resistor and method of manufacture thereof |
US9595518B1 (en) | 2015-12-15 | 2017-03-14 | Globalfoundries Inc. | Fin-type metal-semiconductor resistors and fabrication methods thereof |
US9991328B2 (en) | 2016-08-25 | 2018-06-05 | International Business Machines Corporation | Tunable on-chip nanosheet resistor |
US10714242B2 (en) | 2017-12-20 | 2020-07-14 | International Business Machines Corporation | Symmetrically tunable electrical resistor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1253363A (zh) * | 1998-11-06 | 2000-05-17 | 松下电器产业株式会社 | 调整用电阻和半导体装置及其制造方法 |
JP2001053226A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Denshi Ltd | 半導体装置における抵抗の製造方法 |
CN1641880A (zh) * | 2004-01-13 | 2005-07-20 | 夏普株式会社 | 非易失性半导体存储器件的制造方法 |
CN1905190A (zh) * | 2005-07-29 | 2007-01-31 | 精工电子有限公司 | 半导体器件 |
KR20100048752A (ko) * | 2008-10-31 | 2010-05-11 | 주식회사 하이닉스반도체 | 차동 증폭기 및 그의 레이아웃 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01199404A (ja) | 1988-02-04 | 1989-08-10 | Toshiba Corp | トリミング抵抗回路網 |
JPH0831581B2 (ja) | 1988-02-19 | 1996-03-27 | 株式会社東芝 | 半導体装置 |
JPH03259561A (ja) | 1990-03-09 | 1991-11-19 | Fujitsu Ltd | 半導体装置 |
US5689428A (en) * | 1990-09-28 | 1997-11-18 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
US7176781B2 (en) | 2004-09-29 | 2007-02-13 | Agere Systems Inc | Structure and method for adjusting integrated circuit resistor value |
JP5016699B2 (ja) | 2009-12-16 | 2012-09-05 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US9679686B2 (en) | 2011-12-23 | 2017-06-13 | Intel Corporation | Process tunable resistor with user selectable values |
-
2011
- 2011-12-23 US US13/977,049 patent/US9679686B2/en active Active
- 2011-12-23 DE DE112011105993.0T patent/DE112011105993T5/de not_active Ceased
- 2011-12-23 CN CN201180075881.8A patent/CN104094403B/zh not_active Expired - Fee Related
- 2011-12-23 WO PCT/US2011/067188 patent/WO2013095632A1/en active Application Filing
-
2012
- 2012-12-21 TW TW101149006A patent/TWI500113B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1253363A (zh) * | 1998-11-06 | 2000-05-17 | 松下电器产业株式会社 | 调整用电阻和半导体装置及其制造方法 |
JP2001053226A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Denshi Ltd | 半導体装置における抵抗の製造方法 |
CN1641880A (zh) * | 2004-01-13 | 2005-07-20 | 夏普株式会社 | 非易失性半导体存储器件的制造方法 |
CN1905190A (zh) * | 2005-07-29 | 2007-01-31 | 精工电子有限公司 | 半导体器件 |
KR20100048752A (ko) * | 2008-10-31 | 2010-05-11 | 주식회사 하이닉스반도체 | 차동 증폭기 및 그의 레이아웃 방법 |
Also Published As
Publication number | Publication date |
---|---|
US9679686B2 (en) | 2017-06-13 |
TW201344845A (zh) | 2013-11-01 |
CN104094403A (zh) | 2014-10-08 |
US20140016281A1 (en) | 2014-01-16 |
WO2013095632A1 (en) | 2013-06-27 |
DE112011105993T5 (de) | 2014-09-04 |
TWI500113B (zh) | 2015-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104094403B (zh) | 具有使用者可选值的工艺可调式电阻器 | |
KR101149178B1 (ko) | 구성 가능한 링 발진기를 이용한 회로 시뮬레이터 파라미터 추출 | |
US8988141B2 (en) | On-chip port current control arrangement | |
US10587271B2 (en) | Clock distribution and generation architecture for logic tiles of an integrated circuit and method of operating same | |
US20070203661A1 (en) | Trimming for accurate reference voltage | |
US9882568B2 (en) | Clock distribution architecture for logic tiles of an integrated circuit and method of operation thereof | |
JP5433957B2 (ja) | 半導体装置 | |
CN112711296A (zh) | 一种校准系统 | |
US6150865A (en) | Method for the positioning/routing of a global clock circuit on an integrated circuit, and associated devices | |
US20030154456A1 (en) | Resistor circuit | |
CN108875106A (zh) | 一种电路设计的移植方法和系统 | |
CN105874747A (zh) | 用于同时测试能够经由多个无线电接入技术进行通信的多个封包数据信号收发器的系统和方法 | |
CN103915407B (zh) | 集成电路的可配置电路和网状结构 | |
CN105371739B (zh) | 具有可通过开关装置差动互连的接收线圈的位置测量系统 | |
US4565000A (en) | Matching of resistor sensitivities to process-induced variations in resistor widths | |
CN110391813A (zh) | 校准方法、缓冲器电路以及模数转换的方法、设备和系统 | |
CN105206545B (zh) | 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法 | |
JP2021082263A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2007227478A (ja) | 半導体チップの製造方法 | |
CN116224043B (zh) | 芯片均压测试系统 | |
KR20090132921A (ko) | 자동 열전대 온도 교정 시스템 및 방법 | |
JP2003234405A (ja) | 高比精度抵抗レイアウトパターン | |
CN107844615B (zh) | 用于实现可控延时的方法和延时电路 | |
Ali et al. | New method for measurement of AC voltages above 1 V using TVC and voltage divider | |
JP4245124B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170322 Termination date: 20191223 |
|
CF01 | Termination of patent right due to non-payment of annual fee |