CN116224043B - 芯片均压测试系统 - Google Patents
芯片均压测试系统 Download PDFInfo
- Publication number
- CN116224043B CN116224043B CN202310487185.2A CN202310487185A CN116224043B CN 116224043 B CN116224043 B CN 116224043B CN 202310487185 A CN202310487185 A CN 202310487185A CN 116224043 B CN116224043 B CN 116224043B
- Authority
- CN
- China
- Prior art keywords
- processing module
- voltage
- voltage equalizing
- operational amplifier
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种芯片均压测试系统,该测试系统包括被测芯片和均压处理模块。被测芯片包括多个功能相同的子管脚。均压处理模块包括至少一个输入端和多个输出端,其中,均压处理模块包括多个运算放大器,每个运算放大器的输出端作为均压处理模块的一个输出端耦接至对应的子管脚,均压处理模块中每个运算放大器和管脚一一对应,均压处理模块包括至少一个输入端,用于接收芯片测试机发出的第一测试激励信号。该芯片均压测试系统可克服芯片测试硬件电路上接触电阻的影响,可为每个功能相同的管脚提供相等的电压信号,保证了被测芯片内部电流均衡,使芯片测试数据更准确。
Description
技术领域
本发明涉及芯片测试技术领域,尤其是涉及一种芯片均压测试系统。
背景技术
在当前模拟半导体自动化测试中,需要采用芯片测试机(ATE),并搭建测试芯片对应的测试硬件电路,再将测试机和测试硬件连接,用于测试激励的输入和输出,具体参见图1所示。
在对芯片的测试测量中,通常会遇到存在多个功能相同的管脚的芯片。例如,图2中的输入管脚VIN1、VIN2和VIN3。对于功能相同的管脚,测试人员期望三个管脚上的电压相等,以保证内部电流均衡并按照期望的电流方向、大小进行流动,才能使芯片各种参数的测试数据更准确。但实际情况中,由于芯片测试硬件电路上信号传输线路存在不同的接触电阻,例如,图2中的示意的等效接触电阻R1、R2和R3。每个管脚对应的接触电阻不同且电阻阻值不固定,导致芯片内部的电流大小和方向不可控。
发明内容
本发明的目的在于提供一种芯片均压测试系统,包括被测芯片和第一均压处理模块。被测芯片包括多个功能相同的第一类型管脚。第一均压处理模块包括至少一个输入端和多个输出端,其中,第一均压处理模块包括多个运算放大器,第一均压处理模块中每个运算放大器和第一类型管脚一一对应,第一均压处理模块中每个运算放大器的输出端作为第一均压处理模块的一个输出端耦接至对应的第一类型管脚,第一均压处理模块包括至少一个输入端,用于接收芯片测试机发出的第一类型测试激励信号。
进一步地,第一均压处理模块包括一个输入端,第一均压处理模块中每个运算放大器包括第一输入端、第二输入端和输出端,第一均压处理模块中每个运算放大器的第一输入端耦接至第一均压处理模块的输入端,第一均压处理模块中每个运算放大器的第二输入端耦接至对应的第一类型管脚。
进一步地,第一均压处理模块包括多个输入端,第一均压处理模块的输入端和输出端数量相等,第一均压处理模块中每个运算放大器包括第一输入端、第二输入端和输出端,第一均压处理模块中每个运算放大器的第一输入端耦接第一均压处理模块的一个输入端,第一均压处理模块中每个运算放大器的第二输入端耦接至对应的第一类型管脚,第一均压处理模块的每个输入端接收一个第一类型测试激励信号,其中,所有第一类型测试激励信号的电压相等。
进一步地,所述第一均压处理模块进一步包括多个电流单向阻断模块,所述多个电流单向阻断模块和多个运算放大器一一对应,每个所述电流单向阻断模块耦接在对应的运算放大器的输出端和对应的第一类型管脚之间,用于控制每个运算放大器的输出端和对应的第一类型管脚之间的电流在单一方向流动。
进一步地,所述电流单向阻断模块包括:第一二极管,第一二极管的阳极耦接对应的运算放大器的输出端;第二二极管,第二二极管的阴极耦接第一二极管的阳极;以及选择开关,具有第一端、第二端和第三端,选择开关的第一端耦接对应的第一类型管脚,选择开关的第二端耦接第一二极管的阴极,选择开关的第三端耦接第二二极管的阳极,所述选择开关用于选择其第一端和第二端电连接,或选择其第一端和第三端电连接。进一步地,被测芯片包括多个功能相同的第二类型管脚,所述芯片均压测试系统进一步包括:第二均压处理模块,包括至少一个输入端和多个输出端,其中,第二均压处理模块包括多个运算放大器,第二均压处理模块中每个运算放大器和第二类型管脚一一对应,第二均压处理模块中每个运算放大器的输出端作为第二均压处理模块的一个输出端耦接至对应的第二类型管脚,第二均压处理模块包括至少一个输入端,用于接收芯片测试机发出的第二测试激励信号
进一步地,第二均压处理模块包括一个输入端,第二均压处理模块中的每个运算放大器包括第一输入端、第二输入端和输出端,第二均压处理模块中的每个运算放大器的第一输入端耦接至第二均压处理模块的输入端,第二均压处理模块中的每个运算放大器的第二输入端耦接至对应的第二类型管脚。
进一步地,第二均压处理模块中的包括多个输入端,第二均压处理模块中的输入端和输出端数量相等,第二均压处理模块中的每个运算放大器包括第一输入端、第二输入端和输出端,第二均压处理模块中的每个运算放大器的第一输入端耦接第二均压处理模块中的一个输入端,第二均压处理模块中的每个运算放大器的第二输入端耦接至对应的第二类型管脚,第二均压处理模块的每个输入端接收一个第二类型测试激励信号,其中,所有第二类型测试激励信号的电压相等。
进一步地,第二均压处理模块进一步包括多个电流单向阻断模块,所述多个电流单向阻断模块和第二均压处理模块中多个运算放大器一一对应,每个所述电流单向阻断模块耦接在对应的运算放大器的输出端和对应的第二类型管脚之间,用于控制每个运算放大器的输出端和对应的第二类型管脚之间的电流在单一方向流动。
本发明提供的均压测试系统可克服芯片测试硬件电路上信号传输线路和测试激励信号传输线上的接触电阻的影响,可为每个功能相同的管脚提供相等的电压信号,保证了被测芯片内部电流均衡,并按照期望的电流方向、大小进行流动,使得芯片测试数据更准确。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的一种测试机与测试硬件的连接关系示意图;
图2为现有的测试硬件管脚示意图;
图3为本发明一个实施例提供的一种均压测试系统示意图;
图4为本发明一个实施例提供的又一种均压测试系统示意图;
图5为本发明一个实施例提供的图3均压测试系统中均压处理模块101的电路原理图;
图6为本发明又一个实施例提供的图3均压测试系统中均压处理模块101的电路原理图。
实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图3为本发明实施例提供的一种均压测试电路示意图。如图所示,芯片测试硬件电路上包括至少一个均压处理模块。均压处理模块的数量和芯片上复管脚的数量一一对应,复管脚是指该管脚包括多个功能相同的子管脚。比如,在图3所示实施例中,被测芯片的输入管脚和开关管脚均为复管脚。其中,输入管脚具有三个子管脚VIN1、VIN2和VIN3;开关管脚具有两个子管脚SW1和SW2。在图3所示实施例中,仅示意了两个复管脚,本领域一般技术人员可以理解,被测芯片可包括更多的复管脚,每个复管脚均对应一个均压处理模块。
在图3所示实施例中,每个均压处理模块具有至少一个输入端和N个输出端,其中N为大于1的整数,N的值由均压处理模块对应的复管脚所包括的子管脚数量决定。例如某复管脚包括3个子管脚,则均压处理模块包括3个输出端。
在图3所示实施例中,每个均压处理模块的输入端数量可根据芯片测试机的功能和测试激励信号传输线上的接触电阻设置。
在一个实施例中,如果芯片测试机可提供多个电压值完全相等的测试激励信号,且测试激励信号传输线上的接触电阻可以忽略,则均压处理模块的输入端和输出端数量相等。如图3所示,均压处理模块101具有三个输入端和三个输出端,每个输入端接收芯片测试机输出的测试激励信号V1、V2和V3,其中V1=V2=V3。
在其他实施例中,如果芯片测试机不能提供多个电压值完全相等的测试激励信号,或者测试激励信号传输线上的接触电阻不能忽略,则均压处理模块只有一个输入端用于接收芯片测试机提供的测试激励信号,如图4所示。
图5为本发明一个实施例提供的图3中均压处理模块的电路原理图。如图5所示,均压处理模块101包括三个运算放大器21、22和23。每个运算放大器具有第一输入端、第二输入端和输出端,其第一输入端接收芯片测试机输出的测试激励信号;其第二输入端和输出端均耦接至输入管脚的一个子管脚。由于运算放大器的虚短和虚断原理,三个运算放大器21、22和23的第二输入端没有电流流过。因此,即使运算放大器的第二输入端和输出端与子管脚之间的传输线均存在接触电阻,每个子管脚上的电压依然相等,因此被测芯片内部电流I1、I2、I3也能达到设计的均衡/相等。
在图5所示实施例中,运算放大器21的第二输入端与子管脚VIN1之间传输线上的接触电阻被示意为R11;运算放大器21的输出端与子管脚VIN1之间传输线上的接触电阻被示意为R1。运算放大器22的第二输入端与子管脚VIN2之间传输线上的接触电阻被示意为R21;运算放大器22的输出端与子管脚VIN2之间传输线上的接触电阻被示意为R2。运算放大器23的第二输入端与子管脚VIN3之间传输线上的接触电阻被示意为R31;运算放大器23的输出端与子管脚VIN3之间传输线上的接触电阻被示意为R3。示意的电阻R1、R2、R3、R11、R21和R31均表示线路上寄生的等效电阻,其阻值在不同应用场合会发生变化。
本领域一般技术人员可以理解,在图5所示实施例中,均压处理模块101示意了三个运算放大器(21、22和23),但在实际设计中,可根据复管脚的子管脚数量设计与子管脚数量相等的运算放大器。
图6为本发明又一个实施例提供的图3均压测试系统中均压处理模块101的电路原理图。和图5所示均压处理模块101相比,图6中示意的均压处理模块101进一步包括多个电流单向阻断模块60。每个电流单向阻断模块60对应一个运算放大器,并耦接在对应的运算放大器的输出端和对应的管脚之间。如图6所示,在运算放大器21的输出端和输入管脚VIN1之间耦接了电流单向阻断模块60。电流单向阻断模块60用于控制运算放大器的输出端和对应的管脚之间的电流在单一方向流动。也即是说,电流单向阻断模块60仅允许电流从运算放大器的输出端流向对应的管脚,或者仅允许电流从对应的管脚流向运算放大器的输出端。电流流动的方向和管脚功能相关。例如,对于每个芯片输入管脚(VIN1、VIN2或VIN3),其管脚上为流入电流,因此,在测试时,电流单向阻断模块60将允许电流从运算放大器的输出端流向输入管脚,禁止电流从输入管脚流向从运算放大器的输出端。又如,在某些芯片的输出管脚,其管脚上为流出电流,因此,在测试时,电流单向阻断模块60将允许电流从输出管脚流向从运算放大器的输出端,禁止电流从运算放大器的输出端流向输出管脚。再如,某些芯片的开关管脚,其管脚上有时需要流入电流,有时需要流出电流,在测试时,电流单向阻断模块60将根据管脚在内部电路中具体的电流方向进行对应的电流方向阻断。在运算放大器的稳态建立之前的动态阶段,电流单向阻断模块60可有效防止电流在芯片内部流动的方向不可控而影响测试精度。
在一个实施例中,如图6所示,电流单向阻断模块60包括二极管D1、二极管D2和选择开关SS。选择SS开关具有第一端、第二端和第三端。选择开关SS的第一端耦接管脚(例如VIN1);选择开关SS的第二端耦接二极管D1的阴极;选择开关SS的第二端耦接二极管D2的阳极。二极管D1的阳极和二极管D2的阴极均耦接运算放大器(例如21)的输出端。选择开关SS用于选择其第一端和第二端电连接,或选择其第一端和第三端电连接。也即是,选择开关SS根据管脚功能选择将二极管D1的阴极和管脚相连,或选择将二极管D2的阳极和管脚相连。在另一个实施例中,假如已经知道管脚的电流输入途径,则电流单向阻断模块60可以只包括电流单一方向流动的元器件。例如,在图6所示实施例中,如果输入管脚VIN的功能确定只有电流流进,对应的均压处理模块101中的电流单向阻断模块60可以只包括二极管D1。在图5和图6所示实施例中仅示意了均压处理模块101和输入管脚的子管脚,其他均压处理模块(例如图3和图4中的均压处理模块102),其结构和均压处理模块101类似,这里不再累述。
对于图4所示实施例中的均压处理模块101的具体电路结构,可选择和图5或图6所示的电路结构相同的均压处理模块101,只是在用于图4所示实施例中时,均压处理模块101中的每个运算放大器的第一输入端均接收同一个测试激励信号(例如测试激励信号V1),这里也不再累述。
上述芯片均压测试系统可克服芯片测试硬件电路上信号传输线路和测试激励信号传输线上的接触电阻的影响,可为每个功能相同的管脚提供相等的电压信号,保证了被测芯片内部电流均衡,并按照期望的电流方向、大小进行流动,使得芯片测试数据更准确。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种芯片均压测试系统,其特征在于,包括:
被测芯片,所述被测芯片包括多个功能相同的第一类型管脚;以及
第一均压处理模块,包括多个运算放大器和多个电流单向阻断模块,其中,运算放大器的数量、电流单向阻断模块的数量和第一类型管脚的数量相等;每个运算放大器、每个电流单向阻断模块和每个第一类型管脚一一对应;第一均压处理模块中每个运算放大器包括第一输入端、第二输入端和输出端;每个运算放大器的第一输入端作为第一均压处理模块的输入端接收芯片测试机发出的第一类型测试激励信号;第一均压处理模块中每个运算放大器的第二输入端耦接至对应的第一类型管脚;第一均压处理模块中每个运算放大器的输出端通过对应的电流单向阻断模块耦接至对应的第一类型管脚。
2.根据权利要求1所述的系统,其特征在于,所述第一均压处理模块包括一个输入端,第一均压处理模块中每个运算放大器的第一输入端耦接在一起作为第一均压处理模块的输入端。
3.根据权利要求1所述的系统,其特征在于,所述第一均压处理模块包括多个输入端,第一均压处理模块的输入端数量和运算放大器的数量相等,第一均压处理模块中每个运算放大器的第一输入端作为第一均压处理模块的一个输入端。
4.根据权利要求1所述的系统,其特征在于,所述电流单向阻断模块包括:
第一二极管,第一二极管的阳极耦接对应的运算放大器的输出端;
第二二极管,第二二极管的阴极耦接第一二极管的阳极;以及
选择开关,具有第一端、第二端和第三端,选择开关的第一端耦接对应的第一类型管脚,选择开关的第二端耦接第一二极管的阴极,选择开关的第三端耦接第二二极管的阳极,所述选择开关用于选择其第一端和第二端电连接,或选择其第一端和第三端电连接。
5.根据权利要求1所述的系统,其特征在于,所述被测芯片包括多个功能相同的第二类型管脚,所述芯片均压测试系统进一步包括:
第二均压处理模块,包括多个运算放大器和多个电流单向阻断模块,其中,第二均压处理模块中的运算放大器的数量、电流单向阻断模块的数量和第二类型管脚的数量相等;第二均压处理模块中每个运算放大器、每个电流单向阻断模块和每个第二类型管脚一一对应;每个运算放大器包括第一输入端、第二输入端和输出端;第二均压处理模块中每个运算放大器的第一输入端作为第二均压处理模块的输入端接收芯片测试机发出的第二类型测试激励信号;第二均压处理模块中每个运算放大器的第二输入端耦接至对应的第二类型管脚;第二均压处理模块中每个运算放大器的输出端通过第二均压处理模块中对应的电流单向阻断模块耦接至对应的第二类型管脚。
6.根据权利要求5所述的系统,其特征在于,所述第二均压处理模块包括一个输入端,第二均压处理模块中每个运算放大器的第一输入端耦接在一起作为第二均压处理模块的输入端。
7.根据权利要求5所述的系统,其特征在于,所述第二均压处理模块中的包括多个输入端,第二均压处理模块中的输入端数量和第二均压处理模块中的运算放大器的数量相等,第二均压处理模块中每个运算放大器的第一输入端耦接对应的第二均压处理模块的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310487185.2A CN116224043B (zh) | 2023-05-04 | 2023-05-04 | 芯片均压测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310487185.2A CN116224043B (zh) | 2023-05-04 | 2023-05-04 | 芯片均压测试系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116224043A CN116224043A (zh) | 2023-06-06 |
CN116224043B true CN116224043B (zh) | 2023-07-25 |
Family
ID=86573508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310487185.2A Active CN116224043B (zh) | 2023-05-04 | 2023-05-04 | 芯片均压测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116224043B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111856258A (zh) * | 2020-07-24 | 2020-10-30 | 北京百度网讯科技有限公司 | 用于芯片的测试的方法、设备、存储介质和相应的芯片 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
CN204256073U (zh) * | 2014-12-04 | 2015-04-08 | 国家电网公司 | 换流阀均压测试仪 |
CN205786995U (zh) * | 2016-05-26 | 2016-12-07 | 许继电气股份有限公司 | 直流输电晶闸管串联均压性能检测系统和电压检测装置 |
CN106208636A (zh) * | 2016-08-16 | 2016-12-07 | 上海理工大学 | 串联igbt动态均压控制系统 |
CN211979062U (zh) * | 2019-07-11 | 2020-11-20 | 南京维思科汽车零部件有限公司 | 一种电子电气测试系统 |
CN215866993U (zh) * | 2021-09-01 | 2022-02-18 | 炬芯科技股份有限公司 | 芯片管脚测试电路及测试系统 |
CN114705926A (zh) * | 2021-12-03 | 2022-07-05 | 杭州睿笛生物科技有限公司 | 一种电解电容的串联均压检测电路 |
CN114660367A (zh) * | 2022-04-08 | 2022-06-24 | 深圳市恒东电气有限公司 | 高压直流输电换流阀组件均压电容测试电路及方法 |
CN115421026A (zh) * | 2022-09-13 | 2022-12-02 | 武汉光谷信息光电子创新中心有限公司 | 对批量pd芯片的老化测试方法、电路及系统 |
-
2023
- 2023-05-04 CN CN202310487185.2A patent/CN116224043B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111856258A (zh) * | 2020-07-24 | 2020-10-30 | 北京百度网讯科技有限公司 | 用于芯片的测试的方法、设备、存储介质和相应的芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN116224043A (zh) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353334B1 (en) | Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals | |
JP2893242B2 (ja) | アナログ多チャンネル・プローブ装置 | |
US8872534B2 (en) | Method and apparatus for testing devices using serially controlled intelligent switches | |
JP4171229B2 (ja) | 自動試験装置の電子回路 | |
US8810268B2 (en) | Built-in self-test circuit for liquid crystal display source driver | |
US7352193B2 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
US7525348B1 (en) | Differential voltage comparator | |
JP2022530221A (ja) | 電圧ドライバ回路 | |
US7489146B2 (en) | V/I source and test system incorporating the same | |
US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
US5608329A (en) | Circuit test device | |
CN116224043B (zh) | 芯片均压测试系统 | |
KR100875459B1 (ko) | Pin다이오드 매트릭스를 구비한 ac 교정 스위칭 장치 | |
US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
US20120206424A1 (en) | Display driving circuit and operation method applicable thereto | |
JP2010230668A (ja) | 試験装置およびドライバ回路 | |
US5241264A (en) | IC test apparatus | |
US7285974B2 (en) | Large scale integrated circuit | |
KR100248918B1 (ko) | 드라이버ic의출력저항측정기및측정방법 | |
US7208981B1 (en) | Differential signal generator with built-in test circuitry | |
JP3161357B2 (ja) | 半導体集積回路装置 | |
US7088091B2 (en) | Testing a multi-channel device | |
US6822435B2 (en) | Comparator circuit for differential swing comparison and common-mode voltage comparison | |
US20230033973A1 (en) | Differential input receiver circuit testing with a loopback circuit | |
JP2000241503A (ja) | Ic試験装置及びその装置を用いる試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |